Dispositivi e Tecnologie Elettroniche. Esercitazione Transistore MOS
|
|
- Giorgio Nicoletti
- 5 anni fa
- Visualizzazioni
Transcript
1 Dispositivi e Tecnologie Elettroniche Esercitazione Transistore MOS
2 Esercizio 1: testo Si consideri un sistema MOS costituito da un substrato di Si con drogaggio N A = cm 3, uno strato di ossido di silicio SiO 2 e il gate di silicio policristallino drogato n +. Determinare lo spessore di ossido necessario ad ottenere una tensione di soglia di 1.3 V. la tensione di substrato necessaria per innalzare la tensione di soglia del 30%. Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 2
3 Esercizio 1: soluzione Si tratta di un sistema MOS a canale n. Si ha V th = V FB + 2φ p + γ B 2φp = V FB + 2φ p Q d φ p = V T ln N A n i = 0.35V C ox Poichè il gate è di polisilicio: Φ M = χ S = 4.05 V La tensione di banda piatta risulta ( V FB = Φ M Φ Sp = χ S χ S + E g /q V T ln N ) v N A Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 3
4 Esercizio 1: soluzione Per il Si E g = 1.12 ev e N v = cm 3 : V FB = 0.94 V La carica nella regione svuotata (ɛ = ɛ 0 ɛ r dove ɛ r = 11.7 nel Si) Q d = 2qɛN A 2φp = C/cm 2 Infine perchè sia V th = 1.3V: C ox = Q d V th V FB 2φ p = F/cm 2 Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 4
5 Esercizio 1: soluzione Poiché: C ox = ɛ ox t ox con ɛ ox = ɛ 0 ɛ r,ox (ɛ r,ox = 3.9 nel SiO 2 ), si ottiene lo spessore di ossido richiesto: t ox = ɛ ox C ox = nm La variazione della tensione di soglia del sistema MOS a canale n per effetto della tensione di substrato è: V th = γ B [ (2φ p V B ) 2φ p ] Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 5
6 Esercizio 1: soluzione Il coefficiente di effetto body vale: 2qɛNA γ B = = V 1/2 C ox Per ottenere V th = 0.3V th = 0.39 V: V B = ( Vth γ B + 2φ p ) 2 + 2φ p = V Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 6
7 Esercizio 2: testo Su un dispositivo MOSFET a canale n sono eseguite alcune misure riassunte nella seguente tabella I DS1 = 1 ma V GS1 = 2.0 V I DS2 = 1 ma V GS2 = 2.0 V I DS3 = 15 ma V GS3 = 5.0 V V DS1 = 4.5 V V DS2 = 3.0 V V DS3 = 2.0 V Sapendo che la mobilità degli elettroni nel canale è µ n = 1400 cm 2 /Vs e che W/L = 1, calcolare la tensione di soglia lo spessore dell ossido del dispositivo il tempo di crescita in ambiente O 2 con T = 800 C. Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 7
8 Esercizio 2: soluzione Per un MOSFET a canale n: I DS = [ W L µ n C ox (V GS V th ) V DS 1 ] 2 V DS 2 V DS < V GS V th 1 2 W L µ n C ox (V GS V th ) 2 V DS > V GS V th Le prime due misure sono in regione di saturazione poichè I DS è costante. La terza misura non può essere in saturazione poichè V DS3 > V GS3 V th V th > 3 V in contrasto con le prime due misure (per V GS1 = 2 V il transistore è sopra soglia V th < 2 V). Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 8
9 Esercizio 2: soluzione Dal sistema: I DS1 = 1 2 W L µ nc ox (V GS1 V th ) 2 I DS3 = W L µ nc ox [(V GS3 V th ) V DS3 1 2 V 2 DS3 posto α = I DS1 /I DS3, si ottiene una equazione di secondo grado in V th : Vth 2 2 (V GS1 αv DS3 ) V th + [ VGS1 2 + α ( VDS3 2 )] 2V DS3 V GS3 Delle due soluzioni V th1 = 1.12 V e V th2 = 2.61 V solo V th1 < 2 V è accettabile. Si verifica che le misure n. 1 e 2 sono effettivamente prese in saturazione al contrario della misura n. 3. Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 9 ]
10 Esercizio 2: soluzione Si ha anche da cui C ox = 2 I DS1 µ n W L (V GS1 V th ) 2 = F/m t ox = ɛ ox C ox = nm in ambiente secco (O 2 ) a 800 C per l orientazione 111 si ottiene un tempo di crescita t 3h. 2 Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 10
11 Esercizio 3: testo Si consideri un transistore MOS a canale n con gate in poly, caratterizzato da: N A = cm 3, L = 6 µm, W = 4 µm, t ox = 50 nm, µ n = 1417 cm 2 /Vs V GS = V DS = V DD = 5 V. Si riscala il dispositivo del fattore K = 2: L = L/K, W = W/K, t ox = t ox /K N A = K N A V DD = V DD/K Discutere la potenza dissipata per unità di area Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 11
12 Esercizio 3: soluzione Prima del riscalamento si ha: V FB = V, φ p = V, C ox = F/cm 2, Q d = C/cm 2, V th = 1.44 V. Poiché V DS = V GS > V GS V th il MOS è in saturazione I DS = 1 2 W La potenza dissipata è: L µ nc ox (V DD V th ) 2 = 408 µa P D = I DS V DD = 2.04 mw Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 12
13 Esercizio 3: soluzione Il dispositivo riscalato ha: V FB = V, φ p = 0.4 V, C ox = F/cm 2, Q d = C/cm 2, V th = V. La tensione di soglia non scala con il fattore K. Poichè V DS = V GS > V GS V saturazione W th il MOS è in I DS = 1 2 L µ nc ox (V DD V th) 2 = 144 µa con V DD = 2.5 V La potenza dissipata è: P D = I DS V DD = 0.36 mw Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 13
14 Esercizio 3: soluzione Nella stessa area dopo il riscalamento si possono integrare 4 dispositivi al posto di uno. Per il dispositivo scalato P D < P D K 2 La potenza dissipata per unità di area non è cresciuta, anzi è di poco diminuita Il riscalamento può quindi essere utilizzato nella fabbricazione di circuiti integrati Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 14
15 Esercizio 3: soluzione Questo tipo di riscalamento è detto a campo costante Problematiche Il drogaggio del substrato deve venire aumentato Lo spessore dell ossido deve essere diminuito La tensione di alimentazione del circuito deve essere scalata, mantenendo bassa la dissipazione di potenza ma diminuendo i margini di rumore delle porte logiche. Occorrono strategie di scalamento più raffinate Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 15
16 8 1 / /,, * * Esercizio 4: testo 2 5 F K K F,, È un circuito per applicazioni digitali V = V DD 1 logico V = 0 0 logico 5 F M Si tratta di un inverter CMOS: realizza l inversione del segnale digitale V I = 1 V O = 0 V I = 0 V O = 1 Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 16
17 Esercizio 4: testo Supponendo V th,p = V th,n t ox = 50 nm µ n = 1294 cm 2 /Vs µ p = 435 cm 2 /Vs,, 1 8 dimensionare i MOS in modo che la tensione di inversione V inv = 1 2 V DD 1 8,, Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 17
18 Esercizio 4: soluzione Il comportamento qualitativo del circuito si ricava osservando V GS,n = V I V GS,p = V I V DD V DS,n = V O V DS,p = V O V DD Se V I = 0 = 0 il pmos (pull up) conduce il nmos (pull down) è interdetto } V O = 1 Se V I = V DD = 1 il pmos (pull up) è interdetto il nmos (pull down) conduce } V O = 0 Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 18
19 Esercizio 4: soluzione F K K F,,,, F M Per valori della tensione di ingresso crescenti tra 0 e V DD si può osservare come varia la tensione di uscita: transcaratteristica dell inverter Si determinano i margini di rumore Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 19
20 Esercizio 4: soluzione Se V I varia tra 0 e V DD si osservano cinque regioni di funzionamento 1 Il pmos è in zona lineare, il nmos il saturazione (con correnti molto basse) 2 Il pmos è in zona trido, il nmos il saturazione (inizio della inversione) 3 Il pmos e il nmos sono entrambi in saturazione (inversione) 4 Il pmos è in saturazione, il nmos in zona trido (fine della inversione) 5 Il pmos è in saturazione (con correnti molto basse), il nmos in zona lineare Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 20
21 1! Esercizio 4: soluzione! # # ), 5 # # # # #!! # " 8, Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 21
22 Esercizio 4: soluzione All inversione (V I = V O = V DD /2) entrambi i MOS sono in saturazione La corrente del nmos e quella del pmos sono uguali Ponendo β n = W n µ n C ox L n 1 e β p = W p µ p C ox L p : 2 β n (V GS,n V th,n ) 2 = 1 2 β p (V GS,p V th,p ) 2 da cui 1 2 β n (V I V th,n ) 2 = 1 2 β p (V I V DD V th,p ) 2 Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 22
23 Esercizio 4: soluzione Risolvendo rispetto a V I = V inv si ottiene β n V DD + V th,p + V th,n V inv = 1 + β n β p perchè sia V inv = V DD /2 deve essere: β n = β p β p Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 23
24 Esercizio 4: soluzione Poichè i due MOS hanno uguale spessore di ossido si ha C ox uguale in entrambi Per ipotesi è V th,p = V th,n Supponendo per entrambi i MOS una lunghezza di canale minima L n = L p, la condizione β n = β p è verificata se W p W n = µ n µ p = Il pull-up deve avere larghezza pari a 3 volte il pull-down Dispositivi e Tecnologie Elettroniche Esercitazione sul transisotre MOS 24
Esercizio U3.1 - Tensione di soglia del MOSFET a canale n
Esercizio U3. - Tensione di soglia del MOSFET a canale n Si ricavi dettagliatamente l espressione per la tensione di soglia di un MOSFET ad arricchimento a canale p e successivamente la si calcoli nel
DettagliElettronica dei Sistemi Digitali Le porte logiche CMOS
Elettronica dei Sistemi Digitali Le porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 13 Giugno 2018
POVA SCITTA di DISPOSITIVI ELETTONICI del 13 Giugno 2018 ESECIZIO 1 In gura è rappresentato un circuito, basato su un transistore bipolare n + pn +, = 2 kω. Per il transistore abbiamo N Abase = 10 16 cm
DettagliDE e DTE: PROVA SCRITTA DEL 8 Giugno 2015
DE e DTE: PROVA SCRITTA DEL 8 Giugno 2015 ESERCIZIO 1 (DE,DTE) Il transistore in gura è un n + pn + con base = 10 16 cm 3, τ n = 1 µs, µ n = 0.1 m 2 /Vs, S = 1mm 2. La resistenza R C = 1 kω, e V CC = 12
DettagliTransistori MOS. Ing. Ivan Blunno 21 aprile 2005
Transistori MOS Ing. Ivan Blunno 1 aprile 005 1 Introduzione In questa dispensa verranno presentati i transistor MOS (Metal Oxide Semiconductor) di tipo N e P dal punto di vista del loro funzionamento
DettagliElettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS
Elettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS Valentino Liberali Dipartimento di Fisica Università degli Studi di Milano valentino.liberali@unimi.it Elettronica
DettagliDispositivi e Tecnologie Elettroniche. Il transistore MOS
Dispositivi e Tecnologie Elettroniche Il transistore MOS Il transistore MOS La struttura MOS a due terminali vista può venire utilizzata per costruire un condensatore integrato È la struttura base del
DettagliDE e DTE: PROVA SCRITTA DEL 4 Giugno 2012
DE e DTE: PROA SCRITTA DEL 4 Giugno 2012 ESERCIZIO 1 (DE,DTE) Una giunzione pn (N A = N D = 10 16 cm 3, τ n = τ p = 10 6 s, µ n = 1000 cm 2 /s, µ p = 450 cm 2 /s, S = 1 mm 2 ) è polarizzata con = 0.5.
DettagliDE e DTE: PROVA SCRITTA DEL 16 Febbraio 2016
DE e DTE: PROVA SCRITTA DEL 16 Febbraio 2016 ESERCIZIO 1 (DE,DTE) Un transistore bipolare npn (N Demettitore = N Abase = 10 16 cm 3, N Dcollettore = 5 10 15 cm 3, µ n = 0.1 m 2 /Vs, τ n = τ p = 10 6, µ
DettagliElettronica I Porte logiche CMOS
Elettronica I Porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/ liberali Elettronica
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 22 Novembre 2018
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 22 Novembre 2018 ESERCIZIO 1 Nel circuito in gura il diodo A è una giunzione Schottky a base corta, substrato n = N D = 10 15 cm 3 e W n = 5 µm. Il metallo
DettagliDE e DTE: PROVA SCRITTA DEL 16 Settembre 2014
DE e DTE: PROVA SCRITTA DEL 16 Settembre 2014 ESERCIZIO 1 (DE,DTE) Un transistore n + pn (N A = N D = 10 16 cm 3, µ n = 0.1 m 2 /Vs, µ p = 0.04 m 2 /Vs, τ n = τ p = 10 6 s, = 3 µm, S=1 mm 2 ), è polarizzato
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 19 Settembre 2018
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 19 Settembre 2018 ESERCIZIO 1 Nel circuito in gura (V CC = 8 V, R = 1 kω), il transistore npn ha N Demettitore = 10 17 cm 3 (emettitore lungo), N Abase = 10
DettagliDE e DTE: PROVA SCRITTA DEL 7 Gennaio 2013
DE e DTE: PROVA SCRITTA DEL 7 Gennaio 013 ESERCIZIO 1 (DE,DTE) Un condensatore MOS è realizzato su substrato p, N A = 10 16 cm 3, t ox = 50 nm. A metà dell ossido (a t ox /) viene introdotto uno strato
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 15 Febbraio ESERCIZIO 1 Una giunzione pn è caratterizzata da N A = cm 3, N D = cm 3,
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 15 Febbraio 2017 ESERCIZIO 1 Una giunzione pn è caratterizzata da N A = 5 10 15 cm 3, N D = 10 16 cm 3, µ n = 0.10 m 2 /Vs, µ p = 0.04 m 2 /Vs, τ n = τ p =
DettagliESERCIZIO 1 Il transistore bipolare in gura è caratterizzato da N Abase = cm 3,
POVA SCITTA di DISPOSITIVI ELETTONICI del 17 Luglio 017 ESECIZIO 1 Il transistore bipolare in gura è caratterizzato da base = 5 10 15 cm 3, µ n = 0.11 m /Vs, µ p = 0.04 m /Vs, = τ p = 10 6 s, = 3 µm, S
DettagliESERCIZIO 1 (DE,DTE) Un transistore bipolare npn (W met = 3 µm, N Abase = 10 16, N Dcollettore = , µ n = 0.12 m 2 /Vs, µ p = 0.
DE e DTE: PROVA SCRITTA DEL 6 Giugno 2013 ESERCIZIO 1 (DE,DTE) Un transistore bipolare npn (W met = 3 µm, N Abase = 10 16, N Dcollettore = 2 10 15, µ n = 0.12 m 2 /Vs, µ p = 0.045 m 2 /Vs, τ n = τ p =
DettagliDE e DTE: PROVA SCRITTA DEL 14 Febbraio 2015
DE e DTE: PROVA SCRTTA DEL 14 Febbraio 2015 ESERCZO 1 (DE,DTE) due diodi in gura sono uno a base lunga (diodo A: p + n, N D = 5 10 15 cm 3, τ n = τ p = 1 µs, µ p = 0.04 m 2 /Vs, S = 1mm 2 ) e uno a base
DettagliDispositivi e Tecnologie Elettroniche. Il sistema MOS
Dispositivi e Tecnologie Elettroniche Il sistema MOS l ossido è SiO 2 l ossido è molto sottile ( 40 Å) il metallo è sostituito con silicio policristallino drograto n + (poly) Dispositivi e Tecnologie Elettroniche
DettagliStruttura del condensatore MOS
Struttura del condensatore MOS Primo elettrodo - Gate: realizzato con materiali a bassa resistività come metallo o silicio policristallino Secondo elettrodo - Substrato o Body: semiconduttore di tipo n
DettagliDE e DTE: PROVA SCRITTA DEL 5 febbraio ESERCIZIO 1 (DTE) 1) Descrivere i processi e disegnare le maschere necessarie alla realizzazione
DE e DTE: PROVA SCRITTA DEL 5 febbraio 011 ESERCIZIO 1 (DTE) 1) Descrivere i processi e disegnare le maschere necessarie alla realizzazione del dispositivo di cui nella figura è mostrata la sezione; la
DettagliESERCIZIO 3 Nel circuito in gura, il transistore bipolare è un n + pn +, con N A = cm 3, τ n = 10 6 s, µ n = 0.09 m 2 /Vs, S = 1 mm 2.
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 16 Gennaio 2019 ESERCIZIO 1 Un transistore bipolare n + pn (N Abase = 10 16 cm 3, N Dcollettore = 2 10 16 cm 3, τ n = 10 6 s, µ n = 0.1 m 2 /Vs, S=1 mm 2 )
DettagliDE e DTE: PROVA SCRITTA DEL 23 Luglio ESERCIZIO 1 (DE,DTE) Un diodo p + n a base lunga, con µ n = 1100 cm 2 /Vs, µ p = 200 cm 2 /Vs,
DE e DTE: PROA SCRITTA DEL 23 Luglio 2015 ESERCIZIO 1 (DE,DTE) Un diodo p + n a base lunga, con µ n = 1100 cm 2 /s, µ p = 200 cm 2 /s, τ n = τ p = 1 µs, N A = 10 19 cm 3, N D = 5 10 15 cm 3, S = 1 mm 2
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 27 Gennaio 2017
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 27 Gennaio 2017 ESERCIZIO 1 Un transistore n + pn + (N Abase = 10 16 cm 3, W = 4 µm, S = 1 mm 2,µ n = 0.11 m 2 /Vs, τ n = 10 6 s) è polarizzato come in gura
DettagliInver&tore CMOS. V DD > 0 l altra alimentazione è a massa (0 V) 0 V O V DD
Inver&tore CMOS S p > 0 l altra alimentazione è a massa (0 V) - = V GSp G n = G p VDSp = - D n = D p 0 Il potenziale più basso nel circuito coincide con la massa il Source del nmos coincide con la massa
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 25 Luglio 2018
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 25 Luglio 2018 ESERCIZIO 1 Nel circuito in gura, il diodo p + n a destra è a base lunga con N D = 10 16 cm 3, S = 10 cm 2. Il diodo p + n a sinistra ha N D
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 9 Luglio 2018
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 9 Luglio 2018 ESERCIZIO 1 Nel circuito in gura, il diodo p + n è illuminato alla supercie. La base p + è corta, W p = 5 µm, la base n è lunga. Abbiamo: N A
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 9 Gennaio ESERCIZIO 1 Si consideri un diodo pn con W n = W p = 500 µm, N A = N D = cm 3,
PROVA SCRTTA di DSPOSTV ELETTRONC del 9 Gennaio 2016 ESERCZO 1 Si consideri un diodo pn con W n = W p = 500 µm, N A = = 10 15 cm 3, τ n = τ p = 1 µs, µ n = 1500 cm 2 /Vs, µ p = 400 cm 2 /Vs, S = 1 mm 2.
DettagliDE e DTE: PROVA SCRITTA DEL 16 Luglio 2012
000000000 111111111 000000000 111111111 DE e DTE: PROA SCRITTA DEL 16 Luglio 01 ESERCIZIO 1 (DE,DTE) Nella figura è mostrato lo schema di massima di un transistore n-mos (condensatore MOS ideale), con
DettagliIl Sistema Metallo Ossido Semiconduttore (MOS)
Il Sistema Metallo Ossido Semiconduttore (MOS) E una struttura simile ad un condensatore, con queste differenze: A polarizzazione nulla la concentrazione dei portatori nel semiconduttore è assai minore
DettagliDE e DTE: PROVA SCRITTA DEL 22 Gennaio 2012
DE e DTE: PROVA SCRITTA DEL Gennaio 01 ESERCIZIO 1 (DE,DTE) Un processo per la realizzazione di transistori n-mos è caratterizzato da: N A = 10 16 cm 3, µ n canale = 800 cm /Vs, µ n bulk = 1000 cm /Vs,
DettagliEsercizio 1 Grandezze tipiche delle caratteristiche dei MOS
Esercizio Grandezze tipiche delle caratteristiche dei MOS Supponiamo di avere una tecnologia MOS con: ensione di alimentazione, dd 5 ensione di soglia, t Dimensione minima minlminfµm. I file di tecnologia
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 8 Gennaio 2018
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 8 Gennaio 2018 ESERCIZIO 1 Un transistore n + pn, con N ABase = N DCollettore = 5 10 15 cm 3, µ n = 0.11 m 2 /Vs, τ n = 10 6 s, S = 1 mm 2, è polarizzato con
DettagliESERCIZIO 1 Il transistore in gura è un n + pn +, con W = 3 µm, N Abase = cm 3,
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 8 Settembre 2016 ESERCIZIO 1 Il transistore in gura è un n + pn +, con W = 3 µm, N Abase = 10 16 cm 3, µ n = 0.1 m 2 /V s, τ n = 10 6 s, S = 1 mm 2. Trascurare
DettagliEsercizio 1.3 Il percorso con maggiore tempo di propagazione è quello del segnale A
Copyright 006 he McGraw-Hill Companies srl SOLUZIONI DI ESERCIZI - Elettronica Digitale III ed. Capitolo Esercizio. V OH 5 V, V OL 0.5 V; NM H V OH - V IH V; NM L V IH - V IL.5 V. Esercizio.3 Il percorso
DettagliFondamenti di Elettronica, Sez.3
Fondamenti di Elettronica, Sez.3 Alessandra Flammini alessandra.flammini@unibs.it Ufficio 24 Dip. Ingegneria dell Informazione 030-3715627 Lunedì 16:30-18:30 Fondamenti di elettronica, A. Flammini, AA2018-2019
DettagliRicavo della formula
Dispositivi e Circuiti Elettronici Ricavo della formula E F i E F = k B T ln N A n i Si consideri la relazione di Shockey: ( ) EFi E F p = n i exp k B T Si osservi anche che per x = il semiconduttore è
DettagliIl MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
Il MOSFET (Metal Oxide Semiconductor Field Effect Transistor). a figura 1 mostra la sezione di una porzione di fetta di silicio in corrispondenza di un dispositio MOSFET a canale n. In condizioni di funzionamento
DettagliTel: Laboratorio Micro (Ex Aula 3.2) Ricevimento: Giovedì
DEIS University of Bologna Italy Progetto di circuiti analogici L-A Luca De Marchi Email: l.demarchi@unibo.it Tel: 051 20 93777 Laboratorio Micro (Ex Aula 3.2) Ricevimento: Giovedì 15.00-17.00 DEIS University
DettagliPorte logiche in tecnologia CMOS
Porte logiche in tecnologia CMOS Transistore MOS = sovrapposizione di strati di materiale con proprietà elettriche diverse tra loro (conduttore, isolante, semiconduttore) organizzati in strutture particolari.
DettagliINVERTITORE RESISTOR-TRANSISTOR LOGIC (RTL)
INERTITORE RESISTOR-TRANSISTOR LOGIC (RTL) FIG. 1. Resistor-Transistor Logic (RTL) inverter. ediamo un esempio di realizzazione di un invertitore (Figura 1). Assumiamo inizialmente che il fan-out dell
DettagliCross section and top view
The nmos Transistor Polysilicon Aluminum nmosfet VBS 0 and VBD 0 VB = 0 Cross section and top view Polysilicon gate Source n + L W Drain n + Bulk p+ L Top view Gate-bulk overlap t ox Gate oxide n + L n
DettagliEsercitazione III Simulazione PSpice dell invertitore CMOS
Esercitazione III Simulazione PSpice dell invertitore CMOS Come è noto, nei circuiti CMOS vengono utilizzati sia dispositivi a canale N sia dispositivi a canale P. La principale differenza fra i due tipi
Dettagli14 Giugno 2006 Prova scritta di Circuiti Integrati Analogici (tempo a disposizione 90 min)
14 Giugno 2006 M3 M4 M2 M1 R Nel circuito in figura determinare: 1) trascurando l effetto di modulazione della lunghezza di canale, il legame tra la corrente che scorre nella resistenza R e i parametri
DettagliElettronica Funzionamento del transistore MOS
Elettroica Fuzioameto del trasistore MOS Valetio Liberali Dipartimeto di Fisica Uiversità degli Studi di Milao valetio.liberali@uimi.it Elettroica Fuzioameto del trasistore MOS 13 maggio 2015 Valetio Liberali
DettagliCorso di Circuiti Integrati Anno Accademico 2018/2019
Università degli Studi di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica EOLAB - Laboratorio di Microelettronica Corso di Circuiti Integrati Anno Accademico 2018/2019 ESERCITAZIONE 1 Dato
Dettagli4 STRUTTURE CMOS. 4.1 I componenti CMOS
4.1 4 STRUTTURE CMOS 4.1 I componenti CMOS Un componente MOS (Metal-Oxide-Silicon) transistor è realizzato sovrapponendo vari strati di materiale conduttore, isolante, semiconduttore su un cristallo di
DettagliElettronica dei Sistemi Digitali Calcolo degli elementi parassiti in tecnologia CMOS
Elettronica dei Sistemi Digitali Calcolo degli elementi parassiti in tecnologia CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it
DettagliCircuiti statici, dinamici e circuiti sequenziali. Esercizio A 15/07/2007
ircuiti statici, dinamici e circuiti sequenziali. Esercizio A 15/07/007 Il circuito di figura è statico o dinamico? Illustrare la funzione del transistore TR Il transistor TR ha il compito di mantenere
DettagliI dispositivi elettronici. Dispense del corso ELETTRONICA L
I dispositivi elettronici Dispense del corso ELETTRONICA L Sommario I semiconduttori La giunzione pn Il transistor MOS Cenni sul principio di funzionamento Modellizzazione Fenomeni reattivi parassiti Top-down
Dettagli. Nota: le tensioni dono riferite all'ingresso ed all'uscita dello stesso circuito. G. Martines 1
Invertitore logico (NOT) La caratteristica di trasferimento in tensione (VTC) Per un ingresso logico 0, cioè v I V IL l'uscita logica è 1, cioè v O V OH ; per ingresso 1 cioè v I V IH uscita 0, cioè v
DettagliESERCIZIO Punto di riposo
1/8 ESERCIZIO 1 1.1 - Punto di riposo Selatensioned uscita ènulla, ènullaanchelacorrentenellaresistenza dicaricor L edunque le correnti di canale dei transistor sono uguali tra loro; pertanto, nell ipotesi
DettagliCross section and top view
The nmos Transistor Polysilicon Aluminum nmosfet VBS 0 and VBD 0 VB = 0 Cross section and top view Polysilicon gate Source n + L W Drain n + Bulk p+ L Top view Gate-bulk overlap t ox Gate oxide n + L n
Dettagli{ v c 0 =A B. v c. t =B
Circuiti RLC v c t=ae t / B con τ=rc e { v c0=ab v c t =B Diodo La corrente che attraversa un diodo quando questo è attivo è i=i s e v /nv T n ha un valore tra e. Dipende dalla struttura fisica del diodo.
DettagliDispositivi unipolari Il contatto metallo-semiconduttore Il transistor JFET Il transistor MESFET Il diodo MOS Il transistor MOSFET
Dispositivi unipolari Il contatto metallo-semiconduttore Il transistor JFET Il transistor MESFET Il diodo MOS Il transistor MOSFET 1 Contatti metallo semiconduttore (1) La deposizione di uno strato metallico
DettagliEsercizio U2.1 - Giunzione non brusca
Esercizio U2.1 - Giunzione non brusca Si consideri una giunzione p + -n con drogaggio uniforme nel lato p (N A = 10 19 cm 3 ) e giunzione metallurgica situata in x = 0. Il drogaggio del lato n, definito
DettagliOut. Gnd. ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA Appello d esame del 27/10/2017
Cognome Nome Mat. Data / / 1) La barriera di potenziale (tensione V0 di built-in) in un diodo dipende da... ( )a corrente applicata al diodo ( )b tensione applicata al diodo ( )c temperatura 2) In un transistore
DettagliAmplificatori elementari con carico attivo MOSFET E connesso a diodo
Amplificatori elementari con carico attio MOSFET E connesso a diodo i ( ) = K g = µ C W L I V t m n OX G. Martines MOSFET DE connesso a diodo GS = 0, il transistore può funzionare in regione di triodo
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Gruppo B: Famiglie logiche Lezione n. 7 - B - 3: Esempi di circuiti logici
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo B: Famiglie logiche Lezione n. 7 - B - 3: Esempi di circuiti logici Elettronica II - Dante Del Corso - Gruppo B - 7 n. 1-01/11/97 Metodo
DettagliEsercitazione del 27 Maggio 2009
Esercitazione del 7 Maggio 009 Es. 1 - pmos in configurazione drain comune 1) Con riferimento al circuito in Fig. 1, determinare le regioni di funzionamento del transistore Mp nel piano V out (V in ).
DettagliAMPLIFICATORI INVERTENTI A SINGOLO TRANSISTORE
configurazione CE: AMPLIFICATORI INVERTENTI A SINGOLO TRANSISTORE configurazione CS: G. Martines 1 ANALISI IN CONTINUA Circuito di polarizzazione a quattro resistenze. NOTE: I parametri del modello a piccolo
DettagliSimulazione di porta logica Domino con SPICE
Università degli Studi di Bologna Seconda Facoltà di Ingegneria - Sede di Cesena C.d.L. in Ingegneria Elettronica e delle Telecomunicazioni Simulazione di porta logica Domino con SPICE Laboratorio di Elettronica
DettagliElettronica I Potenza dissipata dalle porte logiche CMOS
Elettronica I Potenza dissipata dalle porte logiche MOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 rema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/
DettagliEsame di Elettronica I 1º compitino 23 Gennaio
Esame di Elettronica I 1º compitino 23 Gennaio 2003 0956267308 Simulazione al calcolatore con PSpice Melzani Yari Matricola: 634009 Crema 28 gennaio 2003 Lo schema circuitale in figura rappresenta un Inverter,
DettagliStadi Amplificatori di Base
Stadi Amplificatori di Base Biagio Provinzano Marzo 2005 Ipotesi di lavoro: i) Transistor npn acceso ed in zona attiva v BE 1 0.7V e v C >v B ii) Consideriamo un classico schema di polarizzazione con quattro
DettagliSISTEMI ELETTRONICI. SisElnM1 01/02/ DDC 1. Ingegneria dell Informazione. Gruppo D: moduli digitali. Modulo
iselnm1 1/2/28 ngegneria dell nformazione ruppo : moduli digitali Modulo TEM ELETTRONC - CRCT TAL M1 Transistore MO come interruttore - caratteristiche dei transistori MO - modelli di MO in commutazione
DettagliStima della Potenza a livello sistema
July 31, 2009 Individuazione formule Bacpac Analisi Potenza Introduzione Potenza Totale Effetto scaling sulla Potenza Corrente di Leakage Contributo BTBT e GIDL con le nuove tecnologie Modifica formula
DettagliL'INDUZIONE ELETTROSTATICA E IL COMANDO DI TENSIONE DEL GATE DEL MOSFET
STRUTTURA COSTRUTTIVA DEL MOSFET (Adattamento da http://users.unimi.it/metis/metis-3mkb/courseware/fet/indice%20mosfet.htm ) Il transistor MOS si presenta costruito fisicamente come nella figura accanto.
DettagliCorso di ELETTRONICA II modulo. Ingegneria Clinica, Ingegneria Biomedica e Ingegneria dei Sistemi. Prof. Domenico Caputo. Esame del 19 febbraio 2009
Esame del 19 febbraio 2009 Nel circuito di figura Is è un generatore di corrente con l andamento temporale riportato nel grafico. Determinare l'evoluzione temporale della V out e disegnarne il grafico
DettagliPOLITECNICO DI MILANO
POLITECNICO DI MILANO www.polimi.it ELETTRONICA per ingegneria BIOMEDICA prof. Alberto TOSI Sommario Transistore MOSFET Struttura Equazioni caratteristiche Curve caratteristiche Funzionamento come amplificatore
DettagliInterruttori Digitali
Interruttori Digitali Ing. Ivan Blunno 21 aprile 2005 1 Introduzione In questa dispensa verranno presentati gli interruttori digitali. In particolar modo si parlerà delle possibili realizzazioni mediante
DettagliInverter CMOS. Inverter CMOS
Inverter CMOS Lucidi del Corso di Elettronica Digitale Modulo 3 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Inverter CMOS PMOS V Tensione
Dettaglicanale n canale p depletion enhancement
FET: Field Effect Transistor FET JFET MOSFET canale n canale p depletion enhancement canale n canale p canale n canale p A.Nigro Laboratorio di Segnali e Sistemi II - FET March 17, 2017 1 / 95 MOSFET Struttura
DettagliAnche questo transistor è unipolare. Il suo nome è un acronimo per Metal Oxide
Il transistor MOSFET MOSFET enhancement mode Anche questo transistor è unipolare. Il suo nome è un acronimo per Metal Oxide Semiconductor Field Effect Transistor. La struttura di principio del dispositivo
DettagliCorso di ELETTRONICA 1 (Elettronici N.O.) 17/06/2003
Corso di ELETTRONICA 1 (Elettronici N.O.) 17/06/2003 Si analizzi l amplificatore mostrato in figura, determinando: 1. il valore del guadagno di tensione a frequenze intermedie; 2. le frequenze di taglio
DettagliCorso di Circuiti Integrati Anno Accademico 2012/2013. Esercitazione 6 Progetto di un amplificatore a Due Stadi (di Miller) in tecnologia CMOS 0.
Università degli Studi di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica Corso di Circuiti Integrati Anno Accademico 2012/2013 Esercitazione 6 Progetto di un amplificatore
DettagliElettronica I Funzionamento del transistore MOS
Elettroica I Fuzioameto del trasistore MOS Valetio Liberali Dipartimeto di Tecologie dell Iformazioe Uiversità di Milao, 26013 Crema e-mail: liberali@dti.uimi.it http://www.dti.uimi.it/ liberali Elettroica
DettagliEsercitazione del 29 Aprile 2009
Esercitazione del 29 Aprile 2009 Invertitore Resistor-Transistor Logic (RTL) V out a) Parametri BJT Altri V out β F = 70 = 5V Q 1 I B V V CE V on = 0.7V = 0.8V = 10kΩ = 1kΩ b) CE = 0.1V Figura 1: Porta
DettagliElaborato di Elettronica Digitale C.d.L. in Ingegneria Elettronica Anno accademico 02/ 03
Elaborato di Elettronica Digitale C.d.L. in Ingegneria Elettronica Anno accademico 0/ 03 Alfredo Caferra 58/463 OGGETTO DELL ELABORATO Per una SRAM con celle di memoria NMOS a 4 transistori con bit lines
DettagliTecnologia CMOS. Ing. Ivan Blunno 21 aprile 2005
Tecnologia CMOS Ing. Ivan lunno 2 aprile 25 Introduzione In questa dispensa verranno presentati i circuiti CMOS (Complementary MOS). Nella prima parte verrà analizzato in dettaglio il funzionamento di
DettagliTecnologia CMOS. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica
Tecnologia CMOS Lucidi del Corso di Elettronica Digitale Modulo 3 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Transistor MOS IltransistorMOSèundispositivoa4terminali(drain,gate,source,body
DettagliEsame di Elettronica I 2º compitino 4 Febbraio
Esame di Elettronica I 2º compitino 4 Febbraio 2003 0870061666 Simulazione al calcolatore con PSpice Melzani Yari Matricola: 634009 Crema 12 febbraio 2003 Figura 1: Schema circuitale di una porta OR tracciato
DettagliESERCIZIO 5 1) VALUTAZIONE DELLE CAPACITÁ PARASSITE DI UN INVERTER CMOS:
ESERIZIO 5 Si valutino le capacità parassite al nodo di uscita dovute ai transistori di un inverter MOS, e si verifichi l accuratezza dei risultati confrontando il ritardo di propagazione teorico e quello
DettagliSisElnM1 08/03/ DDC 1 SISTEMI ELETTRONICI. Obiettivi del gruppo di lezioni D. Ingegneria dell Informazione
iselnm1 8/3/27 ngegneria dell nformazione Obiettivi del gruppo di lezioni Modulo TEM ELETTRONC - CRCT TAL M1 Transistore MO come interruttore - caratteristiche dei transistori MO - modelli di MO in commutazione
DettagliEsercitazione n 2: Circuiti di polarizzazione (2/2)
Esercitazione n 2: Circuiti di polarizzazione (2/2) 1) Per il circuito di in Fig. 1 dimensionare R in modo tale che la corrente di collettore di Q 1 sia 5 ma. Siano noti: V CC = 15 V; β = 150; Q1 = Q2
DettagliEsercizio U4.1 - Diffusione gassosa
Esercizio U4.1 - Diffusione gassosa Si effettua una diffusione di fosforo della durata di 4 ore alla temperatura di 1 C entro un substrato di tipo p, drogato con boro con densità 2 1 15 cm 3. La concentrazione
DettagliSIMULAZIONE CIRCUITALE CON LTSPICE. Ing. Marco Grossi Università di Bologna, DEI e- mail :
SIMULAZIONE CIRCUITALE CON LTSPICE Ing. Marco Grossi Università di Bologna, DEI e- mail : marco.grossi8@unibo.it Simulazione di circuiti elettronici con SPICE SPICE (Simulation Program with Integrated
DettagliDispositivi e Tecnologie Elettroniche. Esercitazione Proprietà di trasporto nei semiconduttori
Dispositivi e Tecnologie Elettroniche Esercitazione Proprietà di trasporto nei semiconduttori Esercizio 1: testo Si consideri un campione di Si uniformemente drogato tipo n con una concentrazione N D =
DettagliElettronica II Grandezze elettriche microscopiche (parte 1) p. 2
Elettronica II Grandezze elettriche microscopiche (parte 1) Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/
DettagliDispositivi e Tecnologie Elettroniche. Esercitazione Giunzione pn
Dispositivi e Tecnologie Elettroniche Esercitazione Giunzione pn Esercizio 1: testo Si consideri una giunzione brusca e simmetrica con drogaggio N A N D 10 17 cm 3 sezione trasversale A 0.5 mm 2 e lati
DettagliBandgap reference ad elevato PSRR
Bandgap reference ad elevato PSRR Tale lavoro descrive un riferimento di tensione realizzato in tecnologia Cmos a 0.25µm. Il circuito a 27C genera una tensione di riferimento di 1.1143V, ha un coefficiente
DettagliElettronica dei Sistemi Digitali LA
Elettronica dei Sistemi Digitali LA Università di Bologna, sede di Cesena Processi microelettronici A.a. 2004-2005 Tecniche Litografiche per la Fabbricazione di Circuiti Integrati - Etching Il fotoresist
DettagliDati: k n1 = =1mA/V 2
Fondamenti di Elettronica Ing. AUTOMATICA e INFORMATICAA - AA 2012/2013 1 Appello 18 Luglio 2013 Indicare chiaramente la domanda a cui si sta rispondendo. Add esempio 1a) Esercizio 1. V DD= =5V D 1 k n
DettagliDispositivi e Tecnologie Elettroniche. Modelli di ampio e piccolo segnale del MOSFET
Dispositivi e Tecnologie Elettroniche Modelli di ampio e piccolo segnale del MOFET Modello di ampio segnale Le regioni di funzionamento per ampio segnale sono: interdizione quadratica saturazione I D =
DettagliLa conduzione nell ossido
La conduzione nell ossido CAPITOLO 1 La conduzione nell ossido La diffusione degli apparati elettronici è resa possibile dalla continua miniaturizzazione dei dispositivi. Questo permette sopratutto di
DettagliEsercitazioni SPICE (2) Do5. Salvatore Pontarelli E-
Esercitazioni SPICE (2) Do5. Salvatore Pontarelli E- mail:pontarelli@ing.uniroma2.it .model (MOSFET) MOS Field Effect Transistors.MODEL Model_Name NMOS .MODEL
DettagliRACCOLTA DI ESERCIZI
1 ACCOLTA DI ESECIZI 1) Deflessione elettrostatica 1) Un elettrone posto all interno di un sistema di placche di deflessione orizzontali e verticali come in figura viene accelerato da due campi elettrici
DettagliTransistor ad Effetto Campo: FET
Transistor ad Effetto Campo: FET I transistor ad effetto campo sono basati sul controllo della corrente tra source e drain modulando la larghezza delle zone di svuotamento (e quindi la larghezza del canale)
DettagliI transistor mosfet e jfet
Capitolo 7 I transistor mosfet e jfet 7.1 Struttura del transistor mosfet La sigla mosfet è un acronimo per Metal-Oxide-Semiconductor Field-Effect-Transistor (transistor ad effetto di campo di tipo metallo-ossido-semiconduttore).
Dettagli