Cross section and top view
|
|
- Filippa Marchetti
- 6 anni fa
- Visualizzazioni
Transcript
1 The nmos Transistor Polysilicon Aluminum nmosfet VBS 0 and VBD 0 VB = 0 Cross section and top view Polysilicon gate Source n + L W Drain n + Bulk p+ L Top view Gate-bulk overlap t ox Gate oxide n + L n + p+ Cross section
2 Modello del primo ordine del transistore nmos I ds /V ds al variare di V gs e V bs =0 transistore nmos nmos W = 0.8 um L = 0.35 um Linear Relationship
3 Ids/Vgs nmos con W=3.4um e L=0.35um al variare di Vgs per differenti valori di Vds con Vsb = 0 Vgs Vgs Limiti principali del modello del primo ordine Il modello quadratico sovrastima la corrente in saturazione In regione di saturazione la corrente varia con Vds La mobilità è funzione delle tensioni Vgs e Vds Ids(Vgs < Vtn ) è non nulla Tutti questi effetti crescono di importanza al calare della lunghezza di canale (L) Nel simulatore circuitale è utilizzato un modello compatto (Model 9, corso di progettazione analogica LS)
4 Processo CMOS n-well 0.35 µm V dd =3.3 V, t ox = 74 Å Transistore nmos simulazioni Ids/Vgs con Vds = 0.1 V e Vsb = 0 W= 0.8 µm L=Lmin Lmin
5 simulazioni Ids/Vgs con Vds = Vgs e Vsb = 0 W= 0.8 µm L=Lmin Lmin Imax = (Isat/w) 0.8 = 424 ua simulazioni Ids/Vds al variare di Vgs con Vsb = 0 W= 0.8 µm L=Lmin Lmin Linear Relationship
6 simulazioni Ids/Vds per differenti valori di Vgs con Vsb = 0 W= 3.4 µm L=Lmin Lmin Linear Relationship Imax = (Isat/w) 3.4 = 1.8 ma Ids/Vgs nmos con W=3.4um e L=0.35um al variare di Vgs per differenti valori di Vds con Vsb = 0 Vgs Vgs
7 Processo CMOS n-well 0.35 µm V dd =3.3 V, t ox = 74 Å Transistore pmos simulazioni transistore pmos Isd/ Vgs con Vds Vds = 0.1 V e Vbs = 0 W= 0.8 µm L=Lmin Lmin
8 simulazioni transistore pmos Isd/ Vgs con Vds Vds = Vgs e Vbs = 0 W= 0.8 µm L=Lmin Lmin Imax = (Isat/w) 0.8 = 200 ua simulazioni transistore pmos Isd/ Vds per differenti valori di Vgs Vgs con Vbs = 0 W= 4.7 µm L=Lmin Lmin Imax = (Isat/w) 4.7 = 1.17 ma
9 Tecnologia MIETEC 0.35 um Transistore nmos L= Lmin Imax/W = Isat(Vgs=Vds=Vdd, Vsb=0)/W 530 ua/um Transistore pmos L= Lmin Imax/W = Isat(Vgs=Vds=Vdd, Vsb=0)/W 250 ua/um Imax(nMOS)/Imax(pMOS) = 2.12 Vgs = 0 Vds = Vdd Vbs = 0 varia la temperatura I off I ss (W/L)e -(Vtn/nVth)
10 SOG utilizzato nelle esercitazioni Transistore nmos W = 3.4 um L= Lmin T= 27C Imax = Isat(Vgs=Vds=Vdd, Vsb=0) 1.8 ma Ioff = Ids(Vgs =0, Vds =Vdd, Vsb =0) < 10 pa Imax/Ioff Transistore pmos W = 4.7 um L= Lmin T=27C Imax = Ids(Vgs=Vds=Vdd, Vsb=0) 1.17 ma Ioff = Ids(Vgs =0, Vds =Vdd, Vsb =0) < 10 pa Imax/Ioff Imax(nMOS)/Imax(pMOS) = 1.5 Modello semplificato I max e I off I max v sat W C ox (V dd V tn ) I off I ss (W/L)e -(Vtn/nVth) Processo tecnologico di generazione più recente Imax/Ioff cala Ioff cresce Potenza statica diventa sempre più critica
11 Processo CMOS 0.13um V dd = 1.2 V t ox = 2 nm Transistori nmos HS (High Speed) Vtn = 315 mv Imax/W = 670 ua/um Ioff/W = 58 na/um Imax/Ioff 10 4 LL (Low Leakage) Vtn = 450 mv Imax/W = 535 ua/um Ioff/W = 500 pa/um Imax/Ioff 10 6 ULL (Ultra Low Leakage) Vtn = 630 mv Imax/W = 360 ua/um Ioff/W = 10 pa/um Imax/Ioff I max v sat W C ox (V dd V tn ) I off I ss (W/L)e -(Vtn/nVth) Transistori nmos Caratteristiche W = 0.15 um L= 0.13 um Ids / Vgs con Vds = 0.01 V e Vbs = 0 scala lineare e log Ids / Vgs con Vds = Vgs e Vbs = 0 Ids / Vds a step di Vgs con Vbs = 0 transistore HS Caratteristiche W = 10 um L = 0.13 um Ids / Vds a step di Vgs con Vbs = 0 transistore HS
12 W = 0.15 um L = 0.13 um I ds /V gs con V ds = 0.01 V e V bs =0 W = 0.15 um L = 0.13 um I ds /V gs con V ds = 0.01 V e V bs =0
13 I ds /V ds al variare di V gs e V bs =0 transistore HS nmos nmos W = 0.15 um L = 0.13 um Linear Relationship I ds /V ds al variare di V gs e V bs =0 transistore HS nmos nmos W = 10 um L = 0.13 um Linear Relationship
14 Confronto caratteristiche I ds / V ds transistori HS con V gs = V dd ds The Gate Capacitance Polysilicon gate Source n + W Drain n + C gate,tot» C ox WL t ox L L Top view Gate oxide n + L n + Gate-bulk overlap = C ox L 2 (W/L) = C g (W/L) C g = C ox L 2 = (e ox /t ox ) L 2 Cross section
15 Capacità di gate SOG utilizzato nelle esercitazioni Cox 4.6 ff/um 2 Cg = Cox L ff Transistore nmos W = 3.4 um L= Lmin (W/L 10) Cgate,tot 5.5 ff Transistore nmos W = 4.7 um L= Lmin (W/L 13.5) Cgate,tot 7.5 ff
16 Junction Capacitance Source W Bottom Side wall x j Side wall Channel Z C SB = C bottom + C sw = C j Area + C jsw Perimeter = C j W Z + C jsw (2Z +W)
17 Capacità di giunzione dei transistori nel SOG utilizzato nelle esercitazioni al variare della polarizzazione in inversa Processo tecnologico di generazione più recente C ox cresce ma si riducone le dimensioni e quindi C g e C gate,tot calano Il rapporto Cd/Cg si mantiene circa costante (γ 1) Considerando solo gli effetti capacitivi associati ai transistori: Tp calano Potenza dinamica cala
18 Processo CMOS 0.13 um Cox 17.2 ff/um 2 Cg = Cox L ff Transistore nmos W = 1.3 um L= Lmin (W/L = 10) Cgate,tot 2.9 ff Transistore nmos W = 4.7 um L= Lmin (W/L = 13.5) Cgate,tot 3.9 ff
I dispositivi elettronici. Dispense del corso ELETTRONICA L
I dispositivi elettronici Dispense del corso ELETTRONICA L Sommario I semiconduttori La giunzione pn Il transistor MOS Cenni sul principio di funzionamento Modellizzazione Fenomeni reattivi parassiti Top-down
DettagliElettronica dei Sistemi Digitali Le porte logiche CMOS
Elettronica dei Sistemi Digitali Le porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/
DettagliElettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS
Elettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS Valentino Liberali Dipartimento di Fisica Università degli Studi di Milano valentino.liberali@unimi.it Elettronica
DettagliElettronica I Porte logiche CMOS
Elettronica I Porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/ liberali Elettronica
DettagliPOLITECNICO DI MILANO
POLITECNICO DI MILANO www.polimi.it ELETTRONICA per ingegneria BIOMEDICA prof. Alberto TOSI Sommario Transistore MOSFET Struttura Equazioni caratteristiche Curve caratteristiche Funzionamento come amplificatore
Dettagliil diodo a giunzione transistori ad effetto di campo (FETs) il transistore bipolare (BJT)
Contenuti del corso Parte I: Introduzione e concetti fondamentali richiami di teoria dei circuiti la simulazione circuitale con SPICE elementi di Elettronica dello stato solido Parte II: ispositivi Elettronici
DettagliCircuiti con diodi e resistenze: Analisi e Progetto
Circuiti con diodi e resistenze: Analisi e Progetto Esercizio 1: Calcolare e descrivere graficamente la caratteristica di trasferimento del seguente circuito: 1 D 3 110 KΩ 5 KΩ 35 KΩ V z3 5 V Svolgimento
DettagliCircuiti statici, dinamici e circuiti sequenziali. Esercizio A 15/07/2007
ircuiti statici, dinamici e circuiti sequenziali. Esercizio A 15/07/007 Il circuito di figura è statico o dinamico? Illustrare la funzione del transistore TR Il transistor TR ha il compito di mantenere
DettagliPorte logiche in tecnologia CMOS
Porte logiche in tecnologia CMOS Transistore MOS = sovrapposizione di strati di materiale con proprietà elettriche diverse tra loro (conduttore, isolante, semiconduttore) organizzati in strutture particolari.
DettagliTransistori a effetto di campo.
Transistori a effetto di campo. Sommario Introduzione... 2 Transistor Metal Oxide Semiconductor (MOS)... 2 Capacità dell ossido per unità di superficie C OX... 3 Introduzione del concetto di tensione di
DettagliConsumo di Potenza nell inverter CMOS. Courtesy of Massimo Barbaro
Consumo di Potenza nell inverter CMOS Potenza dissipata Le componenti del consumo di potenza sono 3: Potenza statica: è quella dissipata quando l inverter ha ingresso costante, in condizioni di stabilità
Dettagli4 STRUTTURE CMOS. 4.1 I componenti CMOS
4.1 4 STRUTTURE CMOS 4.1 I componenti CMOS Un componente MOS (Metal-Oxide-Silicon) transistor è realizzato sovrapponendo vari strati di materiale conduttore, isolante, semiconduttore su un cristallo di
DettagliMOSFET o semplicemente MOS
MOSFET o semplicemente MOS Sono dei transistor e come tali si possono usare come dispositivi amplificatori e come interruttori (switch), proprio come i BJT. Rispetto ai BJT hanno però i seguenti vantaggi:
DettagliProgettazione Analogica e Blocchi Base
Progettazione Analogica e Blocchi Base Lucidi del Corso di Circuiti Integrati Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Blocchi base
DettagliLaboratorio di Elettronica T Esperienza 5 PSPICE
Laboratorio di Elettronica T Esperienza 5 PSPICE Postazione N Cognome Nome Matricola 1) Misura della resistenza La corrente nel circuito che dovrete analizzare nel seguito verrà misurata indirettamente
DettagliElettronica per le telecomunicazioni
POLITECNICO DI TORINO Elettronica per le telecomunicazioni Formulario Anno Accademico 2009/2010 Filtri Filtri del secondo ordine In generale la funzione di trasferimento è: H(s) = a 2 s 2 + a 1 s + a 0
DettagliElaborato di Elettronica Digitale C.d.L. in Ingegneria Elettronica Anno accademico 02/ 03
Elaborato di Elettronica Digitale C.d.L. in Ingegneria Elettronica Anno accademico 0/ 03 Alfredo Caferra 58/463 OGGETTO DELL ELABORATO Per una SRAM con celle di memoria NMOS a 4 transistori con bit lines
DettagliElettronica Funzionamento del transistore MOS
Elettroica Fuzioameto del trasistore MOS Valetio Liberali Dipartimeto di Fisica Uiversità degli Studi di Milao valetio.liberali@uimi.it Elettroica Fuzioameto del trasistore MOS 13 maggio 2015 Valetio Liberali
DettagliAmplificatori elementari con carico attivo MOSFET E connesso a diodo
Amplificatori elementari con carico attio MOSFET E connesso a diodo i ( ) = K g = µ C W L I V t m n OX G. Martines MOSFET DE connesso a diodo GS = 0, il transistore può funzionare in regione di triodo
DettagliLABORATORIO DI ELETTRONICA OGGETTO: RILIEVO DELLE CURVE CARATTERISTICHE DI USCITA DI UN TRANSISTOR JFET A CANALE N SCHEMA
ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 6 LABORATORIO DI ELETTRONICA OGGETTO: RILIEVO DELLE CURVE CARATTERISTICHE DI USCITA DI UN TRANSISTOR JFET A CANALE N SCHEMA 1 STRUMENTI
DettagliEsame di Elettronica I 2º compitino 4 Febbraio
Esame di Elettronica I 2º compitino 4 Febbraio 2003 0870061666 Simulazione al calcolatore con PSpice Melzani Yari Matricola: 634009 Crema 12 febbraio 2003 Figura 1: Schema circuitale di una porta OR tracciato
DettagliEsame di Elettronica I 1º compitino 23 Gennaio
Esame di Elettronica I 1º compitino 23 Gennaio 2003 0956267308 Simulazione al calcolatore con PSpice Melzani Yari Matricola: 634009 Crema 28 gennaio 2003 Lo schema circuitale in figura rappresenta un Inverter,
Dettagliseparazione dei wafer processo di integrazione CMOS singola fetta testing su fetta inserimento nel package
lingotto separazione dei wafer processo di integrazione CMOS singola fetta fette lavorate testing su fetta separazione dei dice inserimento nel package VENDITA testing sul dispositivo finito Figura 1.
DettagliC. Musilli Cassino 30/6/2006
C. Musilli Cassino 30/6/2006 SDRAM Synchronus Dynamic Random Access Memory Accesso Casuale Tempo necessario per accedere ad un qualunque dato e indipendente dalla posizione che il dato stesso assume all
DettagliCorso di Circuiti Integrati Anno Accademico 2012/2013. Esercitazione 6 Progetto di un amplificatore a Due Stadi (di Miller) in tecnologia CMOS 0.
Università degli Studi di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica Corso di Circuiti Integrati Anno Accademico 2012/2013 Esercitazione 6 Progetto di un amplificatore
DettagliLaboratorio di Strumentazione Elettronica
Laboratorio di Strumentazione Elettronica Proposte di attività per il Progetto Elettronico per gli studenti del Corso di Laurea in Ingegneria Elettronica e delle Telecomunicazioni Pixel monolitici in tecnologia
DettagliDispositivi unipolari Il contatto metallo-semiconduttore Il transistor JFET Il transistor MESFET Il diodo MOS Il transistor MOSFET
Dispositivi unipolari Il contatto metallo-semiconduttore Il transistor JFET Il transistor MESFET Il diodo MOS Il transistor MOSFET 1 Contatti metallo semiconduttore (1) La deposizione di uno strato metallico
DettagliElettronica Analogica Prof. Marco Sampietro 1-15 Dicembre Anno accademico 2016/2017. Analisi della DISTORSIONE in uno stadio differenziale.
Politecnico di Milano Elettronica Analogica Prof. Marco Sampietro 1-15 Dicembre 016 - Anno accademico 016/017 Analisi della DISTORSIONE in uno stadio differenziale. Calcolo teorico: tensione di Early infinita
DettagliEquation Chapter 4 Section 1Capitolo IV. Transistori ad effetto di campo
Equation Chapter 4 Section 1Capitolo IV Transistori ad effetto di campo In questo capitolo si tratteranno i transistori ad effetto di campo (FET). Come nel caso dei BJT la tensione tra due terminali del
DettagliMemorie a semiconduttore e tecnologia
Memorie a semiconduttore e tecnologia Memorie a semiconduttore e tecnologia Architettura di una memoria Memorie non volatili Memorie a scrittura e lettura Tecnologia dei semiconduttori Processi di base
DettagliTransistore ad effetto di campo (MOSFET)
1.1 Introduzione.......2 1.2 MOSFET ad arricchimento.......3 1.3 Funzionamento.......5 1.4 V GS 0...6 1.5 V GS > V TH e V S < V S sat......7 1.6 V GS > V TH, V S >V S sat.....9 1.6 Simbolo Circuitale e
DettagliElettronica I Potenza dissipata dalle porte logiche CMOS
Elettronica I Potenza dissipata dalle porte logiche MOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 rema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/
DettagliIL MOSFET.
IL MOSFET Il MOSFET è certamente il più comune transistor a effetto di campo sia nei circuiti digitali che in quelli analogici. Il MOSFET è composto da un substrato di materiale semiconduttore di tipo
DettagliEsercitazione n 2: Circuiti di polarizzazione (2/2)
Esercitazione n 2: Circuiti di polarizzazione (2/2) 1) Per il circuito di in Fig. 1 dimensionare R in modo tale che la corrente di collettore di Q 1 sia 5 ma. Siano noti: V CC = 15 V; β = 150; Q1 = Q2
Dettagli{ v c 0 =A B. v c. t =B
Circuiti RLC v c t=ae t / B con τ=rc e { v c0=ab v c t =B Diodo La corrente che attraversa un diodo quando questo è attivo è i=i s e v /nv T n ha un valore tra e. Dipende dalla struttura fisica del diodo.
DettagliI transistor mosfet e jfet
Capitolo 7 I transistor mosfet e jfet 7.1 Struttura del transistor mosfet La sigla mosfet è un acronimo per Metal-Oxide-Semiconductor Field-Effect-Transistor (transistor ad effetto di campo di tipo metallo-ossido-semiconduttore).
DettagliTRANSISTOR DI POTENZA
TRANSISTOR DI POTENZA I transistor di potenza sono principalmente utilizzati nel controllo dei motori, in campo automobilistico, negli alimentatori, negli stadi finali degli amplificatori (audio, RF, ).
DettagliGli amplificatori a transistore. L uso del MOSFET come amplificatore. L amplificatore a Source comune. Altre configurazioni
Gli amplificatori a transistore Gli amplificatori a transistore L uso del MOSFET come amplificatore L amplificatore a Source comune L amplificatore a transistore bipolare 2 2006 Politecnico di Torino 1
DettagliIndice. Cap. 1 Il progetto dei sistemi elettronici pag. 1
Indice Cap. 1 Il progetto dei sistemi elettronici pag. 1 1.1 Oggetto dello studio 1 1.2 Concezione, progetto e produzione del sistema elettronico 5 1.3 Il circuito di interfaccia di ingresso 13 1.4 Il
DettagliStudio e Simulazione di un Amplificatore Operazionale CMOS di Miller a Basso Consumo
Università degli Studi di Padova Facoltà di Ingegneria Corso di Laurea in Ingegneria Dell Informazione Tesi di Laurea Triennale Studio e Simulazione di un Amplificatore Operazionale CMOS di Miller a Basso
DettagliStadi Amplificatori di Base
Stadi Amplificatori di Base Biagio Provinzano Marzo 2005 Ipotesi di lavoro: i) Transistor npn acceso ed in zona attiva v BE 1 0.7V e v C >v B ii) Consideriamo un classico schema di polarizzazione con quattro
DettagliElettronica I - Laboratorio Didattico - BREVE INTRODUZIONE AGLI STRUMENTI DEL BANCO DI MISURA
Elettronica I - Laboratorio Didattico - BREVE INTRODUZIONE AGLI STRUMENTI DEL BANCO DI MISURA Generatore di Funzioni T T i - TG2000 Generatore di Funzioni T T i - TG2000 Genera i segnali di tensione Uscita
DettagliDimensionamento di porte logiche connesse in cascata
Dimensionamento di porte logiche connesse in cascata I. Ritardo di propagazione dell invertitore A. Modello del ritardo di propagazione dell inverter utilizzabile in strumenti di simulazione e sintesi
DettagliFig. 1. Cella SRAM a 4 transistori.
NOTE SULLE MEMORIE. Dimensionamento della cella SRAM 4T La Fig. 1 mostra lo schema di una memoria SRAM a 4 transistori (4T). L elemento di memoria è realizzato con una coppia di invertitori NMOS con carico
DettagliIl MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
Il MOSFET (Metal Oxide Semiconductor Field Effect Transistor). a figura 1 mostra la sezione di una porzione di fetta di silicio in corrispondenza di un dispositio MOSFET a canale n. In condizioni di funzionamento
DettagliAmplificatore logaritmico
Elettronica delle Telecomunicazioni Esercitazione 2 mplificatore logaritmico ev 1 981208 GV, S ev 2 990617 DDC Specifiche di progetto Progettare un amplificatore con funzione di trasferimento logaritmica
DettagliPARTE I: L USO DI SPICE PER LE ESERCITAZIONI DI ELETTRONICA DIGITALE
Parte I: Esercitazioni nell uso dei software SPICE per l analisi delle porte logiche Rif.: P. Spirito, Elettronica Digitale, McGraw-Hill Italia, 1a Ed. (1998), 2a Ed. (2002). PARTE I: L USO DI SPICE PER
DettagliIntroduzione ai IC. CV = total chips per wafer. Y C wafer dies per wafer =
Introduzione ai IC Legge di Moore (1965) il n di transistor su un chip raddoppiava ogni 18/24 mesi, osservazione dalla quale Moore previse che l'efficienza della tecnologia sarebbe raddoppiata ogni 18
DettagliL'INDUZIONE ELETTROSTATICA E IL COMANDO DI TENSIONE DEL GATE DEL MOSFET
STRUTTURA COSTRUTTIVA DEL MOSFET (Adattamento da http://users.unimi.it/metis/metis-3mkb/courseware/fet/indice%20mosfet.htm ) Il transistor MOS si presenta costruito fisicamente come nella figura accanto.
DettagliElettronica dei Sistemi Digitali Calcolo degli elementi parassiti in tecnologia CMOS
Elettronica dei Sistemi Digitali Calcolo degli elementi parassiti in tecnologia CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it
DettagliMercato delle memorie non-volatili
Memory TREE Mercato delle memorie non-volatili Organizzazione della memoria Row Address 1 2 M Row D e c o d e r M 2 rows 1 Bitline One Storage ell ell Array Wordline Row Decoder 2 M 1 2 N Sense Amplifiers
DettagliElettronica dei Sistemi Digitali LA
Elettronica dei Sistemi Digitali LA Università di Bologna, sede di Cesena Processi microelettronici A.a. 2004-2005 Tecniche Litografiche per la Fabbricazione di Circuiti Integrati - Etching Il fotoresist
DettagliRelazione sulle esperienze di laboratorio
Università degli Studi di Bergamo Facoltà di Ingegneria dell'informazione Elettronica dei sistemi digitali Relazione sulle esperienze di laboratorio Revisione Data Redatto 1.6 27/1/8 Silvio Moioli Indice
DettagliJ e:gi UNZI ONEBASEEMETTI TORE J c:gi UNZI ONEBASECOLLETTORE IL TRANSISTOR AD EFFETTO DI CAMPO A GIUNZIONE, j FET (Shockley, 1951) E un componente che ha una sola giunzione p n. Geometria didattica
DettagliLa simulazione e il programma SPICE. Marcello Salmeri
La simulazione e il programma SPICE Marcello Salmeri 19 gennaio 2007 ii Capitolo 1 Modelli per la simulazione Effettuare la simulazione di un qualsiasi sistema, in particolare di un sistema elettronico,
DettagliCIRCUITI ELETTRONICI DIGITALI
APPUNTI DI CIRCUITI ELETTRONICI DIGITALI Aprile - Giugno 2009 Appunti di elettronica digitale tratti dalle lezioni del corso di Circuiti Elettronici Digitali L-A alla facoltà di Ingegneria Elettronica
DettagliFondamenti di Elettronica
N ELENCO: Politecnico di Milano Facoltà di Ingegneria dell Informazione Fondamenti di Elettronica Anno Accademico 2004/2005 Nome: Cognome: Matricola: Aula: Banco: Data: Docente del corso: Lezione di laboratorio:
DettagliDissipazione di Potenza nei Circuiti CMOS: Origini e Tecniche per la Riduzione
Università degli Studi di Padova Facoltà di Ingegneria Corso di Laurea in Ingegneria Dell Informazione Tesi di Laurea Triennale Dissipazione di Potenza nei Circuiti CMOS: Origini e Tecniche per la Riduzione
DettagliDispositivi a trasferimento di carica
Dispositivi a trasferimento di carica CTD Charge Transfer Devices CCD Charge Coupled Devices Evoluzione tecnologica: 1967: array di fotodiodi/fototransistori MOS (pixel passivi) 1970: sensori CCD 1980:
DettagliLogica Sequenziale. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica
Logica Sequenziale Lucidi del Corso di Elettronica Digitale Modulo 9 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Logica sequenziale Un
DettagliPilotaggio high-side
Interruttori allo stato solido Introduzione Il pilotaggio high-side è più difficile da realizzare del low-side in quanto nel secondo un capo dell interruttore è a massa Non sempre è possibile il pilotaggio
DettagliInverter CMOS. Lucidi del Corso di Circuiti Integrati
Inverter CMOS Lucidi del Corso di Circuiti Integrati Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Porte Logiche Lucidi del Corso di Circuiti
DettagliComparatori. Circuiti per l Elaborazione del Segnale: Comparatori e Sample&Hold. Comparatori: Eliminazione Offset. Comparatori: Velocità
Comparatori Circuiti per l Elaborazione del Segnale: Comparatori e Sample&Hold Lucidi del Corso di Microelettronica Parte 5 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio
DettagliMemory TREE. Luigi Zeni DII-SUN Fondamenti di Elettronica Digitale
Memory TREE Mercato delle memorie non-volatili Organizzazione della memoria Row Address 1 2 M Row D e c o d e r M 2 rows 1 Bitline One Storage Cell Cell Array Wordline Row Decoder 2 M 1 2 N Sense Amplifiers
DettagliLogica cablata (wired logic)
Logica cablata (wired logic) Cosa succede quando si collegano in parallelo le uscite di più porte appartenenti alla stessa famiglia logica? Si realizza una ulteriore funzione logica tra le uscite Le porte
DettagliCAPITOLO 3 IL TRANSISTOR AD EFFETTO CAMPO (FET)
43 CAPITOLO 3 IL TRANSISTOR AD EFFETTO CAMPO (FET) In questo capitolo affrontiamo il primo dispositivo attivo a semiconduttore, il transistor ad effetto di campo, o FET (in inglese, field-effect transistor).
DettagliInverter CMOS. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica
Inverter CMOS Lucidi del Corso di Elettronica Digitale Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Inverter CMOS PMOS DD Tensione
DettagliUNIVERSITÀ DEGLI STUDI DI BERGAMO. PROGETTO DI UN TRASMETTITORE LOW-VOLTAGE DIFFERENZIALE IN TECNOLOGIA CMOS DA 65 nm
UNIVERSITÀ DEGLI STUDI DI BERGAMO Dipartimento di Ingegneria Corso di Laurea Magistrale in Ingegneria Informatica (DM 270/04) Classe LM-32: Classe delle Lauree Magistrali in Ingegneria Informatica PROGETTO
DettagliCoppia differenziale MOS con carico passivo
Coppia differenziale MOS con carico passivo tensione differenziale v ID =v G1 v G2 e di modo comune v CM = v G1+v G2 2 G. Martines 1 Coppia differenziale MOS con carico passivo Funzionamento con segnale
DettagliMicroelettronica? Principi e concetti base. Roberto Pelliconi
Microelettronica? Principi e concetti base Roberto Pelliconi 1 Indice della Presentazione 1/1 Componenti Discreti o Circuiti Integrati? Conviene Produrre Circuiti Integrati? Sviluppo tecnologico. Transistors.
DettagliELETTRONICA II. Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe. Politecnico di Torino
ELETTRONICA II Lezioni: Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe Politecnico di Torino Lezioni Gruppo B rev 7 Elettronica II - Dante Del Corso - Gruppo
DettagliFAMIGLIA NMOS E CMOS FUNZIONAMENTO DELLA FAM. NMOS
FAMIGLIA NMOS E CMOS FUNZIONAMENTO DELLA FAM. NMOS Una delle famiglie più utilizzate insieme alla TTL è la MOS che si suddivide in due tecnologie fondamentali la NMOS e la CMOS, quest'ultima in diretta
DettagliMicroelettronica Indice generale
Microelettronica Indice generale Prefazione Rigraziamenti dell Editore Guida alla lettura Parte I Elettronica dello stato solido e dispositivi XV XVII XVIII Capitolo 1 Introduzione all elettronica 1 1.1
DettagliLATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1
LATCH E FLIPFLOP. I latch ed i flipflop sono gli elementi fondamentali per la realizzazione di sistemi sequenziali. In entrambi i circuiti la temporizzazione è affidata ad un opportuno segnale di cadenza
DettagliElettronica I - Laboratorio Didattico - BREVE INTRODUZIONE AGLI STRUMENTI DEL BANCO DI MISURA
Elettronica I - Laboratorio Didattico - BREVE INTRODUZIONE AGLI STRUMENTI DEL BANCO DI MISURA Generatore di Funzioni Tektronix CFG280 Generatore di Funzioni Tektronix CFG280 Genera i segnali di tensione
DettagliEsercizi di Elettronica Digitale Monostabile #1
Esercizi di Elettronica Digitale Monostabile # M.Borgarino Università di Modena e Reggio Emilia Facoltà di ngegneria (0/09/006 Descrizione del circuito Lo schematico riportato nella seguente Figura rappresenta
Dettagli3.1 Verifica qualitativa del funzionamento di un FET
Esercitazione n. 3 Circuiti con Transistori Rilevamento delle curve caratteristiche Questa esercitazione prevede il rilevamento di caratteristiche V(I) o V2(V1). In entrambi i casi conviene eseguire la
DettagliTensione di soglia Q C. x d. x d
ensione di soglia In presenza di cariche nell ossido e/o di φms 0, la tensione di soglia viene odificata a causa del contributo di FB, che rappresenta la tensione che occorre applicare al gate per portare
DettagliModelli di noise nei dispositivi elettronici
Noise nei diodi a giunzione Modelli di noise nei dispositivi elettronici Per una junzione PN ideale il modello di Shockley prevede per I-V l equazione e la densita spettrale di noise S(I n ) = 2q(I + I
DettagliBanda passante di un amplificatore
Banda passante di un amplificatore Amplificatore ideale da 40 db con cella RC passa basso e passa alto. La cella passa basso determina la fequenza di taglio superiore fh, mentre la cella passa alto determina
DettagliAnalisi e simulazione di un amplificatore operazionale di transconduttanza folded-cascode
Università degli studi di Padova Facoltà di Ingegneria Tesi di Laurea in Ingegneria dell Informazione Analisi e simulazione di un amplificatore operazionale di transconduttanza folded-cascode Relatore
DettagliEsercizio 1 Grandezze tipiche delle caratteristiche dei MOS
Esercizio Grandezze tipiche delle caratteristiche dei MOS Supponiamo di avere una tecnologia MOS con: ensione di alimentazione, dd 5 ensione di soglia, t Dimensione minima minlminfµm. I file di tecnologia
DettagliIndice generale. Elettronica dello stato solido e dispositivi. Capitolo 1 Introduzione all elettronica 1
Prefazione Autori e Curatori Rigraziamenti dell Editore Guida alla lettura Parte I Elettronica dello stato solido e dispositivi XII XV XVI XVII Capitolo 1 Introduzione all elettronica 1 1.1 Breve storia
DettagliGBW = gm / (2 pi CL) Figura 1 : Schematico dell ampificatore a trasconduttanza (OTA)
Analisi Monte-Carlo in ambiente Cadence Le analisi Monte-Carlo sono delle analisi di tipo statistico che consentono di valutare la robustezza di un progetto alle variazioni dei parametri di processo che
DettagliCAPITOLO 6 IL TRANSISTOR AD EFFETTO CAMPO (FET)
137 CAPITOLO 6 IL TRANSISTOR AD EFFETTO CAMPO (FET) In questo capitolo affrontiamo il primo dispositivo attivo a semiconduttore, il transistor ad effetto di campo, o FET (in inglese, field-effect transistor).
DettagliModelli circuitali gerarchici SPICE per la simulazione di logiche dinamiche
Università degli Studi di Bologna Seconda Facoltà di Ingegneria - Sede di Cesena C.d.L. in Ingegneria Elettronica e delle Telecomunicazioni Modelli circuitali gerarchici SPICE per la simulazione di logiche
DettagliMemorie a semiconduttore
Memorie a semiconduttore Lucidi del Corso di Circuiti Integrati Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Memorie: classificazione Le
DettagliModello di Ebers-Moll del transistore bipolare a giunzione
D Modello di Ebers-Moll del transistore bipolare a giunzione Un transistore bipolare è un dispositivo non lineare che può essere modellato facendo ricorso alle caratteristiche non lineari dei diodi. Il
DettagliFamiglie logiche in tecnologia planare
Famiglie logiche in tecnologia planare NMOS (Transistori MOS a canale n) MOS (Transistori MOS a canale n e p) ipolare (JT e iodi) imos (JT, MOS a canale n e p) Operazioni ooleane Operazione NOT O AN NO
DettagliLezione A3 - DDC
Elettronica per le telecomunicazioni Unità A: Amplificatori, oscillatori, mixer Lezione A.3 Punto di funzionamento, guadagno e banda distorsioni, rumore, 1 Contenuto dell unità A Lezione A3 Informazioni
DettagliI circuiti logici: definizione delle funzioni logiche
I circuiti logici: definizione delle funzioni logiche Prof. lberto orghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano Riferimenti al testo: ppendice C, sezioni C.1
DettagliCOMPITI D ESAME 2004. 1 QUADRATO = 0.2um. ELETTRONICA DEI SISTEMI DIGITALI 1 Prova scritta 08/01/2004 COGNOME NOME MATRICOLA
Università degli Studi di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica Corso di Elettronica dei Sistemi Digitali 1 Anno Accademico 2003/2004 ELETTRONICA DEI SISTEMI
Dettagli12BHD - Informatica - soluzioni Appendice D del quaderno di testo - v. 2.00
Esercizio 1 Semplificare la seguente espressione ooleana: a (b + c) + b (a + c) pplicando le proprietà dell algebra ooleana: [ a + b c ] a b + a c + a b + b c = a (b + b) + a c + b c = a 1 + a c + b c
DettagliInformazioni logistiche e organizzative Applicazione di riferimento. caratteristiche e tipologie di moduli. Circuiti con operazionali reazionati
Elettronica per telecomunicazioni 1 Contenuto dell unità A Informazioni logistiche e organizzative Applicazione di riferimento caratteristiche e tipologie di moduli Circuiti con operazionali reazionati
DettagliStudio di oscillatori controllati in tensione (VCO) a basso rumore di fase per applicazioni RF
Studio di oscillatori controllati in tensione (VCO) a basso rumore di fase per applicazioni RF Luca Dodero Relatore Chiar.mo Prof. Ing. Daniele Caviglia Introduzione Il grande sviluppo degli ultimi anni
DettagliCAPITOLO 7 DISPOSITIVI INTEGRATI ANALOGICI
139 CAPTOLO 7 DSPOSTV NTEGRAT ANALOGC Negli amplificatori la necessità di ottenere elevate impedenze ed elevati guadagni impone spesso l utilizzo di resistenze di valore molto alto; inoltre l accoppiamento
DettagliV DD R D. 15. Concetti di base sui circuiti digitali
+ Xtf=12.85 tf=10).end È stato inserito anche il modello del C109C, a scopo esemplificativo. Di solito non è necessario inserire il modello nella netlist, perché questo è già contenuto in una library fornita
DettagliRACCOLTA DI ESERCIZI
1 RACCOLTA DI ESERCIZI 1) Deflessione elettrostatica 1) Un elettrone posto all interno di un sistema di placche di deflessione orizzontali e verticali come in figura viene accelerato da due campi elettrici
DettagliELETTRONICA II. Caratteristiche I C,V CE. Transistori in commutazione - 2 I C. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Caratteristiche I C,V CE Prof. Dante Del Corso - Politecnico di Torino I C zona attiva Parte A: Transistori in commutazione Lezione n. 2 - A - 2: Transistori BJT in commutazione zona di
DettagliINVERTITORE NMOS CON CARICO A SVUOTAMENTO
CAPITOLO 3 INVERTITORE NMOS CON CARICO A SVUOTAMENTO 3.1 Schema circuitale e tracciato del circuito La Figura 3.1 mostra lo schema elettrico di un invertitore realizzato in tecnologia NMOS con carico a
Dettagli