Out. Gnd. ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA Appello d esame del 27/10/2017

Transcript

1 Cognome Nome Mat. Data / / 1) La barriera di potenziale (tensione V0 di built-in) in un diodo dipende da... ( )a corrente applicata al diodo ( )b tensione applicata al diodo ( )c temperatura 2) In un transistore BJT npn la relazione Ie=Ic+Ib vale ( )a solo in polarizzazione attiva diretta ( )b solo in saturazione ( )c sempre 3) In un transistore NMOS ad arricchimento la corrente nel canale n dipende in modo lineare da VGS se ( )a VGS-Vth < 0 ( )b 0 < VDS < VGS-Vth ( )c 0 < VGS-Vth < VDS 4) Il circuito in figura. ( )a realizza la funzione = -Vs R1/R2 ( )b realizza la funzione = Vs (1+R2/R1) ( )c è un comparatore con isteresi pari a R1/(R1+R2) 5) Il circuito binario a lato ha. ( )a logica attiva alta con zero forte ( )b logica attiva bassa con zero forte ( )c logica attiva bassa con zero debole +V Out 1

2 Cognome Nome Mat. Data / / a) Commentare brevemente la caratteristica di funzionamento del diodo I = Io(e V/(n Vt) -1), la sua linearizzazione nel modello semplificato e calcolare la tensione ai capi di R2 nel circuito a lato (3 punti) +5V + - R1=1kΩ R2=2kΩ =1kΩ R4=1kΩ b) Discutere il circuito a lato nel caso di ipotesi di saturazione e nel caso di ipotesi di funzionamento lineare (2 punti) c) Si indichi la famiglia logica e la funzione logica del circuito a lato, illustrando R1 la funzione della resistenza (1 punto). R2 T2 ViA ViB ViA ViB R D2 2

3 SOLUZIONI 1) La barriera di potenziale (tensione V0 di built-in) in un diodo dipende da... ( )a corrente applicata al diodo ( )b tensione applicata al diodo (x)c temperatura 2) In un transistore BJT npn la relazione Ie=Ic+Ib vale ( )a solo in polarizzazione attiva diretta ( )b solo in saturazione (x)c sempre 3) In un transistore NMOS ad arricchimento la corrente nel canale n dipende in modo lineare da VGS se ( )a Vgs-Vth < 0 (x)b 0 < VDS < VGS-Vth ( )c 0 < VGS-Vth < VDS 4) Il circuito in figura. ( )a realizza la funzione = -Vs R1/R2 (x)b realizza la funzione = Vs (1+R2/R1) ( )c è un comparatore con isteresi pari a R1/(R1+R2) 5) Il circuito binario a lato ha. (x)a logica attiva alta con zero forte ( )b logica attiva bassa con zero forte ( )c logica attiva bassa con zero debole +V Out 3

4 SOLUZIONI a) Commentare brevemente la caratteristica di funzionamento del diodo I = Io(e V/(n Vt) -1), la sua linearizzazione nel modello semplificato e calcolare la tensione ai capi di R2 nel circuito a lato (3 punti) +5V + - R1=1kΩ R2=2kΩ =1kΩ R4=1kΩ Il diodo è un bipolo la cui corrente I= Io(e V/(n Vt) -1) può scorrere da anodo a catodo e non viceversa. Il valore della corrente è legato alla tensione di polarizzazione V dalla legge esponenziale indicata, dove Vt è una tensione che dipende dalla temperatura e che a circa 300 K vale 26mV, mentre n è una costante che per il silicio vale circa 2. La legge indica che per tensione V nulla la corrente è nulla, mentre per tensioni V<0 la corrente tende alla corrente inversa Io inferiore al ua; se invece si applica una tensione V superiore a 0,6V la corrente I diventa sensibilmente superiore a Io e si dice che il diodo conduce corrente nell ordine del ma per tensioni di circa 0,7V. Il modello risulta quindi semplificato in un generatore di tensione in serie ad una resistenza, portando quindi ad comportamento lineare a soglia: per V<0,7V allora I=0, per V>0,7V allora I=(V-0,7V)/Rd dove Rd è nell ordine della decina di Ohm. R2 risulta in parallelo alla serie di e R4, pertanto la resistenza equivalente vale 1k. Considerando che la caduta sul diodo in serie al generatore da 5V è equivalente ad un generatore da 4,3V e applicando la legge del partitore, si ottiene che la tensione ai capi di R2 è pari a 4,3V/2=2,15V b) Discutere il circuito a lato nel caso di ipotesi di saturazione e nel caso di ipotesi di funzionamento lineare (2 punti) 4

5 Ipotesi di saturazione: IDS = (k/2)(vgs-vth) 2 Il gate è connesso all alimentazione Vdd, quindi VGS=4V e di conseguenza IDS = (k/2)(vgs-vth) 2 = 1,125mA VDS = 4V- RD*IDS = 4-1,8 = 2,2V er verificare l ipotesi di saturazione si deve avere VDS > VGS-Vth -> 2,2V>(4-1)V NO Ipotesi di funzionamento lineare: IDS = k(vgs-vth)vds Il gate è connesso all alimentazione Vdd, quindi VGS=4V e di conseguenza IDS = 0,75VDS VDS = 4V- RD*IDS e mettendo a sistema con la relazione precedente si ha VDS = 4V- 1,2VDS da cui VDS = 1,8 e IDS = 1,35mA er verificare l ipotesi di funzionamento lineare si deve avere VDS < VGS-Vth -> 1,8V<(4-1)V OK c) Si indichi la famiglia logica e la funzione logica del circuito a lato, illustrando la funzione della resistenza (1 punto). R1 La famiglia è la DTL (Diode Transistor Logic) La funzione logica R2 è la porta NAND con ingressi ViA e ViB e uscita. T2 La resistenza ViA serve a scaricare velocemente le cariche immagazzinate nella base di nella commutazione ViB dell uscita da 0 a 1; altrimenti tali cariche si scaricherebbero con la velocità imposta dalla corrente inversa del diodo. ViA ViB R D2 5