Tecniche di Layout. Lucidi del Corso di Microelettronica. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica
|
|
- Gloria Cecchini
- 5 anni fa
- Visualizzazioni
Transcript
1 Tecniche di Layout Lucidi del Corso di Microelettronica Modulo 2 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
2 Layout Il Layout è una rappresentazione simbolica che fornisce una indicazione della sequenza di maschere da utilizzare nella realizzazione dell integrato. Ogni maschera è associata ad un colore (simbolico) che rappresenta un particolare strato di materiale (layer) Per ottenere la realizzazione di un determinato dispositivo e necessario utilizzare un determinato insieme di layer (quindi maschere) opportunamente disposti L insieme dei layer disponibili è detto palette Palette Metal1 Metal2 Poly Nplus Pplus Contact N Well 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 2
3 Dispositivi I dispositivi a disposizione di un progettista analogico in un processo CMOS sono 4 ai quali si aggiunge 1 dispositivo parassita MOS RESISTORI CAPACITORI DIODI BJT (parassiti) Per ognuno di questi dispositivi vedremo i layout caratteristici e le relative regole di buon progetto. 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 3
4 Tecniche di Layout: MOS Contatto Un MOS è generato da qualunque intersezione fra poly e zona attiva (Nplus o Pplus) Il poly separa source da drain Wm Lm I 3 terminali (S,D,G) hanno bisogno di un contatto per essere interconnessi con altri dispositivi W e L sono determinate dalle dimensioni delle maschere 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 4
5 Dimensioni Efficaci In un processo reale i dispositivi realizzati differiscono sempre da quelli progettati E perciò necessario tener conto del fatto che le dimensioni effettive (efficaci) dei MOS sono diverse da quelle disegnate tramite le maschere Se Wm e Lm sono le dimensioni date alle maschere, le dimensioni effettive del MOS saranno: W=Wm- W L=Lm- L Tipicamente i fattori correttivi sono delle costanti e non scalano con le dimensioni quindi il loro impatto è maggiore sui MOS piccoli che su quelli grandi 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 5
6 Dimensioni Efficaci Una delle cause del problema è l overetching: t l ossido viene in parte consumato al di sotto del gate rendendolo effettivamente più corto di quanto disegnato La presenza dei fieldimplants causa il restringimento del canale e la conseguente diminuzione della W 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 6
7 Tecniche di Layout: MOS R C = 2.5 Ω C DRAIN Ogni contatto introduce una resistenza finita che si dispone in serie fra il source (drain) vero e proprio ed il terminale del MOS. Alle diffusioni di source e drain è associata una capacità parassita proporzionale all area ed al perimetro della diffusione stessa: C=C J A+C JSW P (Dove per il perimetro non si conta il lato contiguo al gate) 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 7
8 Tecniche di Layout: PMOS Contatto di body Il PMOS è realizzato all interno della Well Per contattare la well si utilizza un contatto tt ohmico (nplus) Metal NWell 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 8
9 Tecniche di Layout: MOS Per realizzare un MOS molto largo si disporranno contatti su tutta la larghezza del dispositivo in modo da minimizzare la resistenza di source (drain) mettendo tutte le resistenze dei singoli contatti in parallelo. Questo ha come effetto collaterale l un leggero aumento della capacità parassita associata a source e drain. Nel caso in cui la capacità introdotta sia più critica rispetto alla resistenza si opterà per la soluzione con un solo contatto (maggiore resistenza) ma un area complessiva minore (minore capacità) 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 9
10 S G Tecniche di Layout: MOS D Per chiarezza si sono disegnati in giallo i contatti appartenenti al source ed in bianco quelli appartenenti al drain anche se ovviamente tutti i contatti sono uguali nel layout. Per realizzare transistor molto larghi in poco spazio si usano strutture a serpentina. Per ridurre al minimo la resistenza di drain e source è necessario aumentare il numero di contatti. S G D 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 10
11 Tecniche di Layout: MOS Anche per un transistor molto lungo si usano strutture a serpentina. In pratica il transistor si ottiene come serie di N transistor più corti. La lunghezza finale sarà NL. N Per passare da un lato della serpentina all altro si usa il metal1 L 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 11
12 Tecniche di Layout: Resistori R=R0*L Con L lunghezza totale del dispositivo (di larghezza unitaria) In tecnologia CMOS esistono vari generi di resistori. Si può realizzare un resistore utilizzando uno speciale layer chiamato HiPo (High resistive polysilicon), oppure utilizzando le normali diffusioni (una diffusione n o p hanno entrambe una resistenza finita). Quando i valori di resistenza devono essere alti (quindi strutture lunghe) si usano forme a serpentina. Le curve introducono delle incertezze nel valore esatto di resistenza e si possono sostituire i connessioni a bassa resistenza (connessioni con metal). 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 12
13 Tecniche di Layout: Resistori Per isolare il resistore dal rumore del substrato si mette sotto una diffusione n+ (la well tipicamente) contattata a massa. La resistenza è proporzionale al numero di quadrati (squares): R=R N La resistività ità del HiPo è molto alta (R = 1kΩ) La resistività della diffusione pplus è molto bassa (R =70Ω) 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 13
14 Tecniche di Layout: Capacitori I capacitori, in genere, sono ottenuti da sandwich di poly1 e poly2 (due layer di polisilicio posti a distanza di qualche decina di nanometri con SiO 2 nel mezzo). Il valore del capacitore dipende dall area e anche dal perimetro. C=C A *A + C P *P Dove A e P sono area e perimetro del capacitore Sezione 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 14
15 Tecniche di Layout: Diodi Si possono ottenere diodi sfruttando le giunzione np realizzabili Diodo di Well (layout) Diodo di Well (sezione) NWell Contatto ohmico (n+) p-si n-si Il diodo realizzato per mezzo della well è dato dalla giunzione n-p fra well stessa e substrato p (a profondità maggiore) 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 15
16 Tecniche di Layout: Diodi Diodo di diffusione (layout) Diodo di diffusione (sezione) n+ p-si Il diodo realizzato per mezzo della diffusione è dato dalla giunzione n-p fra diffusione e substrato p (a profondità minore) 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 16
17 Tecniche di Layout: BJT Si possono ottenere BJT sfruttando dispositivi parassiti BJT Laterale N well Sezione B C E G p-si p+ p+ p+ n-si Non sono indicati i contatti. Il terminale G è a VDD (quindi il MOS che gli corrisponde è spento). Il BJT ha come emettitore e collettore le due diffusioni p separate dal poly e come base la nwell (BJT pnp). 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 17
18 Tecniche di Layout: BJT BJT Verticale e Sezione NWell E n-si B p-si C p+ Non sono indicati i contatti. Il BJT ha come emettitore la diffusione p+,, come base la nwell e come collettore il substrato (BJT pnp). Entrambi questi BJT (laterale e verticale) sono di scarsa qualità (basso guadagno di corrente) 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 18
19 Design Rules Nel realizzare il layout di un circuito integrato bisogna rispettare le Design Rules (Regole di Progetto), ossia le regole che determinano il modo corretto per il disegno delle varie maschere Alcune di queste regole riguardano: Distanze minime fra rettangoli dello stesso layer Dimensioni minime di rettangoli di determinati layer Distanze minime fra rettangoli di layer diversi Minima sovrapposizione di layer differenti 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 19
20 Design Rules In teoria le Design Rules andrebbero espresse in funzione di un parametro fisso del processo, ossia λ (pari alla metà della minima lunghezza di gate realizzabile, quindi 0.25um nel caso di un processo 0.5um) Le lambda-rules hanno il pregio di non variare allo scalare del processo (tuttett le regole vengono moltiplicate per un fattore costante) In realtà molte fonderie esprimono le Design Rules direttamente in micron perché non è possibile mantenere veramente costanti, allo scalare delle dimensioni minime del processo, le varie regole riguardanti tutti i layer 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 20
21 Maschera disegnata Xm Design Rules Maschera realizzata (errore massimo) λ λ Le Design Rules nascono dall esigenza di garantire che il dispositivo realizzato funzioni correttamente nonostante gli errori inevitabili nel processo di litografia. Nelle lambda-rules il parametro λ rappresenta il massimo errore commesso nella realizzazione della maschera: Xm =Xm ± λ 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 21
22 Esempio di Design Rules 2 λ 2 λ 2λ La minima lunghezza di gate è 2λ altrimenti, con un errore di λ da entrambi i lati in direzioni λ opposte il gate scomparirebbe La minima distanza fra contatto e poly è 2λ altrimenti, con un errore 2 λ λ di λ in direzioni opposte delle due maschere il source ed il gate sarebbero cortocircuitati 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 22
23 Esempio di Design Rules Errori dovuti al mancato rispetto delle design rules: Il gate ed il source sono cortocircuitati perché il contatto tocca il poly Un contatto sparisce perché il disallineamento delle maschere è superiore alla sua dimensione Drain e source sono cortocircuitati perché il poly è troppo corto 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 23
24 Esempi di Design Rules Esempi di Design Rules (lambda-rules) Metal1, minima larghezza: 3λ Metal1, minima distanza: 3λ Metal1, minimo i overlap con contatto: tt 1λ Esempio di Design Rules in un processo commerciale (Tecnologia AMI 0.35um) Metal1, minima larghezza: 0.5 um Metal1, minima distanza: 0.6 um Metal1, minimo overlap con contatto: 0.15 um 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 24
25 Tecniche di Layout Analogico Realizzare il layout di un circuito analogico implica delle specifiche leggermente differenti da quelle richieste per un layout digitale. Nel caso digitale gli obiettivi sono due: Minimizzazione dell area (massima integrazione) Minimizzazione delle capacità parassite (massima frequenza funzionamento) Questi due obiettivi sono ovviamente perseguiti anche nella realizzazione del layout di un circuito analogico ma se ne aggiunge uno molto importante che è spesso in contraddizione con gli altri due: Massimizzazione della precisione Infatti, nel caso digitale, it la precisione i con cui vengono realizzati i parametri dei transistor non è fondamentale: il principio stesso di elaborazione digitale sopperisce alle eventuali imperfezioni dei dispositivi (il concetto di soglia logica, la rigenerazione del segnale attraverso le porte logiche). Viceversa un circuito analogico è fortemente influenzati dai parametri di processo (spessore dell ossido, tensione di soglia, mobilità dei portatori) e geometrici (W e L dei MOS) e quindi dalle loro fluttuazioni statistiche. 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 25
26 Dispositivi: Precisione Un parametro fondamentale per giudicare un dispositivo realizzato è la precisione. Esistono due misure della precisione: le precisione assoluta e quella relativa. In microelettronica si hanno precisioni assolute molto basse (con errori dell ordine del 30%) mentre si riesce ad avere precisioni relative molto maggiori (errori relativi dell ordine del 1% o addirittura 0.1%). Per questo motivo si cerca sempre di evitare di far dipendere il funzionamento di un circuito da parametri assoluti (il valore esatto di una resistenza o di una capacità) ma piuttosto da valori relativi (il rapporto fra due resistori o capacitori, il rapporto fra gli aspect ratio di due MOS). Esempio: si vogliono realizzare due resistori i di valore R1=R2=10kΩ. R2 10kΩ Dopo la realizzazione si verifica che i valori effettivi di resistenza sono R1 eff =12.47kΩ e R2 eff =12.34kΩ. L errore nel valore assoluto di questi resistori è elevato (E1=24.7%, E2=23.4%) ma l errore nel loro rapporto è molto minore (R1/R2=1 ma R1 eff /R2 eff = con errore Er=1%). 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 26
27 Fluttuazioni Statistiche Le ragioni di questi elevati errori nei parametri dei dispositivi risiedono nelle fluttuazioni statistiche dei parametri di processo (spessore ossido, tensione di soglia, mobilità portatori) e nei parametri geometrici (differenza fra misure nel layout e misure effettive dei dispositivi). C è un elevata diversità fra i parametri di due dispositivi realizzati sullo stesso wafer di silicio ma in posizioniioni differenti, su wafer differenti ma nello stesso run, o addirittura in run differenti. Quello che è invece possibile controllare è che due dispositivi realizzati nella stessa zona del wafer, simili fra loro e disegnati con opportune tecniche di layout abbiano i parametri di processo uguali fra loro (matching). Esempio: Fluttuazione statistica dello spessore dell ossido (che influenza la Vth e la Cox di un MOS) 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 27
28 Fluttuazioni Statistiche Le fluttuazioni statistiche (scorrelate) di un qualsiasi parametro di processo possono dipendere dall area del dispositivo, dal suo perimetro o da entrambi; a seconda del tipo di fenomeno che porta all imprecisione imprecisione. In generale, la varianza di un parametro diminuisce all aumentare dell area del dispositivo ed all aumentare del suo perimetro. Questo perché più il dispositivo è grande più si mediano gli effetti indesiderati. Questo significa che, in analogico, la dimensione minima è indesiderata: lo scaling dei processi ha utilità solo per i circuiti digitali. Raramente in analogico si useranno dispositivi con dimensioni inferiori al micron. In generale, qualsiasi i parametro di un dispositivo, iti ha una variazione inversamente proporzionale alla sua dimensione: σ σ = σ 0 A 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 28
29 Tecniche di Layout: Matching Si è detto che pur essendo difficile riuscire ad avere buone precisione sui valori assoluti dei parametri dei dispositivi (ad esempio R del resistore, C della capacità, W/L del MOS) è possibile avere buone precisione sui rapporti di tali quantità (R1/R2, C1/C2, (W/L) 1 /(W/L) 2 ). Questo è vero se si rispettano una serie di regole di layout che sono in parte empiriche (o meglio ragionevoli) e in parte nascono da considerazioni legate al processo CMOS. La più importante regola riguardante il matching dice che due dispositivi che devono essere matched (simili) e stare in un rapporto K devono essere realizzati a partire da uno stesso dispositivo elementare di riferimento (multipli di quell elemento). Ad esempio, due MOS i cui W/L devono avere un rapporto pari a K saranno realizzati mettendo N MOS elementari in parallelo per il primo e M in parallelo per il secondo in modo che K=N/M 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 29
30 Matching: Stessa Forma e Dimensione C1= Cref Per fare in modo di avere sempre dispositivi con la stessa forma e dimensioni userò dispositivi di riferimento e li metterò in serie o in parallelo. Esempio: due capacitori in rapporto 2:1 vengono realizzati con 3 capacitori identici, due dei quali sono connessi in parallelo. C2 = 2 Cref Due transistor con (W/L) 1 =2(W/L) 2 vengono realizzati mettendo due transistor identici in parallelo per realizzare M1 oppure due in serie per realizzare M2 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 30
31 Matching: Stessa Forma e Dimensione Dispositivi matched devono, possibilmente, avere la stessa forma (i perimetri influenzano i valori dei parametri) e la stessa dimensione (non minima). SI! NO! Anche se nel secondo caso i due MOS hanno lo stesso W/L hanno forma diversa e gli errori sulle maschere avranno influenza diversa nei due dispositivi diminuendo il loro matching. Stesso discorso vale per capacitori e resistori. 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 31
32 Matching: Stessa Forma e Dimensione Due MOS con lo stesso W/L ma con diverse W e L infatti sono meno simili di due MOS con stessa W e L per via delle dimensioni efficaci. Infatti: (W/L) eff1 =(W1- W) / (L1- L) (W/L) eff2 =(W2- W )/(L2- L) (W/L) eff1 Questo perché W e L sono uguali in entrambi i casi, cambiando però W1, W2, L1 e L2 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 32
33 Matching: Minima Distanza Per ridurre le fluttuazioni statistiche fra un dispositivo e l altro laltro, oggetti che devono essere matched devono essere molto vicini sul die, in modo che localmente i parametri di processo siano gli stessi. NO! SI! Ovviamente nel secondo caso sarà più complicato fare il routing (devo distribuire le uscite di ogni MOS anzi che il solo gate). 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 33
34 Matching: Strutture Common Centroid Common Centroid Metà di D1 Metà di D2 Metà di D2 Metà di D1 Per massimizzare il matching si cerca il massimo grado di simmetria possibile. Questo compensa le situazioni in cui un certo parametro ha dei gradienti costanti ti in una particolare direzione. 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 34
35 Matching: Strutture Interdigitate Per massimizzare il matching si ricorre a strutture interdigitate in cui i due dispositivi (M1 e M2) da matchare sono realizzati come multipli di uno stesso dispositivo messi in parallelo. I vari pezzi che compongono M1 e M2 vengono però mescolati fra di loro realizzando strutture a pettine (interdigitate) in modo da mediare fra tutti i fenomeni D1 D2 D1 D2 D1 D2 M1 = 3 Mref M2 = 3 Mref S1 S2 S1 S2 S1 S2 Gli S1, gli S2, i D1 e i D2 sono poi connessi fra loro per mezzo di piste di metal (non mostrate in figura) 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 35
36 Matching: Strutture Interdigitate M1 M1 M1 M1 M1 M1 M2 M2 M2 M2 M2 M2 Due MOS interdigitati ciascuno con molteplicità 8 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 36
37 Matching: Stessa Orientazione Per evitare problemi legati a passi di processo NON isotropici, stress del silicio dovuto al packaging si fa in modo che la corrente nei MOS che devono essere matched scorra nello stesso verso. NO! SI! 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 37
38 Matching: Stesso Surrounding Due dispositivi matched devono avere la stessa situazione al contorno. Si fa quindi usato di dispositivi dummy (fantoccio) che ricreano lo stesso contorno di un per i dispositivi periferici. I dispositivi dummy non si dovrebbero dummy D1 D2 D3 D4 dummy lasciare scollegati (floating) ma connettere ad una tensione di riferimento (tipicamente la dummy S1 S2 S3 S4 dummy massa). 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 38
39 Matching: Stessa Temperatura La temperatura influenza fortemente i parametri di un dispositivo. Se nel chip ci sono fonti di calore (circuiti che dissipano molta potenza e quindi scaldano) due dispositivi che devono essere simili (matched) devono essere alla stessa distanza. Linee isoterme Dispositivi matched Sorgente di calore 04 Marzo 2009 UE - Tecniche di layout Massimo Barbaro 39
Progettazione Analogica e Blocchi Base
Progettazione Analogica e Blocchi Base Lucidi del Corso di Circuiti Integrati Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Blocchi base
DettagliCircuiti per l Elaborazione del Segnale: Capacità Commutate
Circuiti per l Elaborazione del Segnale: Capacità Commutate Lucidi del Corso di Microelettronica Parte 6 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica
DettagliProgettazione Analogica e Blocchi Base
Progettazione Analogica e Blocchi Base Lucidi del Corso di Microelettronica Modulo 3 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Flusso
DettagliCorso di Circuiti Integrati Anno Accademico 2018/2019
Università degli Studi di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica EOLAB - Laboratorio di Microelettronica Corso di Circuiti Integrati Anno Accademico 2018/2019 ESERCITAZIONE 1 Dato
DettagliConvertitori Digitale-Analogico
Convertitori Digitale-Analogico Lucidi del Corso di Microelettronica Parte 7 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Convertitori D/A
Dettagliseparazione dei wafer processo di integrazione CMOS singola fetta testing su fetta inserimento nel package
lingotto separazione dei wafer processo di integrazione CMOS singola fetta fette lavorate testing su fetta separazione dei dice inserimento nel package VENDITA testing sul dispositivo finito Figura 1.
DettagliElettronica dei Sistemi Digitali Le porte logiche CMOS
Elettronica dei Sistemi Digitali Le porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/
DettagliDE e DTE: PROVA SCRITTA DEL 5 febbraio ESERCIZIO 1 (DTE) 1) Descrivere i processi e disegnare le maschere necessarie alla realizzazione
DE e DTE: PROVA SCRITTA DEL 5 febbraio 011 ESERCIZIO 1 (DTE) 1) Descrivere i processi e disegnare le maschere necessarie alla realizzazione del dispositivo di cui nella figura è mostrata la sezione; la
Dettagli(HIGH) 0 (LOW) Porte logiche. Porte Logiche. L inverter. Rappresentazione dei segnali
Porte logiche Porte Logiche Lucidi del Corso di Elettronica Digitale Modulo 2 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Una porta logica
DettagliStruttura del condensatore MOS
Struttura del condensatore MOS Primo elettrodo - Gate: realizzato con materiali a bassa resistività come metallo o silicio policristallino Secondo elettrodo - Substrato o Body: semiconduttore di tipo n
DettagliElettronica dei Sistemi Digitali Calcolo degli elementi parassiti in tecnologia CMOS
Elettronica dei Sistemi Digitali Calcolo degli elementi parassiti in tecnologia CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it
DettagliDE e DTE: PROVA SCRITTA DEL 7 Gennaio 2013
DE e DTE: PROVA SCRITTA DEL 7 Gennaio 013 ESERCIZIO 1 (DE,DTE) Un condensatore MOS è realizzato su substrato p, N A = 10 16 cm 3, t ox = 50 nm. A metà dell ossido (a t ox /) viene introdotto uno strato
Dettagli(HIGH) 0 (LOW) Porte logiche. Porte Logiche. L inverter. Rappresentazione dei segnali
Porte logiche Porte Logiche Lucidi del Corso di Elettronica Digitale Modulo 2 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Una porta logica
DettagliConvertitori D/A. Convertitori Digitale-Analogico. D/A: Misura Prestazioni. D/A Ideale. Caratteristica. Lucidi del Corso di Microelettronica Parte 7
Convertitori D/A Un convertitore D/A prende in ingresso un numero digitale (rappresentato da una stringa di 1 e 0) e lo converte in un valore analogico (tipicamente una tensione) proporzionale tramite
DettagliDispositivi e Tecnologie Elettroniche. Esercitazione Transistore MOS
Dispositivi e Tecnologie Elettroniche Esercitazione Transistore MOS Esercizio 1: testo Si consideri un sistema MOS costituito da un substrato di Si con drogaggio N A = 10 16 cm 3, uno strato di ossido
DettagliElettronica dei Sistemi Digitali LA
Elettronica dei Sistemi Digitali LA Università di Bologna, sede di Cesena Processi microelettronici A.a. 2004-2005 Tecniche Litografiche per la Fabbricazione di Circuiti Integrati - Etching Il fotoresist
DettagliTel: Laboratorio Micro (Ex Aula 3.2) Ricevimento: Giovedì
DEIS University of Bologna Italy Progetto di circuiti analogici L-A Luca De Marchi Email: l.demarchi@unibo.it Tel: 051 20 93777 Laboratorio Micro (Ex Aula 3.2) Ricevimento: Giovedì 15.00-17.00 DEIS University
DettagliTransistori MOS. Ing. Ivan Blunno 21 aprile 2005
Transistori MOS Ing. Ivan Blunno 1 aprile 005 1 Introduzione In questa dispensa verranno presentati i transistor MOS (Metal Oxide Semiconductor) di tipo N e P dal punto di vista del loro funzionamento
DettagliProcesso CMOS. Lucidi del Corso di Circuiti Integrati Modulo 1A
Processo CMOS Lucidi del Corso di Circuiti Integrati Modulo 1A Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Transistor MOS Università di
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 25 Luglio 2018
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 25 Luglio 2018 ESERCIZIO 1 Nel circuito in gura, il diodo p + n a destra è a base lunga con N D = 10 16 cm 3, S = 10 cm 2. Il diodo p + n a sinistra ha N D
DettagliElettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS
Elettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS Valentino Liberali Dipartimento di Fisica Università degli Studi di Milano valentino.liberali@unimi.it Elettronica
DettagliElettromagnetismo e circuiti
Elettromagnetismo e circuiti Corso tenuto da: Alessandro D Uffizi Massimiliano Bazzi Andrea Gennusa Emanuele Appolloni Francesco Rigoli Leonardo Marrone Lorenzo Di Bella Matteo Stirpe Stefano Mantini Verdiana
DettagliMOS a canale N a Svuotamento La tensione di soglia V T di un MOS può variare fra (1-5) volt, il valore dipende da:
MOS a canale N a Svuotamento La tensione di soglia V T di un MOS può variare fra (1-5) volt, il valore dipende da: - cariche positive presenti nell'ossido - presenza di stati superficiali nell'interfaccia
DettagliIL MOSFET.
IL MOSFET Il MOSFET è certamente il più comune transistor a effetto di campo sia nei circuiti digitali che in quelli analogici. Il MOSFET è composto da un substrato di materiale semiconduttore di tipo
DettagliElettronica I Porte logiche CMOS
Elettronica I Porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/ liberali Elettronica
DettagliPorte logiche in tecnologia CMOS
Porte logiche in tecnologia CMOS Transistore MOS = sovrapposizione di strati di materiale con proprietà elettriche diverse tra loro (conduttore, isolante, semiconduttore) organizzati in strutture particolari.
DettagliIndice. 1. Fisica dei semiconduttori La giunzione pn...49
i Indice 1. Fisica dei semiconduttori...1 1.1 La carica elettrica...1 1.2 Tensione...2 1.3 Corrente...5 1.4 Legge di Ohm...6 1.5 Isolanti e conduttori...12 1.6 Semiconduttori...15 1.7 Elettroni nei semiconduttori...18
DettagliMOSFET o semplicemente MOS
MOSFET o semplicemente MOS Sono dei transistor e come tali si possono usare come dispositivi amplificatori e come interruttori (switch), proprio come i BJT. Rispetto ai BJT hanno però i seguenti vantaggi:
DettagliTecnologia CMOS. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica
Tecnologia CMOS Lucidi del Corso di Elettronica Digitale Modulo 3 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Transistor MOS IltransistorMOSèundispositivoa4terminali(drain,gate,source,body
Dettagli4 STRUTTURE CMOS. 4.1 I componenti CMOS
4.1 4 STRUTTURE CMOS 4.1 I componenti CMOS Un componente MOS (Metal-Oxide-Silicon) transistor è realizzato sovrapponendo vari strati di materiale conduttore, isolante, semiconduttore su un cristallo di
DettagliIl transistore bipolare a giunzione (BJT)
Il transistore bipolare a giunzione (BJT) Il funzionamento da transistore, cioè l'interazione fra le due giunzioni pn connesse back to back, è dovuto allo spessore ridotto dell'area di base (tipicamente
DettagliAppendice A. A.1 Amplificatore con transistor bjt
Appendice A A.1 Amplificatore con transistor bjt Il circuito in fig. A.1 è un esempio di amplificatore a più stadi. Si utilizza una coppia differenziale di ingresso (T 1, T 2 ) con un circuito current
DettagliEsperimenti con i semiconduttori: caratteristica corrente-tensione di una batteria solare in funzione dell irraggiamento. Fondamenti teorici
Esperimenti con i semiconduttori: caratteristica corrente-tensione di una batteria solare in funzione dell irraggiamento Fondamenti teorici Una cella solare è un fotodiodo con struttura appositamente disegnata
DettagliFondamenti di Elettronica, Sez.3
Fondamenti di Elettronica, Sez.3 Alessandra Flammini alessandra.flammini@unibs.it Ufficio 24 Dip. Ingegneria dell Informazione 030-3715627 Lunedì 16:30-18:30 Fondamenti di elettronica, A. Flammini, AA2018-2019
DettagliInformatica di Base - 6 c.f.u.
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica di Base - 6 c.f.u. Anno Accademico 2007/2008 Docente: ing. Salvatore Sorce Logica booleana e circuiti logici Perchè
DettagliDispositivi e Tecnologie Elettroniche. Il transistore MOS
Dispositivi e Tecnologie Elettroniche Il transistore MOS Il transistore MOS La struttura MOS a due terminali vista può venire utilizzata per costruire un condensatore integrato È la struttura base del
DettagliIl comportamento di un amplificatore ideale, ad esempio di tensione, è descritto dalla relazione lineare V out = A V in (3.1)
Capitolo 3 Amplificazione 3.1 Circuiti attivi Gli elementi circuitali considerati sino ad ora, sia lineari (resistenze, capacità, induttanze e generatori indipendenti), sia non lineari (diodi), sono detti
DettagliComponenti in corrente continua
Ogni componente reale utilizzato in un circuito è la realizzazione approssimata di un elemento circuitale ideale. Nello studio dei sistemi in cc gli elementi più importanti sono : esistore Generatori campione
DettagliDE e DTE: PROVA SCRITTA DEL 4 Giugno 2012
DE e DTE: PROA SCRITTA DEL 4 Giugno 2012 ESERCIZIO 1 (DE,DTE) Una giunzione pn (N A = N D = 10 16 cm 3, τ n = τ p = 10 6 s, µ n = 1000 cm 2 /s, µ p = 450 cm 2 /s, S = 1 mm 2 ) è polarizzata con = 0.5.
DettagliOut. Gnd. ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA Appello d esame del 27/10/2017
Cognome Nome Mat. Data / / 1) La barriera di potenziale (tensione V0 di built-in) in un diodo dipende da... ( )a corrente applicata al diodo ( )b tensione applicata al diodo ( )c temperatura 2) In un transistore
DettagliTesi di Laurea. Impiego dell Arseniuro di Gallio nelle moderne tecnologie ULSI
Università degli Studi di Padova Facoltà di Ingegneria Corso di Laurea in Ingegneria Elettronica Impiego dell Arseniuro di Gallio nelle moderne tecnologie ULSI Relatore: Prof. Andrea Cester 25 Novembre
DettagliCENNI SU ALCUNI DISPOSITIVI ELETTRONICI A STATO SOLIDO
1 CENNI SU ALCUNI DISPOSITIVI ELETTRONICI A STATO SOLIDO Il diodo come raddrizzatore Un semiconduttore contenente una giunzione p-n, come elemento di un circuito elettronico si chiama diodo e viene indicato
DettagliDispositivi unipolari Il contatto metallo-semiconduttore Il transistor JFET Il transistor MESFET Il diodo MOS Il transistor MOSFET
Dispositivi unipolari Il contatto metallo-semiconduttore Il transistor JFET Il transistor MESFET Il diodo MOS Il transistor MOSFET 1 Contatti metallo semiconduttore (1) La deposizione di uno strato metallico
DettagliTecniche di Progettazione Digitale Richiami all algebra di Boole; domini di rappresentazione p. 2
Tecniche di Progettazione Digitale Richiami all algebra di Boole; domini di rappresentazione Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it
DettagliJ e:gi UNZI ONEBASEEMETTI TORE J c:gi UNZI ONEBASECOLLETTORE IL TRANSISTOR AD EFFETTO DI CAMPO A GIUNZIONE, j FET (Shockley, 1951) E un componente che ha una sola giunzione p n. Geometria didattica
DettagliInverter CMOS. Inverter CMOS
Inverter CMOS Lucidi del Corso di Elettronica Digitale Modulo 3 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Inverter CMOS PMOS V Tensione
DettagliRELAZIONE DI TELECOMUNICAZIONI ITIS Vobarno Titolo: I Transistor
RLAZION DI TLCOMUNICAZIONI ITIS Vobarno Titolo: I Transistor Nome: Samuele Sandrini 4AT 05/10/14 Un transistor a giunzione bipolare (BJT Bipolar Junction Transistor) è formato da tre zone di semiconduttore
DettagliCircuiti Integrati : Regolatore di tensione lineare
Circuiti Integrati : Regolatore di tensione lineare Regolatore di tensione lineare In generale i circuiti ed i sistemi elettronici per funzionare correttamente devono essere alimentati con una determinata
DettagliAntenne a microstriscia per applicazioni wireless
Antenne a microstriscia per applicazioni wireless Annamaria Cucinotta annamaria.cucinotta@unipr.it http://www.tlc.unipr.it/cucinotta 1 Comunicazioni wireless Nell ambito delle comunicazioni wireless è
DettagliApprofondimenti a Arduino da zero a maker
Approfondimenti a Arduino da zero a maker FM 1 Partitore di tensione Il partitore di tensione è un circuito formato da due o più resistenze poste in serie 1, anche se per semplicità considereremo il caso
DettagliGeneratori di tensione
Generatori di tensione Laboratorio di Elettronica B Anno accademico 2007-2008 In molte applicazioni analogiche, specialmente per i processi di conversione D/A e A/D, è necessario disporre di tensioni di
DettagliEsercitazione III Simulazione PSpice dell invertitore CMOS
Esercitazione III Simulazione PSpice dell invertitore CMOS Come è noto, nei circuiti CMOS vengono utilizzati sia dispositivi a canale N sia dispositivi a canale P. La principale differenza fra i due tipi
DettagliConduttori, Isolanti e Semiconduttori
Conduttori, Isolanti e Semiconduttori I materiali si possono classificare in base al loro comportamento elettrico in: CONDUTTORI: presenza di cariche elettriche mobili che possono spostarsi sotto l azione
DettagliAmplificatori elementari con carico attivo MOSFET E connesso a diodo
Amplificatori elementari con carico attio MOSFET E connesso a diodo i ( ) = K g = µ C W L I V t m n OX G. Martines MOSFET DE connesso a diodo GS = 0, il transistore può funzionare in regione di triodo
Dettagli9.Generatori di tensione
9.Generatori di tensione In molte applicazioni analogiche, specialmente per i processi di conversione D/A e A/D, è necessario disporre di tensioni di riferimento precise. Mostriamo alcuni metodi per ottenere
DettagliEsercizio 1.3 Il percorso con maggiore tempo di propagazione è quello del segnale A
Copyright 006 he McGraw-Hill Companies srl SOLUZIONI DI ESERCIZI - Elettronica Digitale III ed. Capitolo Esercizio. V OH 5 V, V OL 0.5 V; NM H V OH - V IH V; NM L V IH - V IL.5 V. Esercizio.3 Il percorso
DettagliNote sul layout. di circuiti CMOS
Note sul layout di circuiti CMOS S. Salvatori - Microelettronica marzo 2017 (16 di 85) Nelle prossime slide vedremo qualche esempio di layout di dispotivi CMOS. Un layout è in pratica la rappresentazione
DettagliCurva caratteristica del transistor
Curva caratteristica del transistor 1 AMPLIFICATORI Si dice amplificatore un circuito in grado di aumentare l'ampiezza del segnale di ingresso. Un buon amplificatore deve essere lineare, nel senso che
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 13 Giugno 2018
POVA SCITTA di DISPOSITIVI ELETTONICI del 13 Giugno 2018 ESECIZIO 1 In gura è rappresentato un circuito, basato su un transistore bipolare n + pn +, = 2 kω. Per il transistore abbiamo N Abase = 10 16 cm
DettagliEsperienza n 7: CARATTERISTICHE del TRANSISTOR BJT
Laboratorio IV sperienza n 7: CARATTRISTICH del TRANSISTOR BJT 1 sperienza n 7: CARATTRISTICH del TRANSISTOR BJT Caratteristica del transistor bipolare Il transistor bipolare è uno dei principali dispositivi
DettagliCapitolo IV. Transistori ad effetto di campo
Capitolo IV Transistori ad effetto di campo In questo capitolo si tratteranno i transistori ad effetto di campo (FET). Come nel caso dei BJT la tensione tra due terminali del FET controlla la corrente
DettagliLaboratorio II, modulo Elettronica digitale (2 a parte) (cfr.
Laboratorio II, modulo 2 2016-2017 Elettronica digitale (2 a parte) (cfr. http://physics.ucsd.edu/~tmurphy/phys121/phys121.html) Esempio (reale) di comparatore + V V in + R V out V ref - V out V ref V
DettagliI dispositivi per l elettronica di potenza
Capitolo 1 I dispositivi per l elettronica di potenza 1.1 Introduzione - parametri caratteristici dei dispositivi di potenza I dispositivi più importanti per l elettronica di potenza sono senza dubbio
DettagliLogica cablata (wired logic)
Logica cablata (wired logic) Cosa succede quando si collegano in parallelo le uscite di più porte appartenenti alla stessa famiglia logica? Si realizza una ulteriore funzione logica tra le uscite Le porte
Dettaglislides per cortesia di Prof. B. Bertucci
slides per cortesia di Prof. B. Bertucci Giunzione p-n in equilibrio: Densità di portatori maggiori maggioritari/ minoritari dai due lati della giunzione (lontano dalla zona di contatto): Nella zona di
DettagliCapitolo IX. Convertitori di dati
Capitolo IX Convertitori di dati 9.1 Introduzione I convertitori di dati sono circuiti analogici integrati di grande importanza. L elaborazione digitale dei segnali è alternativa a quella analogica e presenta
DettagliMemorie a semiconduttore e tecnologia
Memorie a semiconduttore e tecnologia Memorie a semiconduttore e tecnologia Architettura di una memoria Memorie non volatili Memorie a scrittura e lettura Tecnologia dei semiconduttori Processi di base
DettagliI fototransistor sono transistor incapsulati in contenitori provvisti di una lente, in plastica o in vetro trasparente, che permette alla radiazione
I fototransistor sono transistor incapsulati in contenitori provvisti di una lente, in plastica o in vetro trasparente, che permette alla radiazione incidente di agire sulla giunzione collettore-base come
DettagliBipolar Junction Transistors
Bipolar Junction Transistors Struttura di un BJT ideale I C I E Collector (N) Base (P) Emitter (N) I B V BE V CE I E Emitter (P) Base (N) Collector (P) I B V EB V EC I C sandwich NPN o PNP la Base è molto
Dettagli6. Amplificatori di potenza
6.1 Amplificatori switching 6. Amplificatori di potenza Lo studio degli amplificatori in classe A (capitolo 4) ha mostrato come ci sia una relazione lineare fra l ampiezza del segnale d ingresso e quello
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 15 Febbraio ESERCIZIO 1 Una giunzione pn è caratterizzata da N A = cm 3, N D = cm 3,
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 15 Febbraio 2017 ESERCIZIO 1 Una giunzione pn è caratterizzata da N A = 5 10 15 cm 3, N D = 10 16 cm 3, µ n = 0.10 m 2 /Vs, µ p = 0.04 m 2 /Vs, τ n = τ p =
DettagliFondamenti di Elettronica, Sez.1
Fondamenti di Elettronica, Sez.1 Alessandra Flammini alessandra.flammini@unibs.it Ufficio 24 Dip. Ingegneria dell Informazione 030-3715627 Lunedì 16:30-18:30 Fondamenti di elettronica, A. Flammini, AA2018-2019
Dettagli{ v c 0 =A B. v c. t =B
Circuiti RLC v c t=ae t / B con τ=rc e { v c0=ab v c t =B Diodo La corrente che attraversa un diodo quando questo è attivo è i=i s e v /nv T n ha un valore tra e. Dipende dalla struttura fisica del diodo.
DettagliPorte Logiche. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica
Porte Logiche Lucidi del Corso di Elettronica Digitale Modulo 2 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Porte logiche Una porta logica
DettagliUniversità degli studi di Trento Facoltà di Ingegneria Corso di Laurea in Viticoltura ed Enologia
Università degli studi di Trento Facoltà di Ingegneria Corso di Laurea in Viticoltura ed Enologia Prof. Dino Zardi Dipartimento di Ingegneria Civile, Ambientale e Meccanica Fisica Componenti elementari
DettagliDispositivi elettronici. Effect
ispositivi elettronici Metal-Oxide-emiconductoremiconductor Field Effect Transistor (MOFET) ommario Come è fatto un MOFET a canale n Principi di funzionamento Canale di inversione Calcolo di I vs V Curve
DettagliIl MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
Il MOSFET (Metal Oxide Semiconductor Field Effect Transistor). a figura 1 mostra la sezione di una porzione di fetta di silicio in corrispondenza di un dispositio MOSFET a canale n. In condizioni di funzionamento
DettagliAnche questo transistor è unipolare. Il suo nome è un acronimo per Metal Oxide
Il transistor MOSFET MOSFET enhancement mode Anche questo transistor è unipolare. Il suo nome è un acronimo per Metal Oxide Semiconductor Field Effect Transistor. La struttura di principio del dispositivo
DettagliPOLITECNICO DI MILANO
POLITECNICO DI MILANO www.polimi.it ELETTRONICA per ingegneria BIOMEDICA prof. Alberto TOSI Sommario Transistore MOSFET Struttura Equazioni caratteristiche Curve caratteristiche Funzionamento come amplificatore
DettagliDE e DTE: PROVA SCRITTA DEL 16 Luglio 2012
000000000 111111111 000000000 111111111 DE e DTE: PROA SCRITTA DEL 16 Luglio 01 ESERCIZIO 1 (DE,DTE) Nella figura è mostrato lo schema di massima di un transistore n-mos (condensatore MOS ideale), con
DettagliQuesta parte tratta le problematiche del pilotaggio low-side di carichi di potenza: Pilotaggio low-side con MOS. Pilotaggio low-side con BJT
Interruttori allo stato solido 1 Questa parte tratta le problematiche del pilotaggio low-side di carichi di potenza: con MOS con BJT Velocità di commutazione MOS Velocità di commutazione BJT 2 2003 Politecnico
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Parte F: Conversione A/D e D/A Lezione n. 29- F - 6: Sistemi di acquisizione
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Parte F: Conversione A/D e D/A Lezione n. 29- F - 6: Sistemi di acquisizione Elettronica II - Dante Del Corso - Gruppo F.b - 6 n. 1-14/11/97
DettagliEsercitazione del 29 Aprile 2009
Esercitazione del 29 Aprile 2009 Invertitore Resistor-Transistor Logic (RTL) V out a) Parametri BJT Altri V out β F = 70 = 5V Q 1 I B V V CE V on = 0.7V = 0.8V = 10kΩ = 1kΩ b) CE = 0.1V Figura 1: Porta
DettagliStadi Amplificatori di Base
Stadi Amplificatori di Base Biagio Provinzano Marzo 2005 Ipotesi di lavoro: i) Transistor npn acceso ed in zona attiva v BE 1 0.7V e v C >v B ii) Consideriamo un classico schema di polarizzazione con quattro
DettagliPilotaggio high-side
Interruttori allo stato solido Introduzione Il pilotaggio high-side è più difficile da realizzare del low-side in quanto nel secondo un capo dell interruttore è a massa Non sempre è possibile il pilotaggio
DettagliMisure voltamperometriche su dispositivi ohmici e non ohmici
Misure voltamperometriche su dispositivi ohmici e non ohmici Laboratorio di Fisica - Liceo Scientifico G.D. Cassini Sanremo 7 ottobre 28 E.Smerieri & L.Faè Progetto Lauree Scientifiche 6-9 Ottobre 28 -
DettagliTransistor a giunzione bipolare
Transistor In elettronica, il transistor a collettore comune è una configurazione del transistor a giunzione bipolare usata comunemente come buffer di tensione. In tale dispositivo il nodo di collettore
DettagliI circuiti binari: definizione delle funzioni logiche
I circuiti binari: definizione delle funzioni logiche Prof. lberto orghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano /38 Sommario Variabili ed operatori
DettagliCircuito Invertitore (1)
Circuito Invertitore () Implementazione della funzione NOT in logica positiva V() = 2 Volts V(0) = 0.2 Volts VR = -2 Volts Circuito Invertitore (2) Se l ingresso vi è nello stato 0 (V=0 Volts) il transistor
DettagliMicroelettronica Indice generale
Microelettronica Indice generale Prefazione Rigraziamenti dell Editore Guida alla lettura Parte I Elettronica dello stato solido e dispositivi XV XVII XVIII Capitolo 1 Introduzione all elettronica 1 1.1
DettagliRegolatori di tensione dissipativi. Regolatori LDO. Schema elettrico. Stabilità LDO Politecnico di Torino 1
Regolatori di tensione dissipativi 1 Schema elettrico Stabilità LDO 2 2003 Politecnico di Torino 1 Schema elettrico 3 Efficienza La tensione di headroom crea dei problemi: Alta potenza dissipata (necessita
DettagliLaboratorio II, modulo
Laboratorio II, modulo 2 2016-2017 Comparatore e FlashADC con l Op.Amp. TDC con l FPGA LM35 (cfr. http://www.circuitstoday.com/voltage-comparator http://www.seas.upenn.edu/~ese206/labs/adc206/adc206.html
DettagliIl TRANSISTOR. Il primo transistor della storia
Il TRANSISTOR Il primo transistor della storia Inventori del Transistor Il Transistor Bipolare a Giunzione (BJT) è stato inventato nei laboratori BELL nel 1948, da tre fisici: John Bardeen Walter Brattain,
DettagliI dispositivi elettronici. Dispense del corso ELETTRONICA L
I dispositivi elettronici Dispense del corso ELETTRONICA L Sommario I semiconduttori La giunzione pn Il transistor MOS Cenni sul principio di funzionamento Modellizzazione Fenomeni reattivi parassiti Top-down
DettagliElettrodinamica. 1. La corrente elettrica continua 2. I circuiti elettrici. Prof Giovanni Ianne
Elettrodinamica 1. La corrente elettrica continua 2. I circuiti elettrici Prof. Giovanni Ianne 1 La corrente elettrica Si chiama corrente elettrica un moto ordinato di cariche elettriche. La lampada ad
DettagliELETTRONICA CON ARDUINO
ELETTRONICA CON ARDUINO 13/14 aprile 2018 Giorno 1 Basi di elettronica: tensione, corrente, resistenza, potenziometri, diodi, diodi LED; Segnali digitali, segnali analogici, ADC, PWM; Arduino e le sue
DettagliDE e DTE: PROVA SCRITTA DEL 8 Giugno 2015
DE e DTE: PROVA SCRITTA DEL 8 Giugno 2015 ESERCIZIO 1 (DE,DTE) Il transistore in gura è un n + pn + con base = 10 16 cm 3, τ n = 1 µs, µ n = 0.1 m 2 /Vs, S = 1mm 2. La resistenza R C = 1 kω, e V CC = 12
Dettagli