Processi fasi e osservazioni sulla produzione di C-MOS N-MOS BJT

Transcript

1 Processi fasi e osservazioni sulla produzione di C-MOS N-MOS BJT metallo dielettr.intermed metallo metallo metallo metallo diel. Interm dielettr.inter diel. Inter ossido ossido ossido di campo di campo di campo N+ N+ P+ P+ ^^^ ^^ P-well Poly-Si Drogaggi di campo (^ =P+ e =N+) SUBSTRATO Si N Sezione trasversale C-MOS p-well La tecnologia C-MOS,sviluppata negli ultimi tempi,si è diffusa in modo veloce e ha trovato le più svariate applicazioni. Questo perhè,rispetto alle altre tecnologie, come la BJT e N-MOS, offre prestazioni e vantaggi notevoli. Essa offre anzitutto una minore dissipazione di potenza, e quindi sviluppando temperature inferiori, è possibile operare livelli di integrazione più spinti per unità di superficie. Infatti minimizzare la potenza (termica )dissipata da ogni gate in C-MOS permette di realizzare più gate in un chip portando a un risparmio di spazio e di risorse. Come nel caso degli invertitori, la Ps potenza statica dissipata, cioè quella in assenza di azioni di commutazione della porta, è minimizzata,mentre si ha solo un contributo di dissipazione in fase di commutazione cioè Pd, potenza dinamica pari a Pd=fCV 2 dd. La C-MOS inoltre offre impedenze di ingresso (al gate-massa) molto molto alte. Ciò la avvantaggia nell uso in amplicazioni (dove alte impedenze di input sono ottimali) o nelle celle di memoria temporanee dove questo permette di immagazzinare l informazione (come carica) per più tempo (cosa non possibile per la tecnologia bipolare).infine le dimensioni estremamente ridotte dei dispositivi (L=0.1um) permettono alti livelli di integrazione. L uso dei C-MOS negli invertitori è particolarmente indicato a causa dei ridotti noise-margin, della pendenza verticale della FT,e quindi dei ridotti spazi di non funzionamento che avvicinano molto il C.MOSinverter a quello ideale. G G D S CN D S CP D D P+ p+ n + n+ n+ p + G B G B Substrato N p-well Il MOS-FETs transistor (metal oxide semiconductor-field effect transistor) ha quattro terminali: il drain (pozzo, dove le cariche arrivano) il source ( sorgente,dove le cariche partono) il gate (porta che, a seconda della tensione applicata, modula il canale, e quindi la corrente tra Se D), il body (substrato). Nel C-MOS in figura l elemento di sinistra è un P-MOS e la polarizzazione della sua giunzione Body-Source è indicata dalla freccia che indica il percorso della corrente quindi entrante nel S e uscente dal B.(come nei BJT dove l npn-bjt ha la freccia uscente dalla B e entrante nel E perchè per funzionare deve avere BE-j forword, cioè n=e= - e p=b=+,allora la corrente si muove da B a E perchè Vb>Ve e la freccia è B E). Allora nel P-MOS devo avere il S a potenziale più alto (rispetto a body). Nel N-MOS il contrario, cioè il S deve essere a potenziale più basso (rispetto al body,dal quale la corrente parte essendo a V più alta). La freccia dunque indica la polarità della regione SDB a cui si riferisce e presuppone che anche il body vada polarizzato. Il body, cioè il substrato,del P-MOS è il substrato generale N mentre quello del N-MOS è il p-well,che è un substrato locale con funzione di isolamento(zona P annegata nella N). Allo scopo di polarizzare i rispettivi substrati (generale e locale-well) sono ricavate delle zone di diffusione molto drogate e dello stesso tipo del

2 substrato sul quale si trovano (p++ sul p-well e n++ sul sub-n). Queste zone servono a stabilire un contatto ohmico (V=RI se I>0 V>0 se I<0 ho V<0) e non rettificante tra terminale di polarizzazione del substrato e substrato e sono indicate con CN e CP, infatti il contatto diretto tra Si poco drogato e metallo creerebbe un diodo. I contatti di polarizzazione CN e CP non possono essere esguiti nel retro della fetta perche questa ha un certo spessore e una certa resistività,determina insomma un resistore che influenzerebbe il funzionamento del dispositivo. La tensione di soglia Vth,che la tensione minima da applicare tra GeS per creare il canale di conduzione,dipende dallo spessore del dielettrico di gate e dal drogaggio del substrato. Infatti più spesso è C più,a parità di carica voluta alle piastre, devo aumentare la Vth V= Q/C se d aumenta C cala (C=eS/d ). Inoltre Vth aumenta anche aumentando il drogaggio del substrato. Nell esempio in figura si vede un C-MOS con silicon-gate senza contatti sepolti,un livello di Si.poly e uno di metal. Abbiamo tre tipi di dielettrici isolanti,l ossido di gate,che è termico SiO 2 ( non il silicon-glass della CVD) viene ottenuto per ossidazione termica in modo da non creare stati interfacciali tra Si e SiO 2 che danno livelli energetici non voluti (trappole)così da saturare tutti i legami, l ossido di campo e l ossido intermedio. Le fasi sono: -parto dal silicio orientato 100(è la tipica orientazione a fetta che è obbigatoria nella tecnologia MOS in quanto è planare, cioè lavora in superficie e richiede una superficie del silicio perfetta, pura che minimizzi gli atomi di Si non compensati,gli stati interfacciali, le trappole e statienergetici non voluti), si esegue un ossidazione iniziale. -definisco la p-well con il fotoresist ed eseguo un impiantazione ionica di B regolando la energia di impianto tale che non superiil resist(per drogare p) e la successiva diffusione del p-well. (ogni volta che c è il resist significa che questo è stato deposto nascherato esposto sviluppato) -depongo il nitruro di silicio Si 3 N 4 che fa da resist,e rispetto a quest ultimo, resiste alle temperature e meglio agli attacchi. -definisco le aree attive (transistor e connessioni N+) -impiantazioni di isolamento -maschero p-well e impianto As (o P, l As è più usato perche diffonde meno e cambia meno i profili di drogaggio ad alte temperature che non il P) per drogare pesantemente il substrato N con N++ sotto l ossido di campo. -maschero zona attiva N e impianto B (boro) per drogare pesantemente il P-well con P++ (Tutto il dispositivo è composto da due zone, una dove voglio gli effetti di campo semiconduttivi (ZONA ATTIVA),cioè dove voglio che i transistori funzionino, e un altra dove non voglio funzionamenti semiconduttivi (CAMPO). Per rendere questi inefficaci e isolarli dalla zona attiva si alza la Vth (tensione di soglia)in tali punti,facendo uno strato di SiO 2 più spesso e drogando pesantemente le zone sottostantio questo,n++ nell N e P++ nel P.Sappiamo infatti che la Vth diun MOS aumenta con l aumentare del drogaggio del substrato e dello spessore del dielettrico del condensatore ( Tox di gate = qualche nm,spessore ox di campo 0.5um ). Così se nelle zone di campo la Vth è molto alta,queste sono inattive e isolano elettricamente nel circuito i MOS dello stesso tipo, vale a dire che tra P-MOS e P-MOSo tra N-MOS e N-MOS devo sempre avere zone di campo (inattive ) che li isolino in continua (per isolarli anche in HF devo tenere conto degli eventuali accoppiamenti capacitativi, Cparassite da eliminare). I transistor di tipo diverso P-MOS e N-MOS sono isolati grazie alle polarizzazioni inverse dei substrati e dei well. Infatti se pongo il substrato N a 5v e il well P a massa,ho un reverse che mi isola elettricamente le due zone permettondimi di assegnare alle diffusioni N++ o P++ le tensioni che voglio. Quindi il well (polarizzato in inverso rispetto a substrato)serve per isolare le giunzioni. Tutte le giunzioni (sia di superficie che di BULK,metallo massivo)sono polarizzate in inversa così non vi sono passaggi di corrente ( al di fuori del canale DS e delle correnti di leakage che sono presenti comunque in giunzioni in reverse).l ottimo vantaggio dei MOS è dunque che essi sono AUTOISOLANTI,sia tra tipi diversi,che tra tipi uguali. -diffusione impianti di isolamento -ossidazione di campo SiO 2 termica LOCOS,che si accresce sotto il nitruro di silicio e crea strutture a becco che fanno perdere spazio e planarità. Un alternativa più conveniente alla locos è la STI (shallow trench isolation),cioè si scavano con RIE delle fessure a trincea piatte e non profonde, e si riempiono di isolante. -rimuovo il nitruro con attacchi a secco (plasma) in quanto il N 3 Si 4 è difficile da rimuovere. -ossidazione di gate SiO 2 (non SG ma termica per quanto già detto) dopo aver già tolta la prima ossidazione di protezione

3 -eventuale impiantazione ionica selettiva mascherata del substrato di canale sotto l ossido di gate. Alterando il drogaggio del substrato eseguo un LVS (low voltage shift),regolo cioè la Vth tensione di soglia (anche se si hanno stessi ossidi o no)e determino per esempio i MOS ad arricchimento, creando il canale già conduttivo, per cui la Vth sarà negativa. -deposizione silicio policristallino e suo drogaggio N+ in quanto a parità di drogaggio,quello N è più efficace. -definizione delle aree di Si-Poly con mascheratura e attacco con acido fluoridrico -maschero zona N,definisco aree N+ e impianto As (o P) (drogaggio N+ sul p-well),diffusione N+ -maschero p-well,definisco aree P++ e impianto B (drogaggio P+ su substrato N),diffusione P+ -Importante è l uso di Si-Poly per i gate, infatti questo permette l AUTOALLINEAMENTO. Se ho il gate di Si-Poly esso maschera l impianto del B o As per le diffusioni, quindi a seconda di dove il gate si posiziona, esso autoallineerà automaticamente sotto se stesso drain e source in modo ottimale. Il Si-poly viene quindi posto prima delle diffusioni. Questa è la tecnologia silicon-gate. Quella usata prima (metal-gate) utilizzava gate in alluminio che fonde a temperature molto inferiori rispetto al Sipoly, e andava quindi piazzato dopo le impiantazioni di diffusione, quindi prima si decideva dove porre source e drain (che non sono più dunque autoallineati) e poi sopra,con buona probabilità di errore il gate di Al. -Il posizionamento del gate rispetto drain e source è molto importante, primo per risparmiare spazio, secondo perchè se il gate sporgesse sulle due zone S e D avrei problemi di accoppiamento capacitativo che non renderebbero più perfettamente isolati i transistor (problema già visto per isolarli in continua con polarizzazioni inverse P-P N-N e zone di campo (ossidaz,impianti) P-N) soprattutto le capacità tra drain e gate sono molto pericolose per l effetto Miller*. Infine se il gate è troppo corto il canale non tocca le diffusioni di S e D, creando un canale comunque aperto. Con silicon-gate risolvotali problemi di spazio e di allineameno. Il Si-poly drogato N+ è molto importante anche nei casi di multipli livelli di metal, dove non posso usare strati dial che fonderebbero a trattamenti termici, e anche perchè comunque il Si-poly con il Si ha una Vth minore che non Si Al. -Un altro problema riguardante il Si-poly è che nonè possibile fare un contatto diretto tra pista di Al e Si-poly di gate proprio sul gate. Infatti come già visto,questi due elementi hanno elevata interdiffusività, e può crearsi lo SPIKE DI LEGA, cioè l Al penetra completamente il Si-poly raggiungendo la sua estremita dall alto al basso. Il condensatore di gate è molto sensibile al tipo di metallo che costituisce le piastre,in quantop ogni metallo a proprie caratteristiche e profili energetici, Se ho Si-poly con SPIKE di Al in una piastra la Vth sarà diversa dal caso in cui la piastra sia solo di Si-poly. Devo quindi evitare il contatto Al Si-poly sul ossido di gate (SiO 2 )(nella zona attiva) e portare tale contatto fuorei nella zona di campo mediante un prolungamento quadrato del Sipoly, che per un pezzo è sovrapposto all ossido di gate, per l altro, che sconfina tutto nella zona campo, è connesso al Al. (talvolta l interdiffusione è talmente marcata da attraversare tutto i Si-poly e anche l ossido di gate arrivando fino al substrato di canale con conseguenze di corto. -deposizione dielettrico intermedio cioè vetro di silicio SiO 2 + SiO 2 drogato fosforo o fosforo e boro per ammorbidirlo (operare l OXIDE REFLOW) e compensare al suo interno le impurità (Na). -definizione dei contatti con mascheratura e apertura di questi forando (con attacchi) il dielettrico intermedio (SiO 2 + SiO 2 drogato) N.B. peri motivi di spike di lega precedenti i contatti sul Si-poly sono ricavati sull ossido di campo (zona di campo)e non il dielettrico intermedio.(nella zona attiva). -deposizione metallo di contatto Al + %Si per limitare le interdiffusioni ed evitare comunque lo spike.viene anche eseguito un leggero trattamento termico per migliorare la loro adesione. -definizione delle interconnessioni in metallo (con mascheratura) -lega -deposizione dielettrico di passivazione finale :SiO 2 drogato=glass drogato fosforo e/o Si 3 N 4, questultimo è il più usato,anche se è difficile da attaccare ed èpossibile farlo solo con il plasma. Infatti il glass drogato fosforo è molto pericoloso nel caso di contatti con l umidità o l acqua, perchè genera HF che attacca i metalli e le piste) -definizione delle PADS con mascheratura e attacco:_ i pads metallici sonoricoperti ai bordi di uno strato passivante che limita le contaminazioni esterne. -finitura del retro con lappatura,spianatura così elimino lo strato inferiore dove per impianti e tecniche gettering e annealing si trovano tutte le impurità di processo,che così vengono rimosse una volta per tutte, inoltre così regolo anche lo spessore della fetta.infine il retro viene metallizato (con Au).

4 *L effetto Miller si verifica con apparecchi amplificanti,cioè che tra segnale di in e out danno un certo gain, e che presentano una capacità tra in e out. Un MOS-FET che ha una capacità parassita tra D e G ne è un esempio. Tale capacità va minimizzata al massimo in quanto per il criterio di Miller,essa va considerata dall esterno moltiplicata per il guadagno. Vcc Q=CV Vin-Vout=Vin-Vin(G)=Vin (1-G) C Rc OUT CVin(1-G) = C(1-G) Vin CappV Capp= C(1-G) IN Dove G=gain Memori EPROM Sono memorie non volatili,cioè tengono l informazione anche senza alimentazione (le memorie volatili, statiche o dinamiche perdono invece l informazione se non sono più alimentate). Esse hanno due livelli di Sipoly in quanto hanno due gate,una di controllo fissa, l altra flottante. Tecnologia N-MOS E concettualmente simile alla C-MOS ma non vengono riprodotte le zone well.. Anche qui sono essenziali gli isolamenti ma,a differenza dei C-MOS,solo quelli tra transistor dello stesso tipo, cioè quelli realizzati con l ossido di campo e con il drogaggio del substrato. Negli invertitori si fanno dei contatti sepolti BURIED CONTACT,mettendo a contatto il Si-poly con il substrato,mascherando e forando l ossido di gate. Si droga N+ con impiantazione il Si-poly e si porta in temperatura così da far diffondere il Si-poly nel substrato di Simono e si ottiene quello che è definito contatto sepolto. metallo metallo metallo diel dielettr diel ossido ossido ossido di campo di campo di campo N N+ N N+ Poly-Si Buried contact impianti per deplec. o enhancem Drogaggi campo(p+) SUBSTRATO Si P Sezione trasversale N-MOS Si parte dal substrato (100) di tipo P,senza well,quindi tutti i transistor sono di tipo N, isolati l uno dall altro dall ossido di campo e dai drogaggi di campo ( ) P+ (perchè per alzare la Vth devo drogare tanto il substrato con lo stesso tipo di drogante (P+).Ossidazione protettiva e deposizione Si 3 N 4. Drodaggi di campo (P+) e ossidazioni di campo (anche qui il Si 3 N 4 si alza). Ossidazione di gate e impiantazione di gate per regolare la Vth e creare un N-MOS deplection normale e un N-MOS enhancement (questo ha Vth negativa,allora il suo canale sarà drogato molto meno rispetto all altro che è un normale N-MOS a Vth positiva, la Vth cresce infatti col drogaggio di canale,sotto il gate).

5 Mascheratura foratura dell ossido per i BURRIED contact, deposizione Si-poly,sua mascheratura e attacco per definirlo. Drogaggio zone drain e source di tipo N+ e diffusione. Deposizione ossido intermedio,apertura su di esso dei contatti,deposizione Al e definizione delle piste, deposizione strato passivante (SG drogato o Si 3 O 4 più usato), sua definizione con mascheratura e attacco per i PADS,Finitura del retro-fetta(piallatura,politura,lappatura per pulire e regolare lo spessore. Nell invertitore C-MOS il burried contact non era possibile farlo, perchè nella giunzione di output ho da collegare Si N e Si P, un contatto sepolto darebbe luogo a un diodo,indesiderato, quindi effettuo un contatto metallico. I transistor a canale N presentano una mobilità superiore a quelli a canale P, questo perchè il Si-N ha caratteristiche migliori del Si-P. Nel caso di un C-MOS p-well il D e il S del N-MOS sono realizzati sul body locale p-well,che è meno drogato,il D e il S del P-MOS sono realizzati sul substrato generale N,che è più drogato, quindi, ho in aggiunta alle caratteristiche intrinseche del Si-P di essere meno efficace, anche un effetto body più marcato per i D e S di tipo P. Nel caso dei C-mos si cerca di ottenere una simmetria il più possibile marcata tra N-MOS e P-MOS. Tuttavia i due problemi precedenti creano difficoltà nel cercare tali simmetrie di funzionamento. Le soluzioni sono molteplici. Premettendo che la minor mobilità del Si-P non può essere tolta, le differenze tra P e N sono meno marcate in C-MOS n-well,,in quanto si compensano i problemi di Body. La corrente di drain in saturazione è pari a : Id=1/2uC ox W/L (V gs -V th ) 2, si indica con beta β= uc ox W/L e K = uc ox che indica i parametri tecnologici,mentre WeL sono parametri di progettazione. Ora se la u (mobilità delle cariche )di N è tre volte quella di P,progetto in modo tale che W/L del P sia tre volte il W/L del N (W è la larghezza di canale), così da pareggiare i valori. Infatti per avere due transistor simmetrici è sufficiente che abbiano uguali il β e la Vth. -TWIN TUB (o twin well) sono transistor a doppia sacca. Supponendo di partire da un n-well,si aggiunge nel substrato P p-well, dove verranno realizzate le D e S N+, tuttavia tale P-well non è una well vera perchè non è elettricamente isolata dal substrato (essendo Si dello stesso tipo P e non potendo quindi polarizzarli in inversa).e ha solo la funzione di simmetrizzare i transistor facendo in modo che i drogaggi P e N su cui si trovano i rispettivi S e D siano uguali. -PROCESSI SU FETTA EPITASSIALE questo sistema risolve un problema legato al substrato. Questo deve essere necessariamente drogato poco in superficie, dove vengono realizzati i transistor (nella zona nuda), perchè le impiantazioni N+ e P+ di source e drain sono create per sovracompensazione, quindise il substrato P fosse molto drogato, avrei delle diffusioni N+ iperdrogate. Se drogo poco il substrato tuttavia,esso presenta una resistività,nella zona non nuda inferiore, troppo alta (la R è inversamente proporzionale al drogaggio)e ciò può causare differenze di potenziale tra due punti qualsiasi della fetta, mentre il substrato dovrebbe essere il più possibile equipotenziale.la soluzione è di usare la fetta molto drogata P+ così conduce bene, ha una resistività bassa, ed è equipotenziale, sopra essa si cresce per epitassia uno strato di Si poco drogato,che costituirà la zona nuda della fetta,in cui realizzare tutti i dispositivi,ed essendo poco drogata, permetterà una migliore controllabilità di drogaggio N+ delle S e D,evitando iperdrogaggi da sovracompensazione. Lo strato viene accresciuto per epitassia in quanto questa assicura un ottima planarità dello strato. -TRIPLA WELL realizzata come la twin tub,ma la p-well diventa una vera well, perchè viene isolata elettricamente dal substrato mediante una tripla zona n-well attorno a essa. Ponendo l n-well a una tensione maggiore, posso porre il substrato a P+ P+ N+ N+ p-well massa e il p-well a V=-3, perchè tanto sono isolati. Spesso n-well viene eseguito tutto su strato epitassiale. n-well P(-)EPI -SOI (Silicon on insulator) è una variante allo strato epitassiale. Infatti tutti i dispositivi e le impiantazioni sono realizzate su un substrato P(+) sottile strato di Si monocristallino posto su uno strato di isolante. Ciò da maggior velocità Al circuito in quanto riduce le capacità parassite (tra well-substrato)