Microelettronica. Anno Accademico 2008/2009 Massimo Barbaro. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica
|
|
- Leonora Fabiola Cappelli
- 7 anni fa
- Visualizzazioni
Transcript
1 Microelettronica Anno Accademico 2008/2009 Massimo Barbaro Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
2 Programma dettagliato del Corso (1) Circuiti Integrati Processo CMOS - Concetto di layout - Design Rules - Flusso di progetto full-custom - Tecniche di layout analogico - Modelli MOS e simulazione SPICE ProgettazioneP i Analogica Microelettronica i Blocchi base (specchi di corrente, amplificatori a singolo stadio, coppia differenziale) e problematiche di integrazione - Problema del mismatch Metodo gm/id Circuiti Avanzati Specchi di corrente avanzati (folded-cascode, wide-swing, enhanced output impedance). Amplificatore operazionale a due stadi. Amplificatore operazionale folded-cascode e a specchi di corrente Amplificatore fully-differential 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 2
3 Programma dettagliato del Corso (2) Circuiti per l Elaborazione del Segnale Comparatori - Interruttori (clock feedthrough, iniezione di carica) - Sample&Hold - Circuiti a capacità commutate Filtri a tempo continuo ConvertitoriC i Digitale-Analogicoit l i Concetti base - Metriche - Convertitori Decoder-based - Convertitori Binary-scaled - Convertitori a codice termometrico - Implementazione Convertitori Analogico-Digitale Concetti base - Metriche - Convertitori Flash - Convertitori Algoritmici - Convertitori ad Approssimazioni Successive - Convertitore folded e pipeline pp - Convertitori Sigma-Delta - Implementazione 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 3
4 Info Ore di lezione: 60 ( ) Libri di testo: Dispense Behzad Razavi - Design of analog Integrated Circuits" McGraw-Hill ISBN D.A. Johns, K. Martin - "Analog Integrated Circuit Design - Wiley & Sons - ISBN Behzad Razavi - "Principles of Data Conversion System Design" - Wiley & Sons -ISBN Struttura dell esame: scritto e tesina Sito del corso: Mailing List: lists.unica.it/mailman/listinfo/ue 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 4
5 Simulatori: CAD: Strumenti di studio Spice: softwareper la simulazione dei circuiti a livello transistor Un simulatore spice (LTspice) gratuito è disponibile in rete all indirizzo p Microwind: layout editor di circuiti integrati CMOS ( Entrambi i software sono comunque a disposizione in un CD che può essere richiesto in portineria del Padiglione B 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 5
6 Prerequisiti Culturali Dispositivi Elettronici 1: Equazioni caratteristiche del transistor MOS, processo CMOS Elettronica 1: Stadi amplificatori a singolo stadio (CS, CG, CD), amplificatori Analisi i dei Sistemi: i Diagrammi di Bode, stabilità 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 6
7 Obiettivi Conoscere le metodologie per la progettazione di circuiti integrati full-custom. Conoscere le architetture per l implementazione dei convertitori analogico/digitale e digitale/analogico. Sapere impostare il progetto e la simulazione di sistema di un blocco analogico full-custom complesso. Sapere implementare i blocchi base necessari per la realizzazione di ADC e DAC. Essere in grado di percorrere tutto il flusso di progetto analogico, dalla concezione del sistema alla simulazione dei blocchi e realizzazione del layout. Comprendere approfonditamente le problematiche legate alla realizzazione circuitale di blocchi ideali. 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 7
8 Struttura del Corso Si partirà da un discorso introduttivo con richiami al processo CMOS per inquadrare le problematiche di integrazione Si passerà poi alla descrizione del flusso di progetto full- custom, per individuare le attività principali in cui è coinvolto un team di progettazione Si prenderanno in esami i vari blocchi operativi necessari per implementare i convertitori Si metteranno insieme i blocchi elementari per implementare un sistema completo, dalla concezione, al progetto circuitale, al layout 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 8
9 Processo CMOS Lucidi del Corso di Microelettronica Modulo 1 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
10 Processo CMOS In questo corso si tratteranno, prevalentemente, circuiti realizzati in processo CMOS (complementary MOS). Questo perché la tecnologia CMOS è, attualmente, la più economica e diffusa, visto che copre la stragrande maggioranza dei progetti digitali e gran parte di quelli analogici. Esistono ancora applicazioni (di nicchia ma importanti) in cui parti analogiche possono essere implementate con BJT (parte radio di sistemi wireless) o addirittura in tecnologia Si-Ge ma la maggior parte del mercato resta CMOS. Oltretutto, la crescente richiesta di SoC (System-on-Chip) obbliga ad implementare anche le parti analogiche nella tecnologia sceta per la parte digitale (che è sempre CMOS). 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 10
11 Processo CMOS Il processo di fabbricazione si ripete sempre uguale per ogni circuito realizzato con un alternanza di operazioni ben precise: 1.Deposizione del photoresist 2.Posizionamento della maschera litografica ed esposizione 3.Rimozione del photoresist non polimerizzato 4.Applicazione dello specifico passo di tecnologia (diffusione, impiantazione ionica, CVD, etc.) La sequenza delle maschere litografiche utilizzate definisce il circuito realizzato. Una delle spese che più incidono sul processo è la realizzazione delle maschere (che però una volta fatte possono essere riutilizzate per realizzare altri dispositivi). 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 11
12 Processo CMOS Per un progettista, in particolar modo analogico, è sempre importante conoscere, almeno grossolanamente, i passi tecnologici che portano alla realizzazione fisica del dispositivo. Questo perché alcune caratteristiche dei dispositivi utilizzati (in particolar modo i MOS ma anche le resistenze e le capacità) dipendono fortemente dal processo. Quindi il comportamento reale e simulato dei circuiti può essere compreso a fondo solo conoscendo alcuni aspetti caratteristici del processo di realizzazione. Vedremo quindi un esempio semplificato di processo CMOS, in questo caso si tratta di processo CMOS con nwell (quindi su silicio di tipo p - ) che è uno dei processi più diffusi attualmente. Le problematiche in caso di processi differenti (pwell, twin-tube) sono simili e cambiano sostanzialmente solo nel caso di processi SOI (silicon on insulator). 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 12
13 Maschere di litografia Le maschere definiscono in quali zone del wafer (la fetta di silicio) verranno svolti i vari passi di tecnologia Esistono photoresist di due tipi: Negativi, ossia che si polimerizzano (e quindi NON vengono rimossi) dove vengono illuminati dall electron beam. Positivi, ossia che si polimerizzano (e quindi NON vengono rimossi) dove NON vengono illuminati dall electron beam. In questo modo una stessa maschera può essere utilizzata due volte, una volta per proteggere la zona sotto la parte opaca della maschera (col photoresist positivo) ed una per proteggere la zona al di fuori della parte opaca (photoresist negativo). Risparmiare una maschera significa rispamiare una parte consistente della spesa per la realizzazione del dispositivo. 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 13
14 Esempio: processo CMOS n-well Come esempio vedremo i vari passi di processo per una tecnologia CMOS, n-well In un processo CMOS si realizzano sia transistor di tipo N che di tipo P Il substrato, per un processo n-well well, è di tipo P quindi i transistor nativi (quelli realizzati direttamente sul substrato) sono di tipo N Per realizzare i transistor complementari (i pmos) bisogna prima invertire il substrato t realizzando la tasca N (n-well) 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 14
15 Creazione della well La prima operazione consiste nella realizzazione della well dove verranno alloggiati i transistor PMOS. Possono essere create diverse well in cui posizionare gruppi di transistor. Ogni well, teoricamente, può essere polarizzata con un diverso potenziale, quindi, in linea di principio, è possibile cortocircuitare i source di ogni PMOS con il body (a patto di mettere ogni PMOS in una well separata) Il substrato di TUTTI gli NMOS invece è comune, quindi obbligatoriamente ogni NMOS ha il terminale di body cortocircuitato con quello di qualunque altro NMOS sul chip. 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 15
16 Sequenza operazioni p-si 1) Si parte dal substrato di silicio (perfettamente t cristallino) tipicamente già drogato (ad esempio p) 2) Si fa crescere l ossido lossido di isolamento (SiO 2 ) 3) Si deposita il photoresist su tutto l ossido 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 16
17 Sequenza operazioni 4) Sopra il wafer viene posizionata la maschera M1 opportunamente disegnata. Dove la maschera è trasparente passa la luce UV ed arriva sul photoresist che si polimerizza 5) Rimossa la maschera si procede ad un attacco chimico che rimuove il photoresist non polimerizzato 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 17
18 Sequenza operazioni 6) Si rimuove l ossido (per attacco chimico) nella zona non protetta dal photoresist n-well 7) A questo punto si procede alla creazione vera e propria della well per mezzo di diffusione di ioni droganti n-well 8) Con la rimozione del photoresist si termina il passo tecnologico e si procede col successivo 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 18
19 Maschera M1 (nwell) Il disegno della maschera è evidentemente a due dimensioni. Tipicamente si trattatt di una figura delimitati da lati orizzontali, verticali o orientati a 45. M1 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 19
20 Definizione delle aree attive Col solito meccanismo delle maschere vengono definite le zone attive ossia quelle dove saranno realizzati dei MOS. Per fare questo si fa crescere ossido di protezione e poi si deposita nitruro di silicio (Si 3 N 4 ) su tutto il wafer. Per mezzo di una seconda maschera M2 si rimuove il nitruro dal wafer tranne che dalle zone attive n-well Si 3 N 4 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 20
21 Field-Implants ed Ossido di Campo A questo punto si realizza l ossido di campo, ossia l ossido spesso di isolamento che serve ad isolare un dispositivoiti dall altro. lt Al di sotto dell ossido di campo ci sono i field-implants, impiantazioni ioniche di droganti che rendono le zone al di sotto dell ossido di campo molto drogate in modo da prevenire eventuali inversioni a causa di potenziali applicati su metalli che passano sopra (effetto MOS indesiderato). L ossido cresce dove non c è la protezione del nitruro. n+ n-well Field-implantsimplants p+ 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 21
22 Field-Implants Per realizzare i field-implant non è necessaria una nuova maschera, si può riusare la M1 sia con photoresist positivo che negativo (per realizzare i field-implants di tipo N e P). metallo source del MOS M2 La presenza di una zona fortemente drogata P e di un ossido molto spesso (field-oxide) impedisce che si possa formare un canale indesiderato al di sotto di una pista di metallo polarizzata ad un potenziale positivo che passi nelle vicinanze di diffusionii i di tipo n+. L ossido spesso ed il substrato molto ricco di lacune p+ rendono infatti molto difficile l inversione del canale (tensione di soglia molto elevata). source del MOS M1 potenziale MOS indesiderato 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 22
23 Ossido di gate A questo punto viene rimosso tutto il nitruro e l ossido in eccesso e viene fatto crescere un ossido molto sottile (10-30 nm) e di elevata qualità su tutto il wafer. Direttamente t attraverso l ossido di gate viene fatta un impiantazione i i ionica per aggiustare la tensione di soglia dei transistor (e fare in modo che quella dei P e degli N sia uguale) n-well Ossido di gate Threshold adjust 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 23
24 Maschera M2 (active) M2 n-well Si 3 N 4 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 24
25 Realizzazione del gate di polisilicio Il passo successivo è la realizzazione del gate di polisilicio. Il polisilicio ili i viene deposto su tuttott il wafer, poi viene realizzata una nuova maschera (M3) che proteggerà il poly nelle zona dove dovranno esserci i transistor. Polisilicio Resist n-well 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 25
26 Maschera M3 (poly) M3 n-well 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 26
27 Realizzazione delle diffusioni p+ Il passo successivo è la impiantazione ionica per realizzare le diffusioni (di drain e source). Viene utilizzata una nuova maschera (M4) da usare sia con photoresist positivo che negativo per distinguere dove l impiantazione sarà di tipo p+ e dove n+. Il polisilicio già deposto farà da maschera per separare drain da source, che vengono realizzati con un unico passo, in tal modo il processo è autoallineato e si riduce al minimo la sovrapposizione fra gate e source o drain n-well Sacche p+ 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 27
28 Realizzazione diffusioni n+ Per realizzare le diffusioni n+ non è necessaria una nuova maschera ma si può riutilizzare la maschera M4 con un photoresist di tipo opposto (negativo anzi che positivo). Da notare che le due maschere fondamentali finora sono la M3 (che definisce i gate) elam2(che definisce le zone attive). Le intersezioni fra M2 e M3 individuano le zone dove ci saranno dei MOS (che saranno poi di tiponopaseconda delle maschere M1 e M4). Alcune fonderie richiedono tutte e tre le maschere (active, nplus e pplus), altre ricavano la nplus dalla pplus, altre ancora ricavano la active dalla nplus e pplus. n-well Sacche n+ 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 28
29 Maschera M4 (pplus) M4 Zone di sacche p+ n-well 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 29
30 Maschera M4b (nplus) M4b n-well 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 30
31 Realizzazione dei contatti Una nuova maschera (M5) è necessaria per definire dove devono essere aperti dei fori nell ossido di protezione per arrivare a contattare source e drain. I contatti sono ovviamente necessari per arrivare a connettere terminali di MOS situati in posizioni differenti nel chip. Contatti n-well 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 31
32 Maschera M5 (contact) M5 n-well 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 32
33 Metallizzazione La maschera M6 serve per definire dove posizionare il primo livello di metal (metal1) che arrivare a contattare e diffusioni laddove sono stati aperti i fori nella passivazione nel passo precedente Il metallo è di solito alluminio ma nei processi futuri verrà probabilmente (già avviene nei processi più avanzati) dal rame, per ridurre la resistività delle piste che diventa sempre più importante nel determinare i tempi di propagazione p delle porte digitali Metal 1 n-well 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 33
34 Maschera M6 (metal1) M6 n-well 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 34
35 Crescita dell ossido A questo punto viene fatto crescere altro ossido per coprire il metallo deposto. In processi più moderni ci sono dei passaggi intermedi di planarizzazione i che servono a spianare la superficie esposta del wafer per fare in modo che i passaggi successivi non siano influenzati dal fatto che nel passaggio precedente la superficie è diventata troppo irregolare. Una maschera M7 sarà usata per aprire nuovi contatti (vie) in questo nuovo strato di ossido Via n-well 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 35
36 Maschera M7 (via) M7 n-well 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 36
37 Seconda metallizazione Una maschera M8 descrive le nuove piste di metallo, il metal2 che si trova ad un altezza superiore al metal1 e può essere usato per fare incrociare delle piste senza creare cortocircuiti. Successivamente verrà fatto crescere altro ossido per coprire tutto il wafer. Metal 2 n-well 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 37
38 Maschera M8 (metal2) M8 n-well 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 38
39 Processo CMOS In questo caso è stato realizzato un inverter (manca la connessione fra i due gate che dovrà essere fatta ad un altra profondità se si hanno solo due livelli di metal) Contatto di well PMOS NMOS Contatto di body n-well 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 39
40 Processo CMOS L aspetto più importante dei processi CMOS è l auto-allineamento (selfalignment). Come si è visto si è potuta usare una solo maschera per creare contemporaneamente sia il drain e il source di ogni transistor perché il polisilicio funge da maschera per la zona del canale. In questo modo si riduce al minimo la sovrapposizione (overlap) tra il gate e drain o source. Questa sovrapposizione è critica perché costituisce uno dei maggiori contributi alla capacità gate-drain che è quella che, in quasi tutti i circuiti di amplificazione analogici ed nei gate digitali CMOS, è soggetta ad amplificazione per effetto Miller. Per ridurre ulteriormente l overlap si preferisce usare l impiantazione ionica per la realizzazione delle zone attive (piuttosto che la diffusione), perché questa dà luogo a profili di drogaggio più netti. Prima della metallizzazione si ha una fase di annealing per ricostituire i danni causati dall impiantazione ionica e per rendere uniformi i profili di drogaggio. gg 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 40
41 Processo CMOS Nel nostro processo di esempio sono state utilizzate 8 maschere a cui si aggiunge g l ultima (M9) usata per aprire la passivazione in corrispondenza dei pad, ossia dei punti di accesso al die (il pezzo di silicio dove è realizzato il circuito). In generale il numero di maschere è leggermente superiore (il processo è stato semplificato). I field-implants implants (N+ e P+) e l ossido lossidospessospesso sono realizzati per ridurre la possibilità che si creino correnti di perdita (leakage currents) fra due diffusioni di tipo P e N (rispettivamente) che non dovrebbero essere circuitalmente it t collegate. Senza un aumento localel del drogaggio, una pista di metallo che passa sopra una zona P- del bulk e che porta una tensione molto elevata potrebbe causare (per effetto MOS) una leggera inversione locale e quindi creare zone a bassa resistenza fra due diffusioni (i drain/source di due transistor diversi). 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 41
42 Layout Contatto di well PMOS Contatto di gate NMOS Contatto di body L insieme di tutte le maschera (da M1 a M8) consente di capire quale circuito si è realizzato e viene detto layout. 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 42
43 Processo CMOS Possibili modifiche al processo base (e conseguente aumento delle maschere): Realizzazione di un processo twin-tube (esistono sia una Nwell che una Pwell) Realizzazione di un layer di polisilicio altamente resistivo (per applicazioni analogiche o per memorie) Realizzazione di un secondo layer di polisilicio per l implementazione di capacitori poly1-poly2 Maschere aggiuntive per aggiustare, con impiantazioni ioniche, separatamente t le soglie dei pmos e degli nmos Aggiunta di livelli di metal (attualmente fino a 8). Ogni nuovo livello comporta la maschera per il metal e la maschera per le vie per contattare il metal sottostante. Aggiunta di transistori bipolari (non considerando quelli parassiti) per avere un processo BiCMOS. 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 43
44 Tecnologie Commerciali I passi di processo indicati sono generali, nel senso che si riferiscono ad un processo ideale Ogni fonderia disponibile sul mercato avrà il suo processo che si differenzierà leggermente da questo ma sarà, nella sostanza, analogo Quando si sceglie una particolare tecnologia bisogna conoscere le caratteristiche di processo (L minima dei MOS, numero di metal, disponibilità di doppio poly, tensione di alimentazione) e gli strumenti di progettazione disponibili 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 44
45 Esempio: AMS 0.35µm Mixed Analog/Digital Process The 0.35µm CMOS CSD technology is a mixed mode process with three layers of metal and 2 layers of poly. The 0.35µm CMOS CSI has the optional 5V I/O libraries Operating Voltage [V] (CSD-technology): Operating Voltage [V] (CSI-technology): (I/O -5.5) General Characteristics psubstrate bt t -N-well CMOS -stacked contact,via, t via2 -up to 18K gates per mm 2 Layout Rules Polysilicon pitch : 0.9µm - Metal 1 pitch : 1.0µm - Metal 2 pitch : 1.1µm - Metal 3 pitch : 1.2µm Thin Oxide Poly/Poly Capacitor Double poly capacitor - High value : 0.86 ff/µm 2 Standard Cell Libraries 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 45
46 AMS 0.35µm Design Kit CAD Support - Design Kits Cadence Front-end (schematic entry, Verilog simulation) Back-end (Cell ensemble P&R) Technology files for full custom design DIVA check Synopsys Schematic Entry, Simulation, Synthesis and Optimisation i Netlist transfer to Cadence and Mentor Mentor C.3 HIT-KIT (Available Autumn '99) Front-end (schematic entry, Quicksim simulation) AUTOLOGIC Back-end (P&R) IC rules check, IC Extract (extraction and Spice netlist generation) Technology files 04 Marzo 2009 UE - Processo CMOS Massimo Barbaro 46
Microelettronica. Programma dettagliato del Corso (1)
Microelettronica Anno Accademico 2006/2007 Massimo Barbaro Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Programma dettagliato del Corso
DettagliProgramma dettagliato del Corso (1) Microelettronica. Programma dettagliato del Corso (2) Info. Anno Accademico 2004/2005 Massimo Barbaro
Programma dettagliato del Corso (1) Microelettronica Anno Accademico 2004/2005 Massimo Barbaro Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
DettagliElettronica dei Sistemi Digitali LA
Elettronica dei Sistemi Digitali LA Università di Bologna, sede di Cesena Processi microelettronici A.a. 2004-2005 Tecniche Litografiche per la Fabbricazione di Circuiti Integrati - Etching Il fotoresist
Dettagliseparazione dei wafer processo di integrazione CMOS singola fetta testing su fetta inserimento nel package
lingotto separazione dei wafer processo di integrazione CMOS singola fetta fette lavorate testing su fetta separazione dei dice inserimento nel package VENDITA testing sul dispositivo finito Figura 1.
DettagliTel: Laboratorio Micro (Ex Aula 3.2) Ricevimento: Giovedì
DEIS University of Bologna Italy Progetto di circuiti analogici L-A Luca De Marchi Email: l.demarchi@unibo.it Tel: 051 20 93777 Laboratorio Micro (Ex Aula 3.2) Ricevimento: Giovedì 15.00-17.00 DEIS University
DettagliProgettazione Analogica e Blocchi Base
Progettazione Analogica e Blocchi Base Lucidi del Corso di Microelettronica Modulo 3 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Flusso
DettagliMemorie a semiconduttore e tecnologia
Memorie a semiconduttore e tecnologia Memorie a semiconduttore e tecnologia Architettura di una memoria Memorie non volatili Memorie a scrittura e lettura Tecnologia dei semiconduttori Processi di base
DettagliProgettazione Analogica e Blocchi Base
Progettazione Analogica e Blocchi Base Lucidi del Corso di Circuiti Integrati Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Blocchi base
DettagliIntroduzione ai circuiti integrati
Introduzione ai circuiti integrati Lucidi del Corso di Circuiti Integrati Modulo 1 - Introduzione Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
DettagliProcesso CMOS. Lucidi del Corso di Circuiti Integrati Modulo 1A
Processo CMOS Lucidi del Corso di Circuiti Integrati Modulo 1A Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Transistor MOS Università di
DettagliConvertitori Digitale-Analogico
Convertitori Digitale-Analogico Lucidi del Corso di Microelettronica Parte 7 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Convertitori D/A
DettagliTecniche di Layout. Lucidi del Corso di Microelettronica. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica
Tecniche di Layout Lucidi del Corso di Microelettronica Modulo 2 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Layout Il Layout è una rappresentazione
DettagliFlusso di Progetto Mixed Signal in ambiente CADENCE. Approccio Analog Centric. Corso di Progettazione Mixed Signal 19/12/2013 Prof.
Flusso di Progetto Mixed Signal in ambiente CADENCE Approccio Analog Centric Ambiente per Progetto Analogico Full-Custom Ambiente CAD: CADENCE Virtuoso Schematic Virtuoso Schematic Editor Simulation ADE:
Dettagli4 STRUTTURE CMOS. 4.1 I componenti CMOS
4.1 4 STRUTTURE CMOS 4.1 I componenti CMOS Un componente MOS (Metal-Oxide-Silicon) transistor è realizzato sovrapponendo vari strati di materiale conduttore, isolante, semiconduttore su un cristallo di
DettagliConvertitori Digitale-Analogico
Convertitori Digitale-Analogico Lucidi del Corso di Microelettronica Parte 7 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Convertitori D/A
DettagliLaboratorio di Strumentazione Elettronica
Laboratorio di Strumentazione Elettronica Proposte di attività per il Progetto Elettronico per gli studenti del Corso di Laurea in Ingegneria Elettronica e delle Telecomunicazioni Pixel monolitici in tecnologia
DettagliMOSFET o semplicemente MOS
MOSFET o semplicemente MOS Sono dei transistor e come tali si possono usare come dispositivi amplificatori e come interruttori (switch), proprio come i BJT. Rispetto ai BJT hanno però i seguenti vantaggi:
DettagliPorte logiche in tecnologia CMOS
Porte logiche in tecnologia CMOS Transistore MOS = sovrapposizione di strati di materiale con proprietà elettriche diverse tra loro (conduttore, isolante, semiconduttore) organizzati in strutture particolari.
DettagliDE e DTE: PROVA SCRITTA DEL 4 Giugno 2012
DE e DTE: PROA SCRITTA DEL 4 Giugno 2012 ESERCIZIO 1 (DE,DTE) Una giunzione pn (N A = N D = 10 16 cm 3, τ n = τ p = 10 6 s, µ n = 1000 cm 2 /s, µ p = 450 cm 2 /s, S = 1 mm 2 ) è polarizzata con = 0.5.
DettagliDE e DTE: PROVA SCRITTA DEL 7 Gennaio 2013
DE e DTE: PROVA SCRITTA DEL 7 Gennaio 013 ESERCIZIO 1 (DE,DTE) Un condensatore MOS è realizzato su substrato p, N A = 10 16 cm 3, t ox = 50 nm. A metà dell ossido (a t ox /) viene introdotto uno strato
DettagliConvertitori D/A. Convertitori Digitale-Analogico. D/A: Misura Prestazioni. D/A Ideale. Caratteristica. Lucidi del Corso di Microelettronica Parte 7
Convertitori D/A Un convertitore D/A prende in ingresso un numero digitale (rappresentato da una stringa di 1 e 0) e lo converte in un valore analogico (tipicamente una tensione) proporzionale tramite
DettagliIndice generale. Prefazione. Capitolo 1. Richiami di analisi dei circuiti 1. Capitolo 2. Analisi in frequenza e reti STC 39
Indice generale Prefazione xi Capitolo 1. Richiami di analisi dei circuiti 1 1.1. Bipoli lineari 1 1.1.1. Bipoli lineari passivi 2 1.1.2. Bipoli lineari attivi 5 1.2. Metodi di risoluzione delle reti 6
DettagliAnche questo transistor è unipolare. Il suo nome è un acronimo per Metal Oxide
Il transistor MOSFET MOSFET enhancement mode Anche questo transistor è unipolare. Il suo nome è un acronimo per Metal Oxide Semiconductor Field Effect Transistor. La struttura di principio del dispositivo
DettagliTransistori MOS. Ing. Ivan Blunno 21 aprile 2005
Transistori MOS Ing. Ivan Blunno 1 aprile 005 1 Introduzione In questa dispensa verranno presentati i transistor MOS (Metal Oxide Semiconductor) di tipo N e P dal punto di vista del loro funzionamento
DettagliStruttura del condensatore MOS
Struttura del condensatore MOS Primo elettrodo - Gate: realizzato con materiali a bassa resistività come metallo o silicio policristallino Secondo elettrodo - Substrato o Body: semiconduttore di tipo n
DettagliProgettazione di circuiti integrati
Architetture e Reti logiche Esercitazioni VHDL a.a. 2003/04 Progettazione di circuiti integrati Stefano Ferrari Università degli Studi di Milano Dipartimento di Tecnologie dell Informazione Stefano Ferrari
DettagliElettronica dei Sistemi Digitali Le porte logiche CMOS
Elettronica dei Sistemi Digitali Le porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/
DettagliElettronica II Alcune architetture di convertitori A/D e D/A p. 2
Elettronica II Alcune architetture di convertitori A/D e D/A Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema email: liberali@dti.unimi.it http://www.dti.unimi.it/
DettagliDispositivi e Tecnologie Elettroniche. Il transistore MOS
Dispositivi e Tecnologie Elettroniche Il transistore MOS Il transistore MOS La struttura MOS a due terminali vista può venire utilizzata per costruire un condensatore integrato È la struttura base del
DettagliCircuiti per l Elaborazione del Segnale: Capacità Commutate
Circuiti per l Elaborazione del Segnale: Capacità Commutate Lucidi del Corso di Microelettronica Parte 6 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica
DettagliDispositivi unipolari Il contatto metallo-semiconduttore Il transistor JFET Il transistor MESFET Il diodo MOS Il transistor MOSFET
Dispositivi unipolari Il contatto metallo-semiconduttore Il transistor JFET Il transistor MESFET Il diodo MOS Il transistor MOSFET 1 Contatti metallo semiconduttore (1) La deposizione di uno strato metallico
DettagliLaboratorio di Elettronica
Laboratorio di Elettronica a.a. 2008-2009 Come nasce un circuito integrato Ing. Carmine Abbate e-mail: c.abbate@unicas.it webuser.unicas.it/elettronica PROGETTISTA Fabbricazione di un circuito integrato:
DettagliIndice. I Dispositivi a semiconduttore 1. Prefazione. Prologo. Breve storia dell elettronica
Indice Prefazione Prologo. Breve storia dell elettronica XI XIII I Dispositivi a semiconduttore 1 1 Semiconduttori 3 1.1 Forze, campi ed energia 3 1.2 Conduzione nei metalli 6 1.3 Semiconduttori intrinseci
DettagliLaboratorio di Strumentazione Elettronica
Ingegneria Facoltà di Dipartimento di Ingegneria Industriale e dell Informazione Laboratorio di Strumentazione Elettronica Alessia Manazza Per info rivolgersi al Dott. Lodovico Ratti Laboratorio di Strumentazione
DettagliIL MOSFET.
IL MOSFET Il MOSFET è certamente il più comune transistor a effetto di campo sia nei circuiti digitali che in quelli analogici. Il MOSFET è composto da un substrato di materiale semiconduttore di tipo
DettagliElettronica I Porte logiche CMOS
Elettronica I Porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/ liberali Elettronica
DettagliDispositivi e Tecnologie Elettroniche. Esercitazione Transistore MOS
Dispositivi e Tecnologie Elettroniche Esercitazione Transistore MOS Esercizio 1: testo Si consideri un sistema MOS costituito da un substrato di Si con drogaggio N A = 10 16 cm 3, uno strato di ossido
DettagliIndice. 1. Fisica dei semiconduttori La giunzione pn...49
i Indice 1. Fisica dei semiconduttori...1 1.1 La carica elettrica...1 1.2 Tensione...2 1.3 Corrente...5 1.4 Legge di Ohm...6 1.5 Isolanti e conduttori...12 1.6 Semiconduttori...15 1.7 Elettroni nei semiconduttori...18
Dettagli1) Il lato n è lungo (1 mm), mentre quello p è sicuramente corto (3 µm). Calcoliamo la regione di svuotamento per V = 0.5 V: = V.
ESERCIZIO 1 (DE,DTE) Una giunzione pn è caratterizzata da (W p e W n distanze tra il piano della giunzione e rispettivamente contatto p ed n): S = 1 mm, N D = 10 16 cm 3, W n = 1 mm, N A = 10 15 cm 3,
DettagliCircuiti Integrati. Anno Accademico 2012/2013 Massimo Barbaro
Circuiti Integrati Anno Accademico 2012/2013 Massimo Barbaro Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Informazioni sul corso Massimo
DettagliElettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS
Elettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS Valentino Liberali Dipartimento di Fisica Università degli Studi di Milano valentino.liberali@unimi.it Elettronica
DettagliMicroelettronica Indice generale
Microelettronica Indice generale Prefazione Rigraziamenti dell Editore Guida alla lettura Parte I Elettronica dello stato solido e dispositivi XV XVII XVIII Capitolo 1 Introduzione all elettronica 1 1.1
Dettagli(HIGH) 0 (LOW) Porte logiche. Porte Logiche. L inverter. Rappresentazione dei segnali
Porte logiche Porte Logiche Lucidi del Corso di Elettronica Digitale Modulo 2 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Una porta logica
DettagliJ e:gi UNZI ONEBASEEMETTI TORE J c:gi UNZI ONEBASECOLLETTORE IL TRANSISTOR AD EFFETTO DI CAMPO A GIUNZIONE, j FET (Shockley, 1951) E un componente che ha una sola giunzione p n. Geometria didattica
DettagliDE e DTE: PROVA SCRITTA DEL 23 Luglio ESERCIZIO 1 (DE,DTE) Un diodo p + n a base lunga, con µ n = 1100 cm 2 /Vs, µ p = 200 cm 2 /Vs,
DE e DTE: PROA SCRITTA DEL 23 Luglio 2015 ESERCIZIO 1 (DE,DTE) Un diodo p + n a base lunga, con µ n = 1100 cm 2 /s, µ p = 200 cm 2 /s, τ n = τ p = 1 µs, N A = 10 19 cm 3, N D = 5 10 15 cm 3, S = 1 mm 2
DettagliProgettazione di circuiti integrati
Architetture e reti logiche Esercitazioni VHDL a.a. 2007/08 Progettazione di circuiti integrati Stefano Ferrari UNIVERSITÀ DEGLI STUDI DI MILANO DIPARTIMENTO DI TECNOLOGIE DELL INFORMAZIONE Stefano Ferrari
Dettagli(HIGH) 0 (LOW) Porte logiche. Porte Logiche. L inverter. Rappresentazione dei segnali
Porte logiche Porte Logiche Lucidi del Corso di Elettronica Digitale Modulo 2 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Una porta logica
DettagliUniversità degli Studi di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Corso di Circuiti Integrati Anno Accademico 2016/2017
Università degli Studi di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Corso di Circuiti Integrati Anno Accademico 2016/2017 1 Introduzione In questo breve tutorial utilizzeremo il software
DettagliDE e DTE: PROVA SCRITTA DEL 5 febbraio ESERCIZIO 1 (DTE) 1) Descrivere i processi e disegnare le maschere necessarie alla realizzazione
DE e DTE: PROVA SCRITTA DEL 5 febbraio 011 ESERCIZIO 1 (DTE) 1) Descrivere i processi e disegnare le maschere necessarie alla realizzazione del dispositivo di cui nella figura è mostrata la sezione; la
DettagliFondamenti di Elettronica, Sez.3
Fondamenti di Elettronica, Sez.3 Alessandra Flammini alessandra.flammini@unibs.it Ufficio 24 Dip. Ingegneria dell Informazione 030-3715627 Lunedì 16:30-18:30 Fondamenti di elettronica, A. Flammini, AA2018-2019
DettagliA.S. 2015/16 CLASSE 5 AEE MATERIA: T.P.S.E. UNITA DI APPRENDIMENTO 1: AMPLIFICATORI OPERAZIONALI
A.S. 2015/16 CLASSE 5 AEE MATERIA: T.P.S.E. UNITA DI APPRENDIMENTO 1: AMPLIFICATORI OPERAZIONALI Essere capace di progettare le principali configurazioni circuitali con op-amp. Applicare i fondamentali
DettagliIl MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
Il MOSFET (Metal Oxide Semiconductor Field Effect Transistor). a figura 1 mostra la sezione di una porzione di fetta di silicio in corrispondenza di un dispositio MOSFET a canale n. In condizioni di funzionamento
DettagliELECTRONICS II OBIETTIVI FORMATIVI PREREQUISITI RICHIESTI FREQUENZA LEZIONI CONTENUTI DEL CORSO
DIPARTIMENTO DI INGEGNERIA ELETTRICA ELETTRONICA E INFORMATICA Corso di laurea in Ingegneria elettronica Anno accademico 2017/2018-3 anno ELECTRONICS II 9 CFU - 1 semestre Docente titolare dell'insegnamento
DettagliMETODOLOGIE PROGETTUALI CMOS
METODOLOGIE PROGETTUALI CMOS Un sistema elettronico/circuito integrato può essere descritto in tre diversi domini, comportamentale (behavior), strutturale e fisico. All interno di ciascun dominio la descrizione
DettagliSimulazione Spice. Simulazione Circuitale Spice. Netlist. Netlist
Simulazione Spice Simulazione Circuitale Spice Lucidi del Corso di Elettronica Digitale Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
DettagliIndice generale. Elettronica dello stato solido e dispositivi. Capitolo 1 Introduzione all elettronica 1
Prefazione Autori e Curatori Rigraziamenti dell Editore Guida alla lettura Parte I Elettronica dello stato solido e dispositivi XII XV XVI XVII Capitolo 1 Introduzione all elettronica 1 1.1 Breve storia
DettagliMemorie a semiconduttore e tecnologia
Memorie a semiconduttore e tecnologia Memorie a semiconduttore e tecnologia Architettura di una memoria Memorie non volatili Memorie a scrittura e lettura Processi di base Esempi 2 2005 Politecnico di
DettagliDE e DTE: PROVA SCRITTA DEL 22 Gennaio 2012
DE e DTE: PROVA SCRITTA DEL Gennaio 01 ESERCIZIO 1 (DE,DTE) Un processo per la realizzazione di transistori n-mos è caratterizzato da: N A = 10 16 cm 3, µ n canale = 800 cm /Vs, µ n bulk = 1000 cm /Vs,
DettagliELETTRONICA A - L OBIETTIVI FORMATIVI MODALITÀ DI SVOLGIMENTO DELL'INSEGNAMENTO PREREQUISITI RICHIESTI FREQUENZA LEZIONI
DIPARTIMENTO DI INGEGNERIA ELETTRICA ELETTRONICA E INFORMATICA Corso di laurea in Ingegneria informatica Anno accademico 2018/2019-3 anno ELETTRONICA A - L ING-INF/01-9 CFU - 1 semestre Docente titolare
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 IL LIVELLO HARDWARE Introduzione alle reti logiche Massimiliano Giacomin 1 DOVE CI TROVIAMO Livello del linguaggio specializzato Traduzione (compilatore) o interpretazione
DettagliMOS a canale N a Svuotamento La tensione di soglia V T di un MOS può variare fra (1-5) volt, il valore dipende da:
MOS a canale N a Svuotamento La tensione di soglia V T di un MOS può variare fra (1-5) volt, il valore dipende da: - cariche positive presenti nell'ossido - presenza di stati superficiali nell'interfaccia
DettagliUniversità degli Studi di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Corso di Circuiti Integrati Anno Accademico 2016/2017
Università degli Studi di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Corso di Circuiti Integrati Anno Accademico 2016/2017 1 Introduzione In questo breve tutorial utilizzeremo la suite
DettagliTesti del Syllabus. Docente BONI ANDREA Matricola: Insegnamento: PROGETTAZIONE ANALOGICA. Anno regolamento: 2013 CFU:
Testi del Syllabus Docente BONI ANDREA Matricola: 005069 Anno offerta: 2013/2014 Insegnamento: 1002748 - PROGETTAZIONE ANALOGICA Corso di studio: 5013 - INGEGNERIA ELETTRONICA Anno regolamento: 2013 CFU:
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 3 Luglio 2019
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 3 Luglio 2019 ESERCIZIO 1 Un diodo p + n è a base corta: W = 4 µm, N D = 10 16 cm 3, µ n = 0.1 m 2 /Vs, µ p = 0.04 m 2 /Vs, τ p = τ n = 10 6 s, S=1 mm 2. 1)
DettagliELETTRONICA per Ingegneria Elettrica
ELETTRONICA per Ingegneria Elettrica prof. ing. Giovanni Martines (insegnamento da 6 CFU codice 70/0052-M) prof. ing. Giovanni Martines Riceve gli studenti tutti i martedì dalle 11 alle 13 tutti i giovedì
DettagliRivelatori a semiconduttore
Rivelatori a semiconduttore Luca Poletto Istituto Nazionale per la Fisica della Materia CNR poletto@dei.unipd.it FOTODIODI 2 SEMICONDUTTORI I materiali si possono classificare in base al loro comportamento
DettagliSimulazione Circuitale SPICE
Simulazione Circuitale SPICE Lucidi del Corso di Elettronica Digitale Modulo 6 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Simulazione
DettagliSimulazione SPICE. Simulazione Circuitale SPICE. Software commerciali. Design entry. Lucidi del Corso di Elettronica Digitale Modulo 6
Simulazione SPICE Simulazione Circuitale SPICE Lucidi del Corso di Elettronica Digitale Modulo 6 SPICE è un software per la simulazione di circuiti a livello transistor diventato ormai lo standard, sviluppato
DettagliElettronica per telecomunicazioni
Elettronica per telecomunicazioni 1 Cosa c è nell unità corso Elettronica per telecomunicazioni 0: presentazione (questa lezione) A: amplificatori, filtri, oscillatori, mixer B: circuiti ad aggancio di
DettagliL'INDUZIONE ELETTROSTATICA E IL COMANDO DI TENSIONE DEL GATE DEL MOSFET
STRUTTURA COSTRUTTIVA DEL MOSFET (Adattamento da http://users.unimi.it/metis/metis-3mkb/courseware/fet/indice%20mosfet.htm ) Il transistor MOS si presenta costruito fisicamente come nella figura accanto.
DettagliNote sul layout. di circuiti CMOS
Note sul layout di circuiti CMOS S. Salvatori - Microelettronica marzo 2017 (16 di 85) Nelle prossime slide vedremo qualche esempio di layout di dispotivi CMOS. Un layout è in pratica la rappresentazione
DettagliDE e DTE: PROVA SCRITTA DEL 8 Febbraio 2012
DE e DTE: PROA SCRITTA DEL 8 Febbraio 01 ESERCIZIO 1 (DE,DTE) Una struttura n-mos ( = 10 16 cm 3, t ox = 30 nm) è realizzata con un processo polysilicon gate n +. La struttura è illuminata con luce rossa
DettagliTecniche di Progettazione Digitale Richiami all algebra di Boole; domini di rappresentazione p. 2
Tecniche di Progettazione Digitale Richiami all algebra di Boole; domini di rappresentazione Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it
DettagliElettronica per rivelatori al silicio. Angelo Rivetti INFN Sezione di Torino
Elettronica per rivelatori al silicio Angelo Rivetti INFN - Torino Un esempio di sistema In un tipico sistema si devono leggere centinaia di rivelatori disposti su più piani. Si possono dover leggere milioni
DettagliElettronica Circuiti con amplificatori operazionali; comparatore; conversione analogico-digitale
Elettronica Circuiti con amplificatori operazionali; comparatore; conversione analogico-digitale Valentino Liberali Dipartimento di Fisica Università degli Studi di Milano valentino.liberali@unimi.it Elettronica
DettagliI dispositivi elettronici. Dispense del corso ELETTRONICA L
I dispositivi elettronici Dispense del corso ELETTRONICA L Sommario I semiconduttori La giunzione pn Il transistor MOS Cenni sul principio di funzionamento Modellizzazione Fenomeni reattivi parassiti Top-down
DettagliA.S. 2015/16 CLASSE 5 AEE MATERIA: LABORATORIO DI T.P.S.E.
A.S. 2015/16 CLASSE 5 AEE MATERIA: LABORATORIO DI T.P.S.E. UNITA DI APPRENDIMENTO 1: AMPLIFICATORI OPERAZIONALI Essere capace di progettare le principali configurazioni circuitali con op-amp. Caratteristiche
DettagliProcesso di Fabbricazione
Progettazione Microelettronica Processo di Fabbricazione 1 Processo CMOS tradizionale 2 Un moderno processo CMOS gate-oxide TiSi 2 AlCu Tungsten SiO 2 n+ p-well p-epi poly n-well p+ SiO 2 p+ Processo CMOS
DettagliAmplificatore Operazionale
4 Corso Telematici 01/02/2010 Scuola Telecomunicazioni FFAA 1 L amplificatore operazionale è un circuito integrato analogico (può essere realizzato integrando su stesso chip di silicio sia dispositivi
DettagliISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2018/2019
ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2018/2019 CLASSE 5 G Disciplina: Elettronica PROGETTAZIONE DIDATTICA ANNUALE Elaborata e sottoscritta dai docenti: cognome nome Milio Davide
DettagliTransistor a giunzione bipolare
Transistor In elettronica, il transistor a collettore comune è una configurazione del transistor a giunzione bipolare usata comunemente come buffer di tensione. In tale dispositivo il nodo di collettore
DettagliELETTROTECNICA ED ELETTRONICA (C.I.) Modulo di Elettronica. Lezione 7. a.a
32586 - ELETTROTENIA ED ELETTRONIA (.I.) Modulo di Elettronica Lezione 7 a.a. 2010-2011 Bipolar Junction Transistor (BJT) Il BJT è realizzato come una coppia di giunzioni PN affiancate. Esistono due categorie
DettagliTecnologie fondamentali dei circuiti integrati:panoramica
Tecnologie fondamentali dei circuiti integrati:panoramica Riferimenti Bibliografici: Paolo Spirito Elettronica digitale, Mc Graw Hill Capitolo 2 Zs. M. Kovàcs Vajna Tecnologia planare del silicio I sistemi
DettagliDE e DTE: PROVA SCRITTA DEL 23 Giugno 2012
DE e DTE: PROA SCRITTA DEL 23 Giugno 2012 ESERCIZIO 1 (DE,DTE) Un transistore bipolare npn (N D emettitore = 10 16 cm 3, N A base = 10 16 cm 3, N D collettore = 10 15 cm 3, τ n = τ p = 10 6 s, µ n = 1000
DettagliSimulazione. Simulazione verilog. Testbench. Testbench
Simulazione Simulazione verilog Lucidi del Corso di Elettronica Digitale Modulo 8 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Il verilog
DettagliReti Logiche Combinatorie
Reti Logiche Combinatorie Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica combinatoria Un blocco di logica
Dettaglislides per cortesia di Prof. B. Bertucci
slides per cortesia di Prof. B. Bertucci Giunzione p-n in equilibrio: Densità di portatori maggiori maggioritari/ minoritari dai due lati della giunzione (lontano dalla zona di contatto): Nella zona di
DettagliDE e DTE: PROVA SCRITTA DEL 8 Giugno 2015
DE e DTE: PROVA SCRITTA DEL 8 Giugno 2015 ESERCIZIO 1 (DE,DTE) Il transistore in gura è un n + pn + con base = 10 16 cm 3, τ n = 1 µs, µ n = 0.1 m 2 /Vs, S = 1mm 2. La resistenza R C = 1 kω, e V CC = 12
DettagliELETTRONICA per Ingegneria Elettronica
ELETTRONICA per Ingegneria Elettronica prof. ing. Giovanni Martines (insegnamento da 8 CFU codice 70/0052-M) prof. ing. Giovanni Martines Riceve gli studenti tutti i martedì dalle 11 alle 13 tutti i giovedì
DettagliCorso di Circuiti Integrati Anno Accademico 2018/2019
Università degli Studi di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica EOLAB - Laboratorio di Microelettronica Corso di Circuiti Integrati Anno Accademico 2018/2019 ESERCITAZIONE 1 Dato
DettagliStadi Amplificatori di Base
Stadi Amplificatori di Base Biagio Provinzano Marzo 2005 Ipotesi di lavoro: i) Transistor npn acceso ed in zona attiva v BE 1 0.7V e v C >v B ii) Consideriamo un classico schema di polarizzazione con quattro
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 13 Giugno 2018
POVA SCITTA di DISPOSITIVI ELETTONICI del 13 Giugno 2018 ESECIZIO 1 In gura è rappresentato un circuito, basato su un transistore bipolare n + pn +, = 2 kω. Per il transistore abbiamo N Abase = 10 16 cm
DettagliMemorie a semiconduttore
Memorie a semiconduttore Lucidi del Corso di Circuiti Integrati Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Memorie: classificazione Le
DettagliFONDAMENTI di ELETTRONICA per Ingegneria Elettrica Elettronica
FONDAMENTI di ELETTRONICA per Ingegneria Elettrica Elettronica prof. ing. Giovanni Martines (insegnamento da 10 CFU codice IN/0022) prof. ing. Giovanni Martines Riceve gli studenti tutti i martedì dalle
DettagliPROCESSO DI FABBRICAZIONE DISPOSITIVI CMOS. Ing. Marco Grossi Università di Bologna, DEI
PROCESSO DI FABBRICAZIONE DISPOSITIVI CMOS Ing. Marco Grossi Università di Bologna, DEI e-mail : marco.grossi8@unibo.it Il transistore MOS Modello 2D di un transistore nmos Modello 3D di un transistore
DettagliIl Sistema Metallo Ossido Semiconduttore (MOS)
Il Sistema Metallo Ossido Semiconduttore (MOS) E una struttura simile ad un condensatore, con queste differenze: A polarizzazione nulla la concentrazione dei portatori nel semiconduttore è assai minore
DettagliTesi di Laurea. Impiego dell Arseniuro di Gallio nelle moderne tecnologie ULSI
Università degli Studi di Padova Facoltà di Ingegneria Corso di Laurea in Ingegneria Elettronica Impiego dell Arseniuro di Gallio nelle moderne tecnologie ULSI Relatore: Prof. Andrea Cester 25 Novembre
Dettagli