I CONTATORI SINCRONI

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "I CONTATORI SINCRONI"

Transcript

1 I CONTATORI SINCRONI Premessa I contatori sincroni sono temporizzati in modo tale che tutti i Flip-Flop sono commutato ( triggerati ) nello stesso istante. Ciò si realizza collegando la linea del clock a ciascuno stadio del contatore. Ciò significa che tutti i FF del contatore commuteranno o memorizzeranno lo stato secondo il valore che ha la propria entrata quando arriva il clock. Se un FF commuta la sua uscita influenzerà il FF dello stadio successivo solo all'arrivo del prossimo impulso di clock. Contatore sincrono a 2 bit Il circuito di un contatore sincrono binario a 2 bit è mostrato in figura 1: FIGURA 1 - Schema elettrico di un contatore binario a 2 bit. Si supponga che inizialmente il contatore sincrono sia resettato ( Q 0 = 0 e Q 1 = 0 ). Quando arriva il fronte di salita del primo impulso di clock, FF0 commuta, perché la sua entrata è ALTA e la sua uscita passa da 0 a 1. Nello stesso istante che il clock arriva su FF0 arriva anche su FF1, la cui entrata è collegata a Q 0, e quindi BASSA, perché non ha effettuato ancora la commutazione da 0 a 1: quindi non commuta, ma rimane nello stato in cui si trova. L'arrivo del secondo impulso clock fa commutare ancora FF0, la cui uscita passa da 1 a 0. Anche FF1 commuterà, perché la sua entrata a T collegata a Q 0 vale ancora 1, cioè è ALTA e quindi toggla, facendo passare la sua uscita, Q 1, da 0 a 1. In modo analogo, quando arriva il terzo impulso di clock, FF0, commuta sempre e la sua uscita passa da 0 a 1, mentre FF1 non cambia di stato e la sua uscita resta 1. All'arrivo del quarto impulso di clock, entrambi i FF commutano, avendo le proprie entrate T ALTE, e portano le rispettive uscite allo stato basso. Il contatore, con il quarto impulso, si è riclicato e il conteggio riparte dall'inizio, come mostra figura 2, degli andamenti temporali delle uscite Q 0 e Q

2 FIGURA 2 - Andamento temporale delle uscite di un contatore binario a 2 bit. In figura 2 nel tracciare gli andamenti temporali, non si è tenuto conto dei ritardi di propagazione dei segnali attraverso i FF. Per questo motivo tutte le commutazioni appaiono coincidenti, mentre in realtà sono sfasati di leggero ritardo. Contatore sincrono a 3 bit In figura 3 è mostrato lo schema elettrico di un contatore binario sincrono a 3 bit. Ovviamente servono 3 FF e tutti clockati contemporaneamente col segnale di clock. A differenza del contatore a 2 bit viene usata una porta logica per evitare commutazioni inopportune di FF2. FIGURA 3 - Schema elettrico di un contatore binario a 3 bit. La sequenza degli stati di un contatore binario a 3 bit è mostrata nella tabella di figura 4. Si noti come dopo l ottavo clock il contatore si ricicli e riprenda il conteggio dallo

3 FIGURA 4 - Tabella con lo stato delle uscite del contatore binario sincrono a 3 bit. La presenza della porta AND sull'ingresso T di FF2 serve ad evitare che il Flip-Flop commuti ogni volta che l'uscita di Q 1 è alta quando arriva un impulso di clock ( vedi impulsi 2 e 6 ). Infatti, FF2 deve cambiare di stato solo quando Q 0 e Q 1 sono entrambe alte. L'andamento temporale delle uscite del contatore sono mostrate in figura. FIGURA 5 - Andamento temporale delle uscite di un contatore binario a 3 bit. Contatore sincrono a 4 bit Questo contatore viene realizzato con FF di tipo T attivi sul fronte di discesa del clock. Anche in questo caso si ricorrerà all uso di porte logiche, per evitare che FF2 e FF3 commutino anche quando non dovrebbero farlo. L ingresso T di FF0 viene sempre mantenuto alto e quindi ad ogni impulso di clock FF0 commuta. FF1, invece commuta solo quando l uscita Q0 passa dallo stato ALTO allo stato BASSO. FF2 e FF3 commutano ogni qualvolta l uscita del FF che lo precede passa da 1 a 0 e questo non va bene, perché altrimenti il conteggio non seguirebbe la sequenza di conteggio binario. Per quanto riguarda FF2, questo deve commutare, come visto per il contatore a 3 bit, solo quando Q0 = Q1 = 1 Il flip flop FF3 deve commutare solo quando Q0 = Q1 = Q2 = 1 139

4 La tabella seguente, mostra quanto indicato : I rettangoli azzurri indicano i valori di Q0 e Q1 per i quali la prima porta AND consente ad FF2 di commutare; infatti il clock successivo il valore di Q2 ha cambiato di stato. Questa situazione si verifica al clock T3, al clock T7, al clock T11 e al clock T15. In realtà i clock T7 e T15 sono gialli perché indicano contemporaneamente anche il cambiamento di stato di Q3. I rettangoli gialli indicano i valori di Q0, Q1, Q2 per i quali deve commutare l uscita Q3 di FF3. In corrispondenza di quei clock, il T7 e il T15, la seconda porta AND consentirà a FF3 di cambiare di stato. Si veda lo schema elettrico di figura 7. FIGURA 6 - Tabella con lo stato delle uscite del contatore binario sincrono a 4 bit. FIGURA 7 - Schema elettrico di un contatore binario sincrono a 4 bit. 140

5 FIGURA 8 - Andamento temporale delle uscite di un contatore binario sincrono a 4 bit. Contatore sincrono a decade. E un contatore il cui conteggio è del tutto uguale a quello presentato con i contatori asincroni. UN contatore a decade è essenzialmente un contatore BCD, cioè un contatore che conta da 0 a 9 binario. Una volta raggiunto lo stato 1001 corrispondente al 9, invece di proseguire con lo stato 1010, ritorna allo stato iniziale Si è voluto usare una tecnica diversa da quella vista per il contatore asincrono a decade, senza ricorrere al reset dei 4 FF mediante un impulso inviato all ingresso asincrono Clear. La tabella seguente, figura 9, mostra la sequenza dello stato delle uscite durante la sequenza di conteggio e analizzando proprio questi stati è possibile comprendere il funzionamento di questo tipo di contatore. FIGURA 9 - Sequenza dello stato delle uscite nel conteggio BCD. 141

6 FIGURA 10 - Schema elettrico di un contatore binario sincrono a decade. La colonna relativa all uscita Q0 del FF0 mostra che questa commuta ogni volta che arriva un impulso di clock. Quindi l ingresso T1 deve essere collegato a Vcc per consentire la funzione Toggle di FF0. 142

CONTATORI ASINCRONI. Fig. 1

CONTATORI ASINCRONI. Fig. 1 CONTATORI ASINCRONI Consideriamo di utilizzare tre Flip Flop J K secondo lo schema seguente: VCC Fig. 1 Notiamo subito che tuttigli ingressi J K sono collegati alle Vcc cioe allo stato logico 1, questo

Dettagli

Verifica di Sistemi. 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0

Verifica di Sistemi. 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 Verifica di Sistemi 1.Qual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano direttamente

Dettagli

Registri. «a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net

Registri. «a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net «a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net Registri Registri semplici....................................... 1823 Registri a scorrimento..................................

Dettagli

Circuiti sequenziali e elementi di memoria

Circuiti sequenziali e elementi di memoria Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock

Dettagli

Macchine sequenziali sincrone. Macchine sincrone

Macchine sequenziali sincrone. Macchine sincrone Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali sincrone Lezione 27 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria

Dettagli

Reti sequenziali sincrone

Reti sequenziali sincrone Reti sequenziali sincrone Un approccio strutturato (7.1-7.3, 7.5-7.6) Modelli di reti sincrone Analisi di reti sincrone Descrizioni e sintesi di reti sequenziali sincrone Sintesi con flip-flop D, DE, T

Dettagli

Flip-flop Macchine sequenziali

Flip-flop Macchine sequenziali Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli

Dettagli

Architettura dei Calcolatori Reti Sequenziali Sincrone

Architettura dei Calcolatori Reti Sequenziali Sincrone Architettura dei Calcolatori Reti Sequenziali Sincrone Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Reti Sequenziali Sincrone Sommario: Introduzione, tipi e definizione Condizioni per il corretto

Dettagli

CAPITOLO 2 CIRCUITI SEQUENZIALI

CAPITOLO 2 CIRCUITI SEQUENZIALI 34 CAPITOLO 2 CIRCUITI SEQUENZIALI I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante, le uscite non dipendono solo dai livelli logici presenti sugli ingressi nello stesso istante

Dettagli

Calcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin

Calcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin Calcolatori Elettronici A a.a. 2008/2009 RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin 1 Esercizio 1: implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente

Dettagli

Controllo Remoto tramite Telefono Cellulare

Controllo Remoto tramite Telefono Cellulare I.T.I. Modesto PANETTI B A R I Via Re David, 186-70125 BARI 080-542.54.12 - Fax 080-542.64.32 Internet http://www.itispanetti.it email : BATF05000C@istruzione.it A.S. 2009/2010 LABORATORIO DI TELECOMUNICAZIONI

Dettagli

Classe III specializzazione elettronica. Elettrotecnica e elettronica

Classe III specializzazione elettronica. Elettrotecnica e elettronica Classe III specializzazione elettronica Elettrotecnica e elettronica Macro unità n 1 Sistema binario e porte logiche Sistema di numerazione binario: conversioni binario-decimale e decimale-binario Porte

Dettagli

Flip-flop, registri, la macchina a stati finiti

Flip-flop, registri, la macchina a stati finiti Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di

Dettagli

Reti sequenziali. Esempio di rete sequenziale: distributore automatico.

Reti sequenziali. Esempio di rete sequenziale: distributore automatico. Reti sequenziali 1 Reti sequenziali Nelle RETI COMBINATORIE il valore logico delle variabili di uscita, in un dato istante, è funzione solo dei valori delle variabili di ingresso in quello stesso istante.

Dettagli

Macchine sequenziali

Macchine sequenziali Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di

Dettagli

Misure di frequenza e di tempo

Misure di frequenza e di tempo Misure di frequenza e di tempo - 1 Misure di frequenza e di tempo 1 - Contatori universali Schemi e circuiti di riferimento Per la misura di frequenza e di intervalli di tempo vengono diffusamente impiegati

Dettagli

Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici

Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e

Dettagli

Conversione A/D. Corso di Misure Elettriche http://sms.unipv.it/misure/

Conversione A/D. Corso di Misure Elettriche http://sms.unipv.it/misure/ Conversione A/D Corso di Misure Elettriche http://sms.unipv.it/misure/ Piero Malcovati Dipartimento di Ingegneria Industriale e dell Informazione Università di Pavia piero.malcovati@unipv.it Piero Malcovati

Dettagli

Capitolo 5 - Macchine asincrone

Capitolo 5 - Macchine asincrone ppunti di lettronica igitale apitolo - acchine asincrone Introduzione... ircuiti asincroni in modo fondamentale... etodo di sintesi... sempio: latch asincrono di tipo J-K...6 sempio: misuratore di riflessi...

Dettagli

Programmazione modulare a.s.2015-2016

Programmazione modulare a.s.2015-2016 Programmazione modulare a.s.015-016 Indirizzo:Informatica \Disciplina: Telecomunicazioni Prof. MAIO Patrizia Rosi Filippo Classe:3 A 3 B Informatica ore settimanali 3 di cui di laboratorio) Libro di testo:telecomunicazioni

Dettagli

9. Conversione Analogico/Digitale

9. Conversione Analogico/Digitale Dipartimento di Ingegneria Elettrica Università di Pavia Corso di Misure Elettriche Capitolo 9 9. Conversione Analogico/Digitale http://ims.unipv.it/~piero/misure.html 9.1. Generalità In un convertitore

Dettagli

T9 REGISTRI, CONTATORI, MEMORIE A SEMICONDUTTORE

T9 REGISTRI, CONTATORI, MEMORIE A SEMICONDUTTORE T9 REGISTRI, CONTATORI, MEMORIE A SEMICONDUTTORE T9.1 I registri integrati hanno spesso una capacità di 4 bit o multipla di 4 bit. Nel linguaggio informatico un gruppo di 4 bit viene detto: [a] byte....

Dettagli

Chapter 1. Circuiti sequenziali: macchine a stati

Chapter 1. Circuiti sequenziali: macchine a stati Chapter 1 Circuiti sequenziali: macchine a stati Nella prima parte del corso ci siamo occupati dei circuiti combinatori. In un circuito combinatorio con un ouput Z funzione degli input X 1 ; : : : X n,

Dettagli

Esercitazione RSS FONDAMENTI DI INFORMATICA B. Università degli studi di Parma Dipartimento di Ingegneria dell informazione DIDATTICA A DISTANZA

Esercitazione RSS FONDAMENTI DI INFORMATICA B. Università degli studi di Parma Dipartimento di Ingegneria dell informazione DIDATTICA A DISTANZA Esercitazione RSS FONDAMENTI DI INFORMATICA B DIDATTICA A DISTANZA Università degli studi di Parma Dipartimento di Ingegneria dell informazione tutore: Ing. A. Tibaldi 6 maggio 2002 INDICE 1 Indice 1 Macchine

Dettagli

CAPITOLO III LE RETI SEQUENZIALI

CAPITOLO III LE RETI SEQUENZIALI -3.1- CAPITOLO III LE RETI SEQUENZIALI 3.1 INTRODUZIONE Le reti sequenziali sono reti logiche nelle quali il valore dell'uscita Y ad un certo istante t è funzione sia del valore assunto dalle variabili

Dettagli

Introduzione ai microcontrollori

Introduzione ai microcontrollori Introduzione ai microcontrollori L elettronica digitale nasce nel 1946 con il primo calcolatore elettronico digitale denominato ENIAC e composto esclusivamente di circuiti a valvole, anche se negli anni

Dettagli

Università degli studi di Lecce

Università degli studi di Lecce Università degli studi di Lecce Tesina di elettronica 2 Studente: Distante Carmelo Facoltà: Ingegneria Informatica teledidattica Generatore di Numeri casuali Anno Accademico 2002/2003 Generatore di numeri

Dettagli

Tecnica basata su Relazioni I/O Motore: Marcia/Motore/Arresto

Tecnica basata su Relazioni I/O Motore: Marcia/Motore/Arresto SIMULAZIONE: Tecnica basata su Relazioni I/O Motore: Marcia/Motore/Arresto Richiamare con il menu «Strumenti» la voce «Simula unità» Click qui In alternativa posso usare questo bottone Chiudere eventuali

Dettagli

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 1 (Capitolo 2) Reti Logiche Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie

Dettagli

x y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario

x y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario Esercitazione di Calcolatori Elettronici Prof. Gian Luca Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali

Dettagli

Calcolatori Elettronici B a.a. 2006/2007

Calcolatori Elettronici B a.a. 2006/2007 Calcolatori Elettronici B a.a. 2006/2007 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Due tipi di unità funzionali Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in ingresso

Dettagli

Nome e Cognome. 2 Calcolare il valore efficace di una tensione sinusoidale con Vmax = 18 V

Nome e Cognome. 2 Calcolare il valore efficace di una tensione sinusoidale con Vmax = 18 V VERIFICA SCRITTA DI ELETTRONICA Classe IVME A. S. 2013/2014 27 ottobre 2013 [1,5 punti per gli esercizi 1-5-7-8; 1 punto per gli esercizio (2, 3, 4, 6)] Nome e Cognome. 1 Calcolare il valore di Vx nel

Dettagli

Anno Accademico 2005-06 PREPARAZIONE DI LEZIONI E DISPENSE. Automi a Stati Finiti

Anno Accademico 2005-06 PREPARAZIONE DI LEZIONI E DISPENSE. Automi a Stati Finiti Anno Accademico 2005-06 PREPARAZIONE DI LEZIONI E DISPENSE Prof. Enrico Ambrosini Automi a Stati Finiti Prof. Claudio Cancelli SILSIS- Sede di Bergamo e Brescia 2 Automi a Stati Finiti SCOPO SVILUPPARE

Dettagli

CAPITOLO 1 - RICHIAMI TEORICI

CAPITOLO 1 - RICHIAMI TEORICI Premessa Scopo di questa breve premessa è quello di informare il lettore sull organizzazione della trattazione, che è composta da due parti (che corrispondono a due capitoli): - una prima parte che contiene

Dettagli

ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016

ISTITUTO ISTRUZIONE SUPERIORE L. EINAUDI ALBA ANNO SCOLASTICO 2015/2016 ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016 CLASSE 3 I Discip lina: Elettrotecnica ed Elettronica PROGETTAZIONE DIDATTICA ANNUALE Elaborata e sottoscritta dai docenti: cognome

Dettagli

CORSO DI ELETTRONICA DEI SISTEMI DIGITALI

CORSO DI ELETTRONICA DEI SISTEMI DIGITALI CORSO DI ELETTRONICA DEI SISTEMI DIGITALI Capitolo 1 Porte logiche in tecnologia CMOS 1.0 Introduzione 1 1.1 Caratteristiche elettriche statiche di un transistore MOS 2 1.1.1 Simboli circuitali per un

Dettagli

TECNICA DELLA CIRCOLAZIONE

TECNICA DELLA CIRCOLAZIONE 1 INFRASTRUTTURE FERROVIARIE TECNICA DELLA CIRCOLAZIONE A.A. 2008-09 2 DISTANZIAMENTO DEI TRENI Criteri di sicurezza La tecnica della marcia guida vincolata si basa sul vincolo, imposto dalla via per la

Dettagli

FSM: Macchine a Stati Finiti

FSM: Macchine a Stati Finiti FSM: Macchine a Stati Finiti Sommario Introduzione Automi di Mealy Automi di Moore Esempi Introduzione Metodo per descrivere macchine di tipo sequenziale Molto utile per la descrizione di Unità di controllo

Dettagli

Strumenti Digitali. Corso di Misure Elettriche http://sms.unipv.it/misure/

Strumenti Digitali. Corso di Misure Elettriche http://sms.unipv.it/misure/ Strumenti Digitali Corso di Misure Elettriche http://sms.unipv.it/misure/ Piero Malcovati Dipartimento di Ingegneria Industriale e dell Informazione Università di Pavia piero.malcovati@unipv.it Piero Malcovati

Dettagli

Versione A: caricamento ed esecuzione del codice

Versione A: caricamento ed esecuzione del codice Versione A: caricamento ed esecuzione del codice «Nella sua prima versione, la CPU si compone soltanto di registri utili ad accedere alla memoria per leggere il codice operativo da eseguire, come di vede

Dettagli

Corso di Laurea in Informatica Architetture degli Elaboratori

Corso di Laurea in Informatica Architetture degli Elaboratori Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Esonero del 25 maggio 2005 Esercizio 1 (punti 3) Una scheda di memoria di un telefono cellulare mette a disposizione 8Mbyte di

Dettagli

Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per:

Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per: INTRODUZIONE AI CONTATORI Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per: o Conteggio di eventi o Divisione di frequenza o Temporizzazioni Principi

Dettagli

FONDAMENTI DI LOGICA DIGITALE 1 DL 3155E20 LOGICA. Blocchi funzionali. Argomenti teorici

FONDAMENTI DI LOGICA DIGITALE 1 DL 3155E20 LOGICA. Blocchi funzionali. Argomenti teorici L1 LOGICA FONDAMENTI DI LOGICA DIGITALE 1 Concetti di logica: teoremi fondamentali dell'algebra booleana Sistema binario Funzioni logiche Descrizione algebrica delle reti logiche e le tavole della verità

Dettagli

Macchine a stati finiti. Sommario. Sommario. M. Favalli. 5th June 2007

Macchine a stati finiti. Sommario. Sommario. M. Favalli. 5th June 2007 Sommario Macchine a stati finiti M. Favalli 5th June 27 4 Sommario () 5th June 27 / 35 () 5th June 27 2 / 35 4 Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:

Dettagli

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi:

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi: Modulo 8 Elettronica Digitale Contenuti: Introduzione Sistemi di numerazione posizionali Sistema binario Porte logiche fondamentali Porte logiche universali Metodo della forma canonica della somma per

Dettagli

Macchine a stati finiti. Sommario. Sommario. M. Favalli. Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:

Macchine a stati finiti. Sommario. Sommario. M. Favalli. Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante: Sommario Macchine a stati finiti M. Favalli Engineering Department in Ferrara 4 Sommario (ENDIF) Analisiesintesideicircuitidigitali / 35 (ENDIF) Analisiesintesideicircuitidigitali 2 / 35 4 Le macchine

Dettagli

Appunti di reti logiche. Ing. Luca Martini

Appunti di reti logiche. Ing. Luca Martini Appunti di reti logiche Ing. Luca Martini 11 aprile 2003 Capitolo 1 Reti combinatorie Sommario In questo breve documento mostreremo sia alcuni concetti base sulle reti combinatorie, che alcuni dei moduli

Dettagli

Tecnologie e Progettazione dei sistemi Informatici e di Telecomunicazioni Scheda Recupero Estivo Obiettivo

Tecnologie e Progettazione dei sistemi Informatici e di Telecomunicazioni Scheda Recupero Estivo Obiettivo Tecnologie e Progettazione dei sistemi Informatici e di Telecomunicazioni Scheda Recupero Estivo Classe IIIG Il recupero estivo nella materia sarà valutato con un test scritto, durante i giorni dedicati

Dettagli

Architettura degli elaboratori - modulo A Anno Accademico 2000 / 2001. Capitolo 6 - Memorie

Architettura degli elaboratori - modulo A Anno Accademico 2000 / 2001. Capitolo 6 - Memorie Architettura degli elaboratori - modulo A Anno Accademico 2 / 2 Capitolo 6 - Memorie Una cella di memoria in un sistema digitale è un qualcosa in grado di memorizzare il valore booleano che una variabile

Dettagli

PROGRAMMAZIONE MODULARE

PROGRAMMAZIONE MODULARE PROGRAMMAZIONE MODULARE ANNO SCOLASTICO 2013-2014 Indirizzo: ELETTROTECNICA - SIRIO Disciplina: ELETTRONICA Classe: 3^ Sezione: AES Numero di ore settimanali: 2 ore di teoria + 2 ore di laboratorio Modulo

Dettagli

Macchine a stati finiti sincrone

Macchine a stati finiti sincrone Macchine a stati finiti sincrone Modulo 6 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Macchine a stati finiti Dall

Dettagli

che vengano generati nell ordine corretto i sistema (es., la memoria, l unità aritmetico-

che vengano generati nell ordine corretto i sistema (es., la memoria, l unità aritmetico- Principi di architetture dei calcolatori: l unità di controllo Mariagiovanna Sami L unità di controllo Per eseguire le istruzioni di macchina, occorre che vengano generati nell ordine corretto i segnali

Dettagli

Trasmissione Seriale e Parallela. Interfacce di Comunicazione. Esempio di Decodifica del Segnale. Ricezione e Decodifica. Prof.

Trasmissione Seriale e Parallela. Interfacce di Comunicazione. Esempio di Decodifica del Segnale. Ricezione e Decodifica. Prof. Interfacce di Comunicazione Università degli studi di Salerno Laurea in Informatica I semestre 03/04 Prof. Vincenzo Auletta auletta@dia.unisa.it http://www.dia.unisa.it/professori/auletta/ 2 Trasmissione

Dettagli

Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo. Dip switch Pulsante n.a. Octal tri-state buffer IC2 = MM 2114

Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo. Dip switch Pulsante n.a. Octal tri-state buffer IC2 = MM 2114 SCH 31 Scrittura/lettura RAM Obiettivi Strumenti e componenti Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo S1 S5 P1 IC1 = 74LS244 Dip switch Pulsante n.a. Octal tri-state

Dettagli

Introduzione alla programmazione dei PLC. ITI Alessandro Volta - Sassuolo Anno Scolastico 2009/2010

Introduzione alla programmazione dei PLC. ITI Alessandro Volta - Sassuolo Anno Scolastico 2009/2010 Introduzione alla programmazione dei PLC ITI Alessandro Volta - Sassuolo Anno Scolastico 2009/2010 Programmazione dei PLC 1 Concetti introduttivi La scrittura di un programma per PLC si basa sull'utilizzo

Dettagli

Le Mappe di Karnaugh.

Le Mappe di Karnaugh. Le Mappe di Karnaugh. Introduzione Le mappe di Karnaugh rappresentano un metodo grafico-sistematico per la semplificazione di qualsiasi funzione booleana. Questo metodo si basa su poche regole e se applicate

Dettagli

CAPITOLO VI CIRCUITI SEQUENZIALI ASINCRONI

CAPITOLO VI CIRCUITI SEQUENZIALI ASINCRONI CAPITOLO VI CIRCUITI SEQUENZIALI ASINCRONI 6.) Introduzione. Nel capitolo precedente sono stati presi in considerazione gli aspetti essenziali dei circuiti sequenziali ed e' stato introdotto il modello

Dettagli

Progettazione di circuiti digitali e linguaggio VHDL

Progettazione di circuiti digitali e linguaggio VHDL Progettazione di circuiti digitali e linguaggio VHDL Sergio Ricciarini ~ INFN Firenze Corso di Elettronica Generale I Laurea Specialistica in Scienze Fisiche e Astrofisiche Dip. di Fisica - Università

Dettagli

acquisire informazioni su grandezze analogiche, trasformandole in stringhe di bit

acquisire informazioni su grandezze analogiche, trasformandole in stringhe di bit Convertitori analogico/digitali Un convertitore analogico digitale ha la funzione inversa a quella di un convertitore DAC, poiché il suo scopo è quello di permetter ad un sistema a microprocessore di acquisire

Dettagli

Sequential Logic. 2 storage mechanisms positive feedback charge-based. Inputs. Outputs COMBINATIONAL LOGIC. Current State. Next state.

Sequential Logic. 2 storage mechanisms positive feedback charge-based. Inputs. Outputs COMBINATIONAL LOGIC. Current State. Next state. Sequential Logic Inputs Current State COMBINATIONAL LOGIC Registers Outputs Next state CLK 2 storage mechanisms positive feedback charge-based ES-TLC 5/6 - F. ella Corte V o i i 2 2 5 5 V V o o V V 5 V

Dettagli

MISURE CON L OSCILLOSCOPIO

MISURE CON L OSCILLOSCOPIO MISURE CON L OSCILLOSCOPIO Misure di ampiezza (1/4) Per effettuare misure di ampiezza con l oscilloscopio l di norma si eseguono in sequenza i seguenti passi: 1. Si procede innanzitutto alla predisposizione

Dettagli

Esperimentazioni di Fisica 3 AA 2013-2014. Tracking ADC. M. De Vincenzi

Esperimentazioni di Fisica 3 AA 2013-2014. Tracking ADC. M. De Vincenzi Esperimentazioni di Fisica 3 AA 2013-2014 Tracking ADC M. De Vincenzi 1 Introduzione La digitalizzazione di segnali analogici si realizza tramite dispositivi che vengono detti ADC (acronimo per Analog

Dettagli

Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche

Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche 3.1 LE PORTE LOGICHE E GLI OPERATORI ELEMENTARI 3.2 COMPORTAMENTO A REGIME E IN TRANSITORIO DEI CIRCUITI COMBINATORI I nuovi

Dettagli

Macchine a stati finiti G. MARSELLA UNIVERSITÀ DEL SALENTO

Macchine a stati finiti G. MARSELLA UNIVERSITÀ DEL SALENTO Macchine a stati finiti 1 G. MARSELLA UNIVERSITÀ DEL SALENTO Introduzione Al più alto livello di astrazione il progetto logico impiega un modello, la cosiddetta macchina a stati finiti, per descrivere

Dettagli

I Bistabili. Maurizio Palesi. Maurizio Palesi 1

I Bistabili. Maurizio Palesi. Maurizio Palesi 1 I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore

Dettagli

Laboratorio di Architettura degli Elaboratori - A.A. 2012/13

Laboratorio di Architettura degli Elaboratori - A.A. 2012/13 Università di Udine - Facoltà di Scienze Matematiche, Fisiche e Naturali Corso di Laurea in Informatica Laboratorio di Architettura degli Elaboratori - A.A. 2012/13 Circuiti logici, lezione 1 Sintetizzare

Dettagli

Università degli studi di Lecce

Università degli studi di Lecce Università degli studi di Lecce Facoltà di Ingegneria Informatica Corso Nettuno Progetto di un potenziometro digitale Studente: Tridici Daniele Progetto di un potenziometro digitale Descrizione generale

Dettagli

SISTEMI OPERATIVI. Sincronizzazione dei processi. Domande di verifica. Luca Orrù Centro Multimediale Montiferru 30/05/2007

SISTEMI OPERATIVI. Sincronizzazione dei processi. Domande di verifica. Luca Orrù Centro Multimediale Montiferru 30/05/2007 2007 SISTEMI OPERATIVI Sincronizzazione dei processi Domande di verifica Luca Orrù Centro Multimediale Montiferru 30/05/2007 Sincronizzazione dei processi 1. Si descrivano i tipi di interazione tra processi?

Dettagli

Comunicazione. Prof. Antonino Mazzeo. Corso di Laurea Specialistica in Ingegneria Informatica

Comunicazione. Prof. Antonino Mazzeo. Corso di Laurea Specialistica in Ingegneria Informatica Comunicazione Seriale Prof. Antonino Mazzeo Corso di Laurea Specialistica in Ingegneria Informatica UART/USART Intel 8251A Standard Universal Synchronous/Asynchronous Receiver/Trasmitter (USART) Progettata

Dettagli

Sintesi di Reti Sequenziali Sincrone

Sintesi di Reti Sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ) dove: I è l insieme finito dei simboli d ingresso

Dettagli

ABB i-bus EIB / KNX Terminali di ingresso binari BE/S

ABB i-bus EIB / KNX Terminali di ingresso binari BE/S Manuale di prodotto ABB i-bus EIB / KNX Terminali di ingresso binari BE/S Sistemi di installazione intelligente Questo manuale descrive il funzionamento dei terminali di ingresso binari BE/S. Questo manuale

Dettagli

21-Mar-03-2 ETLCE - B6-2003 DDC. 21-Mar-03-4 ETLCE - B6-2003 DDC. segnale modulato. transiszioni. finestra per trans fisse.

21-Mar-03-2 ETLCE - B6-2003 DDC. 21-Mar-03-4 ETLCE - B6-2003 DDC. segnale modulato. transiszioni. finestra per trans fisse. Modulo Politecnico di Torino Facoltà dell Informazione Elettronica delle telecomunicazioni Anelli ad aggancio di fase (PLL) B6 - Demodulatori e sincronizzatori» FSK, PSK, PAM» recupero dati/clock (CDR)»

Dettagli

Protocolli di Comunicazione Elettronica dei Sistemi Digitali L-A Università di Bologna, Cesena

Protocolli di Comunicazione Elettronica dei Sistemi Digitali L-A Università di Bologna, Cesena Protocolli di Comunicazione Elettronica dei Sistemi Digitali L-A Università di Bologna, Cesena Aldo Romani A.a. 2005-2006 UART UART Universal Asynchronous Receiver/Transmitter Clock implicito e trasmissione

Dettagli

Lezione B4 - DDC 2003 1

Lezione B4 - DDC 2003 1 Elettronica per le telecomunicazioni Unità B: Anelli ad aggancio di fase (PLL) Lezione B.4 Sintetizzatori, DDS, CDR, DLL principio e parametri di DDS data recovery, CDR sincronizzazione clock con DLL Elettronica

Dettagli

Reti logiche e componenti di un elaboratore

Reti logiche e componenti di un elaboratore FONDAMENTI DI INFORMATICA Ing. Davide PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Reti logiche e componenti di un elaboratore 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di

Dettagli

Automi. Sono così esempi di automi una lavatrice, un distributore automatico di bibite, un interruttore, una calcolatrice tascabile,...

Automi. Sono così esempi di automi una lavatrice, un distributore automatico di bibite, un interruttore, una calcolatrice tascabile,... Automi Con il termine automa 1 s intende un qualunque dispositivo o un suo modello, un qualunque oggetto, che esegue da se stesso un particolare compito, sulla base degli stimoli od ordini ricevuti detti

Dettagli

Microcontrollore. Ora invece passiamo a spiegare come funzionano i convertitori A/D interni ai microcontrollori

Microcontrollore. Ora invece passiamo a spiegare come funzionano i convertitori A/D interni ai microcontrollori Microcontrollore Il microcontrollore è un sistema a microprocessore completo,integrato in un unico chip, progettato per avere la massima autosufficienza e versatilità. Infatti visto il loro prezzo esiguo,

Dettagli

Lezione 2 Circuiti logici. Mauro Piccolo piccolo@di.unito.it

Lezione 2 Circuiti logici. Mauro Piccolo piccolo@di.unito.it Lezione 2 Circuiti logici Mauro Piccolo piccolo@di.unito.it Bit e configurazioni di bit Bit: una cifra binaria (binary digit) 0 oppure 1 Sequenze di bit per rappresentare l'informazione Numeri Caratteri

Dettagli

Isola di foratura. Il linguaggio SFC. Esercizi. Prof. P. Levi - Laboratorio di Informatica Industriale - Esercizi SFC 1

Isola di foratura. Il linguaggio SFC. Esercizi. Prof. P. Levi - Laboratorio di Informatica Industriale - Esercizi SFC 1 Il linguaggio SFC Esercizi Prof. P. Levi - Laboratorio di Informatica Industriale - Esercizi SFC 1 Isola di foratura Prof. P. Levi - Laboratorio di Informatica Industriale - Esercizi SFC 2 Isola di foratura

Dettagli

I trasduttori differenziali.

I trasduttori differenziali. I trasduttori differenziali. I trasduttori differenziali sono dei dispositivi che consentono di convertire uno spostamento meccanico in un segnale elettrico. Sono utilizzati anche per piccoli spostamenti

Dettagli

Una calcolatrice a due cifre

Una calcolatrice a due cifre Una calcolatrice a due cifre L idea di realizzare questo circuito è nata da un paio di topic sul forum di Grix. Ci si chiedeva se fosse possibile realizzare una calcolatrice per eseguire somme e sottrazioni

Dettagli

Esami di Stato 2008 - Soluzione della seconda prova scritta. Indirizzo: Elettronica e Telecomunicazioni Tema di ELETTRONICA

Esami di Stato 2008 - Soluzione della seconda prova scritta. Indirizzo: Elettronica e Telecomunicazioni Tema di ELETTRONICA Risposta al quesito a Esami di Stato 2008 - Soluzione della seconda prova scritta Indirizzo: Elettronica e Telecomunicazioni Tema di ELETTRONICA (A CURA DEL PROF. Giuseppe SPALIERNO docente di Elettronica

Dettagli

Sintesi di Reti Sequenziali Sincrone

Sintesi di Reti Sequenziali Sincrone LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it a.a. 2007-2008 http://digilander.libero.it/rosario.cerbone Sintesi di Reti Sequenziali Sincrone

Dettagli

2. SINCRONIZZAZIONE (CENNI)

2. SINCRONIZZAZIONE (CENNI) 2. SINCRONIZZAZIONE (CENNI) INTRODUZIONE AL PROBLEMA DELLA SINCRONIZZAZIONE SINCRONISMO DI BIT SCRAMBLING SINCRONISMO DI FRAME INTRODUZIONE Abbiamo visto diverse tecniche in grado di convertire e di trasmettere

Dettagli

bus interno bus esterno bus di sistema

bus interno bus esterno bus di sistema Il bus di sistema, presente in tutti i calcolatori, è composto 50-150 fili in rame in funzione del indirizzamento e del n di bit dati realizzati sulla scheda madre. Dotato di connettori separati ad intervalli

Dettagli

Voltmetri numerici. V x codice DEC Visual. Voltmetri numerici A/D. Strumentazione numerica- Ing. B. Andò - DIEES - Università degli Studi di Catania

Voltmetri numerici. V x codice DEC Visual. Voltmetri numerici A/D. Strumentazione numerica- Ing. B. Andò - DIEES - Università degli Studi di Catania Voltmetri numerici Il processo di codifica dal dominio analogico a quello digitale, operato da un A/D sul singolo campione, rappresenta il cuore dei sistemi numerici per la misura di una tensione continua.

Dettagli

Il sistema di I/O. Calcolatori Elettronici 1. Architettura a bus singolo. Memoria. Unità di I/O. Interfaccia. Unità di I/O.

Il sistema di I/O. Calcolatori Elettronici 1. Architettura a bus singolo. Memoria. Unità di I/O. Interfaccia. Unità di I/O. Il sistema di I/O Calcolatori Elettronici 1 Architettura a bus singolo Memoria CPU Interfaccia Unità di I/O Interfaccia Unità di I/O Calcolatori Elettronici 2 1 Interfaccia Svolge la funzione di adattamento

Dettagli

SISTEMI OPERATIVI. Realizzazione del file system. Prof. Luca Gherardi Prof.ssa Patrizia Scandurra (anni precedenti) (MODULO DI INFORMATICA II)

SISTEMI OPERATIVI. Realizzazione del file system. Prof. Luca Gherardi Prof.ssa Patrizia Scandurra (anni precedenti) (MODULO DI INFORMATICA II) SISTEMI OPERATIVI (MODULO DI INFORMATICA II) Realizzazione del file system Prof. Luca Gherardi Prof.ssa Patrizia Scandurra (anni precedenti) Università degli Studi di Bergamo a.a. 2012-13 Sommario Realizzazione

Dettagli

ISTITUTO PROFESSIONALE PER L'INDUSTRIA E L ARTIGIANATO ALESSANDRO VOLTA GUSPINI. PROGRAMMA DIDATTICO con riferimento al programma ministeriale

ISTITUTO PROFESSIONALE PER L'INDUSTRIA E L ARTIGIANATO ALESSANDRO VOLTA GUSPINI. PROGRAMMA DIDATTICO con riferimento al programma ministeriale ISTITUTO PROFESSIONALE PER L'INDUSTRIA E L ARTIGIANATO ALESSANDRO VOLTA GUSPINI ANNO SCOLASTICO 2013-2014 PROGRAMMA DIDATTICO con riferimento al programma ministeriale MATERIA ELETTROTECNICA ED ELETTRONICA

Dettagli

Compito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati

Compito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati Compito A Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati stato/input x=0 x=1 A B/0 A/0 B C/0 A/0 C B/0 D/1 D B/0 E/0 E B/0 D/1 Esercizio 2. (17 punti) Realizzare

Dettagli

Ambiente di apprendimento

Ambiente di apprendimento ELETTROTECNICA ED ELETTRONICA MAIO LINO, PALUMBO GAETANO 3EET Settembre novembre Saper risolvere un circuito elettrico in corrente continua, e saperne valutare i risultati. Saper applicare i teoremi dell

Dettagli

Per approfondimenti su questa sezione è possibile fare riferimento al libro: Pasquale Chiacchio PLC e automazione industriale ed.

Per approfondimenti su questa sezione è possibile fare riferimento al libro: Pasquale Chiacchio PLC e automazione industriale ed. Capitolo 5 Controllo logico Per approfondimenti su questa sezione è possibile fare riferimento al libro: Pasquale Chiacchio PLC e automazione industriale ed. McGraw Hill Figura 5.1: Schema di un impiano

Dettagli

GARA NAZIONALE DI ELETTRONICA E TELECOMUNICAZIONI. PROVA SCRITTA. 7 maggio 2013

GARA NAZIONALE DI ELETTRONICA E TELECOMUNICAZIONI. PROVA SCRITTA. 7 maggio 2013 Istituto Statale di Istruzione Secondaria Superiore ETTORE MAJORANA 24068 SERIATE (BG) Via Partigiani 1 -Tel. 035-297612 - Fax 035-301672 e-mail: majorana@ettoremajorana.gov.it - sito internet: www.ettoremajorana.gov.it

Dettagli

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2015-16. Pietro Frasca.

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2015-16. Pietro Frasca. Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2015-16 Pietro Frasca Lezione 15 Martedì 24-11-2015 Struttura logica del sottosistema di I/O Processi

Dettagli

per(il(corso(di(architetture(dei(sistemi(di(elaborazione(

per(il(corso(di(architetture(dei(sistemi(di(elaborazione( Esercizi(Assembler(8086(e(ARM( per(il(corso(di(architetture(dei(sistemi(di(elaborazione( Prof.(Mezzalama,(Ing.(Bernardi( v1.0marzo2013 Autore:MaggioLuigi E6mail:luis_may86@libero.it Portfolio:http://www.luigimaggio.altervista.org

Dettagli

LOGICA CABLATA E LOGICA PROGRAMMATA

LOGICA CABLATA E LOGICA PROGRAMMATA PLC INTRODUZIONE Il controllore a logica programmabile (PLC), apparso sul mercato nel 1969 su iniziativa della General Motors, è un'apparecchiatura elettronica molto simile ad un calcolatore, in grado

Dettagli

Cenni di Elettronica non Lineare

Cenni di Elettronica non Lineare 1 Cenni di Elettronica non Lineare RUOLO DELL ELETTRONICA NON LINEARE La differenza principale tra l elettronica lineare e quella non-lineare risiede nel tipo di informazione che viene elaborata. L elettronica

Dettagli

PROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene

PROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene PROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene LIBRI DI TESTO: Autore: Conte/Ceserani/Impallomeni Titolo: ELETTRONICA ED ELETTROTECNICA

Dettagli

ARCHITETTURA DEL CALCOLATORE

ARCHITETTURA DEL CALCOLATORE Orologio di sistema (Clock) UNITÀ UNITÀ DI DI INGRESSO Schema a blocchi di un calcolatore REGISTRI CONTROLLO BUS DEL SISTEMA MEMORIA DI DI MASSA Hard Hard Disk Disk MEMORIA CENTRALE Ram Ram ALU CPU UNITÀ

Dettagli

Progettazione di circuiti digitali e linguaggio VHDL

Progettazione di circuiti digitali e linguaggio VHDL Progettazione di circuiti digitali e linguaggio VHDL Sergio Ricciarini ~ IFAC (CNR), Firenze Corso di Elettronica Generale I Laurea Magistrale in Scienze Fisiche e Astrofisiche Università di Firenze 2014-11-04

Dettagli