Verifica di Sistemi. 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Verifica di Sistemi. 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0"

Transcript

1 Verifica di Sistemi 1.Qual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano direttamente le uscite c. Il latch ha le uscite sincrone d. Il latch commuta sul fronte di salita del segnale clock 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 3. Il segnale di clock è un comando di sincronismo per: a. Il reset del Flip Flop b. Il set del Flip Flop c. La commutazione dell uscita d. La memorizzazione del dato 4. Si consideri un Flip Flop di tipo D: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso D c. Ad ogni colpo di clock il valore memorizzato viene complementato se sull ingresso D è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 5. Si consideri un Flip Flop di tipo T: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso T c. Ad ogni colpo di clock il valore memorizzato viene complementato, se sull ingresso T è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 6. Assegnato un Latch SR a porte NOR, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento degli ingressi S ed R. Si supponga inizialmente Qp=1.

2 7. Assegnato un Flip Flop di tipo D, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso D e del segnale di clock. Si supponga inizialmente Qp=0. 8.Un FF D è ha l ingresso collegato a Q; inizialmente l uscita Q=1. Come cambia Q al variare del clock? 9.Agli ingressi di un Latch SR vengono applicati in successione i seguenti livelli: S=1, R=0, S=0 e R=0. L uscita Q assume il livello? a. Q = 0 b. Q = 1 c. Q = indeterminato d. Q = stato precedente 10. Il latch SR a porte NAND non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 11. Per trasformare un Flip Flop JK in un Flip Flop D è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare K al clear d. Non è possibile tale trasformazione 12. Assegnato un Flip Flop di tipo T, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso T e del segnale di clock. Si supponga inizialmente Qp= Per trasformare un Flip Flop JK in un Flip Flop T è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare J al preset d. Non è possibile tale trasformazione 14.Si consideri un Flip Flop di tipo JK con JK=11 in modo permanente (J collegato a Vcc e K collegato anch esso a Vcc): quale delle seguenti affermazioni è vera? a. L uscita Q rimane bloccata a 1 b. L uscita Q rimane bloccata a 0 c. La configurazione 11 non è ammessa d. Il FF JK cambia di stato ad ogni impulso di clock

3 Verifica di Sistemi 1. Il latch SR a porte NAND non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 2. Si consideri un Flip Flop di tipo D: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso D c. Ad ogni colpo di clock il valore memorizzato viene complementato se sull ingresso D è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 3. Si consideri un Flip Flop di tipo T: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso T c. Ad ogni colpo di clock il valore memorizzato viene complementato, se sull ingresso T è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 4. Assegnato un Latch SR a porte NOR, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento degli ingressi S ed R. Si supponga inizialmente Qp=1. 5. Assegnato un Flip Flop di tipo D, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso D e del segnale di clock. Si supponga inizialmente Qp=0. 6. Per trasformare un Flip Flop JK in un Flip Flop T è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare J al preset d. Non è possibile tale trasformazione 7. Il segnale di clock è un comando di sincronismo per: a. Il reset del Flip Flop b. Il set del Flip Flop

4 c. La commutazione dell uscita d. La memorizzazione del dato 8.Un FF D è ha l ingresso collegato a Q; inizialmente l uscita Q=0. Come cambia Q al variare del clock? 9.Agli ingressi di un Latch SR vengono applicati in successione i seguenti livelli: S=0, R=1, S=1 e R=0. L uscita Q assume il livello? a. Q = 0 b. Q = 1 c. Q = indeterminato d. Q = stato precedente 10. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 11. Assegnato un Flip Flop di tipo T, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso T e del segnale di clock. Si supponga inizialmente Qp=1. 12.Si consideri un Flip Flop di tipo JK con JK=00 in modo permanente (J collegato a GND e K collegato anch esso a GND): quale delle seguenti affermazioni è vera? a. L uscita Q rimane bloccata a 1 b. L uscita Q rimane bloccata a 0 c. La configurazione 00 non è ammessa d. Il FF JK cambia di stato ad ogni impulso di clock 13. Per trasformare un Flip Flop JK in un Flip Flop D è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare K al clear d. Non è possibile tale trasformazione 14.Qual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano direttamente le uscite c. Il latch ha le uscite sincrone d. Il latch commuta sul fronte di salita del segnale clock

5 1) Dopo aver trasformato i numeri decimali 187 e 156 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 183 e 126 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 166 e 196 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

6 1) Dopo aver trasformato i numeri decimali 128 e 136 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 188 e 136 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 163 e 186 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

7 1) Dopo aver trasformato i numeri decimali 136 e 186 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 158 e 179 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 142 e 173 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

8 1) Dopo aver trasformato i numeri decimali 184 e 129 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 164 e 136 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 185 e 111 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

9 1) Dopo aver trasformato i numeri decimali 196 e 116 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 133 e 191 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 122 e 190 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

10 1) Dopo aver trasformato i numeri decimali 128 e 199 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 116 e 160 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 185 e 119 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

11 1) Dopo aver trasformato i numeri decimali 112 e 160 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 144 e 193 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 155 e 106 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

12 1) Dopo aver trasformato i numeri decimali 115 e 194 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 196 e 116 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 103 e 177 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

13 1) Dopo aver trasformato i numeri decimali 172 e 188 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 106 e 196 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

I CONTATORI SINCRONI

I CONTATORI SINCRONI I CONTATORI SINCRONI Premessa I contatori sincroni sono temporizzati in modo tale che tutti i Flip-Flop sono commutato ( triggerati ) nello stesso istante. Ciò si realizza collegando la linea del clock

Dettagli

CONTATORI ASINCRONI. Fig. 1

CONTATORI ASINCRONI. Fig. 1 CONTATORI ASINCRONI Consideriamo di utilizzare tre Flip Flop J K secondo lo schema seguente: VCC Fig. 1 Notiamo subito che tuttigli ingressi J K sono collegati alle Vcc cioe allo stato logico 1, questo

Dettagli

PROGRAMMAZIONE MODULARE

PROGRAMMAZIONE MODULARE PROGRAMMAZIONE MODULARE ANNO SCOLASTICO 2013-2014 Indirizzo: ELETTROTECNICA - SIRIO Disciplina: ELETTRONICA Classe: 3^ Sezione: AES Numero di ore settimanali: 2 ore di teoria + 2 ore di laboratorio Modulo

Dettagli

Introduzione ai microcontrollori

Introduzione ai microcontrollori Introduzione ai microcontrollori L elettronica digitale nasce nel 1946 con il primo calcolatore elettronico digitale denominato ENIAC e composto esclusivamente di circuiti a valvole, anche se negli anni

Dettagli

Macchine sequenziali sincrone. Macchine sincrone

Macchine sequenziali sincrone. Macchine sincrone Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali sincrone Lezione 27 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria

Dettagli

Esercitazione RSS FONDAMENTI DI INFORMATICA B. Università degli studi di Parma Dipartimento di Ingegneria dell informazione DIDATTICA A DISTANZA

Esercitazione RSS FONDAMENTI DI INFORMATICA B. Università degli studi di Parma Dipartimento di Ingegneria dell informazione DIDATTICA A DISTANZA Esercitazione RSS FONDAMENTI DI INFORMATICA B DIDATTICA A DISTANZA Università degli studi di Parma Dipartimento di Ingegneria dell informazione tutore: Ing. A. Tibaldi 6 maggio 2002 INDICE 1 Indice 1 Macchine

Dettagli

Nome e Cognome. 2 Calcolare il valore efficace di una tensione sinusoidale con Vmax = 18 V

Nome e Cognome. 2 Calcolare il valore efficace di una tensione sinusoidale con Vmax = 18 V VERIFICA SCRITTA DI ELETTRONICA Classe IVME A. S. 2013/2014 27 ottobre 2013 [1,5 punti per gli esercizi 1-5-7-8; 1 punto per gli esercizio (2, 3, 4, 6)] Nome e Cognome. 1 Calcolare il valore di Vx nel

Dettagli

Registri. «a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net

Registri. «a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net «a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net Registri Registri semplici....................................... 1823 Registri a scorrimento..................................

Dettagli

Controllo Remoto tramite Telefono Cellulare

Controllo Remoto tramite Telefono Cellulare I.T.I. Modesto PANETTI B A R I Via Re David, 186-70125 BARI 080-542.54.12 - Fax 080-542.64.32 Internet http://www.itispanetti.it email : BATF05000C@istruzione.it A.S. 2009/2010 LABORATORIO DI TELECOMUNICAZIONI

Dettagli

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi:

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi: Modulo 8 Elettronica Digitale Contenuti: Introduzione Sistemi di numerazione posizionali Sistema binario Porte logiche fondamentali Porte logiche universali Metodo della forma canonica della somma per

Dettagli

FONDAMENTI DI LOGICA DIGITALE 1 DL 3155E20 LOGICA. Blocchi funzionali. Argomenti teorici

FONDAMENTI DI LOGICA DIGITALE 1 DL 3155E20 LOGICA. Blocchi funzionali. Argomenti teorici L1 LOGICA FONDAMENTI DI LOGICA DIGITALE 1 Concetti di logica: teoremi fondamentali dell'algebra booleana Sistema binario Funzioni logiche Descrizione algebrica delle reti logiche e le tavole della verità

Dettagli

ANALISI DELLA SITUAZIONE LIVELLO COGNITIVO

ANALISI DELLA SITUAZIONE LIVELLO COGNITIVO Disciplina: Telecomunicazioni Classe: A.S. 2014-2015 3^ AI (ITT) Docente: Codocente: Prof. Zicaro Rosario Damiano Prof. Zipoli Roberto ANALISI DELLA SITUAZIONE LIVELLO COGNITIVO La classe è formata da

Dettagli

Flip-flop, registri, la macchina a stati finiti

Flip-flop, registri, la macchina a stati finiti Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di

Dettagli

Università degli studi di Lecce

Università degli studi di Lecce Università degli studi di Lecce Facoltà di Ingegneria Informatica Corso Nettuno Progetto di un potenziometro digitale Studente: Tridici Daniele Progetto di un potenziometro digitale Descrizione generale

Dettagli

Università degli studi di Lecce

Università degli studi di Lecce Università degli studi di Lecce Tesina di elettronica 2 Studente: Distante Carmelo Facoltà: Ingegneria Informatica teledidattica Generatore di Numeri casuali Anno Accademico 2002/2003 Generatore di numeri

Dettagli

appunti di CALCOLATORI ELETTRONICI I

appunti di CALCOLATORI ELETTRONICI I copyright (c) 2005 stefano frangioni. Permission is granted to copy, distribute and/or modify this document under the terms of the GNU Free Documentation License, Version 1.2 or any later version published

Dettagli

PROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene

PROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene PROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene LIBRI DI TESTO: Autore: Conte/Ceserani/Impallomeni Titolo: ELETTRONICA ED ELETTROTECNICA

Dettagli

Laboratorio di Architettura degli Elaboratori - A.A. 2012/13

Laboratorio di Architettura degli Elaboratori - A.A. 2012/13 Università di Udine - Facoltà di Scienze Matematiche, Fisiche e Naturali Corso di Laurea in Informatica Laboratorio di Architettura degli Elaboratori - A.A. 2012/13 Circuiti logici, lezione 1 Sintetizzare

Dettagli

PROGRAMMAZIONE DISCIPLINARE ( modulo redatto da prof. A. Rossi)

PROGRAMMAZIONE DISCIPLINARE ( modulo redatto da prof. A. Rossi) DISCIPLINA A.S. 2011-12 di dipartimento individuale del/i docenti Sarro Alessandro Mete Nicola per la classe 4TIEL 1) PREREQUISITI Concetti di matematica,fisica ed elettrotecnica. 2) SITUAZIONE DI PARTENZA

Dettagli

Macchine sequenziali

Macchine sequenziali Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di

Dettagli

Ambiente di apprendimento

Ambiente di apprendimento ELETTROTECNICA ED ELETTRONICA MAIO LINO, PALUMBO GAETANO 3EET Settembre novembre Saper risolvere un circuito elettrico in corrente continua, e saperne valutare i risultati. Saper applicare i teoremi dell

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Facoltà di Ingegneria, Università degli Studi di Firenze Calcolatori Elettronici CDL in Ingegneria Elettronica Nuovo Ordinamento Slide del corso Prof. Paolo Nesi http://www.dsi.unifi.it/~nesi, nesi@dsi.unifi.it

Dettagli

acquisire informazioni su grandezze analogiche, trasformandole in stringhe di bit

acquisire informazioni su grandezze analogiche, trasformandole in stringhe di bit Convertitori analogico/digitali Un convertitore analogico digitale ha la funzione inversa a quella di un convertitore DAC, poiché il suo scopo è quello di permetter ad un sistema a microprocessore di acquisire

Dettagli

Sintesi di Reti Sequenziali Sincrone

Sintesi di Reti Sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ) dove: I è l insieme finito dei simboli d ingresso

Dettagli

LATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1

LATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1 LATCH E FLIPFLOP. I latch ed i flipflop sono gli elementi fondamentali per la realizzazione di sistemi sequenziali. In entrambi i circuiti la temporizzazione è affidata ad un opportuno segnale di cadenza

Dettagli

CAPITOLO III LE RETI SEQUENZIALI

CAPITOLO III LE RETI SEQUENZIALI -3.1- CAPITOLO III LE RETI SEQUENZIALI 3.1 INTRODUZIONE Le reti sequenziali sono reti logiche nelle quali il valore dell'uscita Y ad un certo istante t è funzione sia del valore assunto dalle variabili

Dettagli

Macchine a Stati finiti

Macchine a Stati finiti Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@di.unimi.it Università degli Studi di Milano Riferimento al Patterson: Sezione B.0 /3 Sommario Macchine

Dettagli

Aritmetica dei Calcolatori 1

Aritmetica dei Calcolatori 1 Architettura degli Elaboratori e Laboratorio 1 Marzo 2013 1 Sistema di numerazione sistema posizionale 2 rappresentazione binaria cambio di base basi potenze di 2 3 Rappresentazione binaria con segno Sistema

Dettagli

Algebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE

Algebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE Algebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE Andrea Bobbio Anno Accademico 2000-2001 Algebra Booleana 2 Calcolatore come rete logica Il calcolatore può essere visto come una rete logica

Dettagli

CAPITOLO 1 - RICHIAMI TEORICI

CAPITOLO 1 - RICHIAMI TEORICI Premessa Scopo di questa breve premessa è quello di informare il lettore sull organizzazione della trattazione, che è composta da due parti (che corrispondono a due capitoli): - una prima parte che contiene

Dettagli

Ministero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna

Ministero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna Ministero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna ISTITUTO DI ISTRUZIONE SUPERIORE BUCCARI MARCONI Indirizzi: Trasporti Marittimi / Apparati ed Impianti

Dettagli

Operazioni Aritmetiche e Codici in Binario Giuseppe Talarico 23/01/2013

Operazioni Aritmetiche e Codici in Binario Giuseppe Talarico 23/01/2013 Operazioni Aritmetiche e Codici in Binario Giuseppe Talarico 23/01/2013 In questo documento vengono illustrate brevemente le operazioni aritmetiche salienti e quelle logiche ad esse strettamente collegate.

Dettagli

Tecnica basata su Relazioni I/O Motore: Marcia/Motore/Arresto

Tecnica basata su Relazioni I/O Motore: Marcia/Motore/Arresto SIMULAZIONE: Tecnica basata su Relazioni I/O Motore: Marcia/Motore/Arresto Richiamare con il menu «Strumenti» la voce «Simula unità» Click qui In alternativa posso usare questo bottone Chiudere eventuali

Dettagli

[RELAZIONE DI LABORATORIO DI ELETTRONICA 2]

[RELAZIONE DI LABORATORIO DI ELETTRONICA 2] Angelo Antonio Salatino Politecnico di Bari Corso di Laurea in Ingegneria Informatica Anno Accademico 2009/2010 Disciplina: Docente: V. Passaro [ [RELAZIONE DI LABORATORIO DI ELETTRONICA 2] INVERTITORE,

Dettagli

Dispense di elettronica digitale per il corso di LAB 2 B

Dispense di elettronica digitale per il corso di LAB 2 B Dispense di elettronica digitale per il corso di LAB 2 B Prof. Flavio Fontanelli Versione 1.2 5 aprile 2006 Copyright 2000-2005. Questo documento è protetto dalla legge sul diritto di autore, e di proprietà

Dettagli

ESERCIZI SUGLI AUTOMI A STATI FINITI

ESERCIZI SUGLI AUTOMI A STATI FINITI ESERCIZI SUGLI AUTOMI A STATI FINITI Disegnare il diagramma e scrivere la tabella delle transizioni di stato degli automi sequenziali a stati finiti che rappresentano il comportamento dei seguenti sistemi

Dettagli

GENERALITA SUI CONVERTITORI DAC E ADC CONVERTITORI DIGITALE-ANALOGICO DAC

GENERALITA SUI CONVERTITORI DAC E ADC CONVERTITORI DIGITALE-ANALOGICO DAC I.T.I. Modesto PANETTI A R I ia Re David, 86-8-54.54. - 75 ARI Fax 8-54.64.3 Internet http://www.itispanetti.it email : ATF5C@istruzione.it Tesina sviluppata dall alunno Antonio Gonnella della classe 5

Dettagli

Chapter 1. Circuiti sequenziali: macchine a stati

Chapter 1. Circuiti sequenziali: macchine a stati Chapter 1 Circuiti sequenziali: macchine a stati Nella prima parte del corso ci siamo occupati dei circuiti combinatori. In un circuito combinatorio con un ouput Z funzione degli input X 1 ; : : : X n,

Dettagli

Misure di frequenza e di tempo

Misure di frequenza e di tempo Misure di frequenza e di tempo - 1 Misure di frequenza e di tempo 1 - Contatori universali Schemi e circuiti di riferimento Per la misura di frequenza e di intervalli di tempo vengono diffusamente impiegati

Dettagli

Architettura degli elaboratori - modulo A Anno Accademico 2000 / 2001. Capitolo 6 - Memorie

Architettura degli elaboratori - modulo A Anno Accademico 2000 / 2001. Capitolo 6 - Memorie Architettura degli elaboratori - modulo A Anno Accademico 2 / 2 Capitolo 6 - Memorie Una cella di memoria in un sistema digitale è un qualcosa in grado di memorizzare il valore booleano che una variabile

Dettagli

Schema del terminale di potenza. Inverter MONOFASE 230V 0.2~0.75kW. L1 L2 P B U V W

Schema del terminale di potenza. Inverter MONOFASE 230V 0.2~0.75kW. L1 L2 P B U V W ITALIANO TT100 Adattamento dal manuale esteso dell operatore degli inverter serie TT100 Collegamenti di potenza Nei modelli con ingresso trifase, collegare i terminali R/L1, S/L2 e T/L3 alla linea trifase

Dettagli

COMUNICAZIONE SERIALE

COMUNICAZIONE SERIALE LA COMUNICAZIONE SERIALE Cod. 80034-02/2000 1 INDICE GENERALE Capitolo 1 Introduzione alla comunicazione seriale Pag. 3 Capitolo 2 Protocollo CENCAL Pag. 19 Capitolo 3 Protocollo MODBUS Pag. 83 2 CAPITOLO

Dettagli

Una calcolatrice a due cifre

Una calcolatrice a due cifre Una calcolatrice a due cifre L idea di realizzare questo circuito è nata da un paio di topic sul forum di Grix. Ci si chiedeva se fosse possibile realizzare una calcolatrice per eseguire somme e sottrazioni

Dettagli

Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche

Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche 3.1 LE PORTE LOGICHE E GLI OPERATORI ELEMENTARI 3.2 COMPORTAMENTO A REGIME E IN TRANSITORIO DEI CIRCUITI COMBINATORI I nuovi

Dettagli

Sistema acquisizione dati

Sistema acquisizione dati 12 Sistema acquisizione dati 3.1 Introduzione: Per convertire i segnali analogici trasmessi dai sensori in segnali digitali dobbiamo usare i convertitori analogici digitali o più comunemente chiamati ADC(Analog-to-Digital

Dettagli

PLL (anello ad aggancio di fase)

PLL (anello ad aggancio di fase) PLL (anello ad aggancio di fase) Il PLL ( Phase Locked Loop, anello ad aggancio di fase) è un circuito integrato a reazione negativa. E un componente molto versatile e può essere usato come: demodulatore

Dettagli

Circuiti logici. Parte xxv

Circuiti logici. Parte xxv Parte xxv Circuiti logici Operatori logici e porte logiche....................... 729 Operatori unari....................................... 730 Connettivo AND...................................... 730

Dettagli

Sistemi di Elaborazione a Microprocessore 8259. (Controllore Program m abile delle Interruzioni) M. Rebaudengo - M. Sonza Reorda

Sistemi di Elaborazione a Microprocessore 8259. (Controllore Program m abile delle Interruzioni) M. Rebaudengo - M. Sonza Reorda 8259 (Controllore Program m abile delle Interruzioni) M. Rebaudengo - M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica 1 M. Rebaudengo, M. Sonza Reorda Generalità L'8259 è stato progettato

Dettagli

Matematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche

Matematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche Matematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche Docente: Michele Nappi mnappi@unisa.it www.dmi.unisa.it/people/nappi 089-963334 ALGEBRA DI COMMUTAZIONE Lo scopo di questa algebra

Dettagli

DIPARTIMENTO DI ELETTRONICA CURRICOLO VERTICALE

DIPARTIMENTO DI ELETTRONICA CURRICOLO VERTICALE I. I. S. MATTEI FORTUNATO EBOLI Sede Mattei DIPARTIMENTO DI ELETTRONICA CURRICOLO VERTICALE CORSO ELETTROTECNICA ED ELETTRONICA 1) CARATTERISTICHE DEI DESTINATARI L obiettivo dell Istituto è di proporre

Dettagli

Antifurto e rivelatore di fughe di gas per appartamento

Antifurto e rivelatore di fughe di gas per appartamento Istituto Professionale di Stato per l'industria e l'artigianato MOETTO Via Luigi Apollonio, BESCIA Antifurto e rivelatore di fughe di gas per appartamento ealizzazione Emanuel Fusi Marco Peli Diego Tuana

Dettagli

CALCOLATORI ELETTRONICI I PRINCIPI DI FUNZIONAMENTO DI UN CALCOLATORE ELETTRONICO

CALCOLATORI ELETTRONICI I PRINCIPI DI FUNZIONAMENTO DI UN CALCOLATORE ELETTRONICO CALCOLATORI ELETTRONICI I PRINCIPI DI FUNZIONAMENTO DI UN CALCOLATORE ELETTRONICO L architettura di un calcolatore Informatica Linguaggi ad alto livello/applicazioni Sistema operativo Assembler ISA Architettura

Dettagli

Rappresentazione delle informazioni

Rappresentazione delle informazioni Rappresentazione delle informazioni Abbiamo informazioni (numeri, caratteri, immagini, suoni, video... ) che vogliamo rappresentare (e poter elaborare) in un calcolatore. Per motivi tecnologici un calcolatore

Dettagli

RAPPRESENTAZIONE BINARIA DEI NUMERI. Andrea Bobbio Anno Accademico 1996-1997

RAPPRESENTAZIONE BINARIA DEI NUMERI. Andrea Bobbio Anno Accademico 1996-1997 1 RAPPRESENTAZIONE BINARIA DEI NUMERI Andrea Bobbio Anno Accademico 1996-1997 Numeri Binari 2 Sistemi di Numerazione Il valore di un numero può essere espresso con diverse rappresentazioni. non posizionali:

Dettagli

FPGA alla portata di tutti

FPGA alla portata di tutti di ANTONIO ACQUASANTA Igloo nano Starter kit FPGA alla portata di tutti Questo articolo presenta nel dettaglio l IGLOO nano STARTER KIT di ACTEL, dal costo contenuto, per FPGA, che potrà essere usato come

Dettagli

Il Linguaggio di Programmazione IEC 61131-3 Ladder

Il Linguaggio di Programmazione IEC 61131-3 Ladder Il Linguaggio di Programmazione IEC 61131-3 Ladder Linguaggio di Programmazione Ladder E' il più vecchio linguaggio di programmazione per PLC Si basa su simboli di provenienza "elettrica": binari di potenza

Dettagli

CALEFFI www.caleffi.com

CALEFFI www.caleffi.com CALEFFI www.caleffi.com 18020.01 Termostato sonda ambiente con orologio digitale e selettore codice 151002 Descrizione e funzione Termostato sonda ambiente con selettore a tre posizioni ed orologio digitale

Dettagli

Ing. Paolo Domenici PREFAZIONE

Ing. Paolo Domenici PREFAZIONE Ing. Paolo Domenici SISTEMI A MICROPROCESSORE PREFAZIONE Il corso ha lo scopo di fornire i concetti fondamentali dei sistemi a microprocessore in modo semplice e interattivo. È costituito da una parte

Dettagli

DISPLAY REMOTO PILOTATO DALLA SERIALE. LCD_SERv10

DISPLAY REMOTO PILOTATO DALLA SERIALE. LCD_SERv10 DISPLAY REMOTO PILOTATO DALLA SERIALE su CPU18LCD LCD_SERv10 035-693737 1 FUNZIONI del sistema: Il sistema è composto da: 1. una scheda con a bordo ÄÅ Un regolatore 12Vcc / 7Vcc Ä a 5Vcc ÄÇ Un microprocessore

Dettagli

MATRICE COMPATTA 16 INGRESSI 4 USCITE

MATRICE COMPATTA 16 INGRESSI 4 USCITE MATRICE COMPATTA 16 INGRESSI 4 USCITE INDICE Premessa... 3 Caratteristiche... 3 Precauzioni... 3 Descrizione... 4 Dispositivi di controllo e connettori... 6 Pannello frontale... 6 Pannello posteriore...

Dettagli

Comunicazione. Prof. Antonino Mazzeo. Corso di Laurea Specialistica in Ingegneria Informatica

Comunicazione. Prof. Antonino Mazzeo. Corso di Laurea Specialistica in Ingegneria Informatica Comunicazione Seriale Prof. Antonino Mazzeo Corso di Laurea Specialistica in Ingegneria Informatica UART/USART Intel 8251A Standard Universal Synchronous/Asynchronous Receiver/Trasmitter (USART) Progettata

Dettagli

Livello logico-digitale

Livello logico-digitale Livello logicodigitale Pagina 2 I circuiti digitali si basano su un piccolo numero di componenti elementari Circuito digitale =circuito in cui il valore di uscita può avere soltanto due valori (0 e 1)

Dettagli

Parte 1. Vettori di bit - AA. 2012/13 1.1

Parte 1. Vettori di bit - AA. 2012/13 1.1 1.1 Parte 1 Vettori di bit 1.2 Notazione posizionale Ogni cifra assume un significato diverso a seconda della posizione in cui si trova Rappresentazione di un numero su n cifre in base b: Posizioni a n

Dettagli

Microcontrollori. L ultima parte del corso prevede un approfondimento sui microprocessori, in particolare sul PIC 16F876.

Microcontrollori. L ultima parte del corso prevede un approfondimento sui microprocessori, in particolare sul PIC 16F876. 111 Microcontrollori L ultima parte del corso prevede un approfondimento sui microprocessori, in particolare sul PIC 16F876. In elettronica digitale il microcontrollore è un dispositivo elettronico integrato

Dettagli

Sequence Diagram. Catia Trubiani. Laboratorio di Ingegneria del Software a.a. 2013-2014

Sequence Diagram. Catia Trubiani. Laboratorio di Ingegneria del Software a.a. 2013-2014 Università degli Studi dell Aquila Laboratorio di Ingegneria del Software a.a. 2013-2014 Catia Trubiani Dipartimento di Ingegneria e Scienze dell'informazione e Matematica (DISIM)- Università degli Studi

Dettagli

logiche LE PORTE Nelle prime due lezioni del Corso di Elettronica Digitale (parte terza)

logiche LE PORTE Nelle prime due lezioni del Corso di Elettronica Digitale (parte terza) & imparare & approfondire di GIANLORENZO VALLE Corso di Elettronica Digitale (parte terza) LE PORTE logiche In questa puntata poniamo le prime basi per comprendere meglio il funzionamento delle porte logiche

Dettagli

Reti Logiche. Le reti logiche sono gli elementi architettonici di base dei calcolatori, e di tutti gli apparati per elaborazioni digitali.

Reti Logiche. Le reti logiche sono gli elementi architettonici di base dei calcolatori, e di tutti gli apparati per elaborazioni digitali. Reti Logiche Le reti logiche sono gli elementi architettonici di base dei calcolatori, e di tutti gli apparati per elaborazioni digitali. - Elaborano informazione rappresentata da segnali digitali, cioe

Dettagli

Manuale di Installazione Serie Kairos 4,3 7 10. Powered By

Manuale di Installazione Serie Kairos 4,3 7 10. Powered By Manuale di Installazione Serie Kairos 4,3 7 10 Powered By Introduzione I nuovi manuali Eelectron sono realizzati a schede come uno Slide Show. Questo approccio ci permette di affrontare ogni singolo argomento

Dettagli

1 Unità di generazione PWM del ADMCF32X

1 Unità di generazione PWM del ADMCF32X SOMMARIO 1 UNITÀ DI GENERAZIONE PWM DEL ADMCF3X... 1 PWM TIMER OPERATION... REGISTRO PWMTM... REGISTRO PWMDT (DEAD-TIME REGISTER)... PWM DUTY-CYCLE... 3 PWMTRIP... 3 GENERAZIONE DI MODELLI SINUSOIDALI

Dettagli

Esercitazioni di Reti Logiche. Lezione 2 Algebra Booleana e Porte Logiche. Zeynep KIZILTAN zkiziltan@deis.unibo.it

Esercitazioni di Reti Logiche. Lezione 2 Algebra Booleana e Porte Logiche. Zeynep KIZILTAN zkiziltan@deis.unibo.it Esercitazioni di Reti Logiche Lezione 2 Algebra Booleana e Porte Logiche Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Algebra booleana Funzioni booleane e loro semplificazioni Forme canoniche Porte

Dettagli

CALCOLATORI ELETTRONICI 29 giugno 2010

CALCOLATORI ELETTRONICI 29 giugno 2010 CALCOLATORI ELETTRONICI 29 giugno 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si disegni lo schema di un flip-flop master-slave S-R sensibile ai fronti di salita e

Dettagli

Programma di Italiano svolto della 3 Ae. A.S.2014-15

Programma di Italiano svolto della 3 Ae. A.S.2014-15 Programma di Italiano svolto della 3 Ae. A.S.2014-15 Gli obiettivi specifici di apprendimento del Corso di Italiano sono stati finalizzati a raggiungere le seguenti mete formative: - Rafforzare le competenze

Dettagli

Materiale di approfondimento: numeri interi relativi in complemento a uno

Materiale di approfondimento: numeri interi relativi in complemento a uno Materiale di approfondimento: numeri interi relativi in complemento a uno Federico Cerutti AA. 2011/2012 Modulo di Elementi di Informatica e Programmazione http://apollo.ing.unibs.it/fip/ 2011 Federico

Dettagli

Testi di Esercizi e Quesiti 1

Testi di Esercizi e Quesiti 1 Architettura degli Elaboratori, 2009-2010 Testi di Esercizi e Quesiti 1 1. Una rete logica ha quattro variabili booleane di ingresso a 0, a 1, b 0, b 1 e due variabili booleane di uscita z 0, z 1. La specifica

Dettagli

PICLOCK. Classe 4 EA indirizzo elettronica ed elettrotecnica. Ivancich Stefano. Tecnologie e progettazione di sistemi elettrici ed elettronici

PICLOCK. Classe 4 EA indirizzo elettronica ed elettrotecnica. Ivancich Stefano. Tecnologie e progettazione di sistemi elettrici ed elettronici PICLOCK Classe 4 EA indirizzo elettronica ed elettrotecnica Ivancich Stefano Tecnologie e progettazione di sistemi elettrici ed elettronici Istituto tecnico C. Zuccante Mestre A.S. 2013/2014 progetto n

Dettagli

Controllo di processo

Controllo di processo I.T.I.S E.Majorana - Avezzano Ing. C.M.Seritti Ver.1.1 Controllo di processo Con il termine di Acquisizione dati si deve intendere qualsiasi sistema in grado di rilevare e memorizzare grandezze analogiche

Dettagli

Visualizzatore di. Messaggi MV 1

Visualizzatore di. Messaggi MV 1 Visualizzatore di Messaggi MV 1 Manuale d'istruzione, d'uso e di installazione. Versione 1.0 CET s.r.l. - S.S. 211 Km 53 28071 Borgolavezzaro (NO) Tel. 0321-885180 / 885301 FAX. 885560 INDICE 1. PRESENTAZIONE...

Dettagli

Il Processore: i registri

Il Processore: i registri Il Processore: i registri Il processore contiene al suo interno un certo numero di registri (unità di memoria estremamente veloci) Le dimensioni di un registro sono di pochi byte (4, 8) I registri contengono

Dettagli

Esperimentazioni di Fisica 3 AA 2013-2014. Tracking ADC. M. De Vincenzi

Esperimentazioni di Fisica 3 AA 2013-2014. Tracking ADC. M. De Vincenzi Esperimentazioni di Fisica 3 AA 2013-2014 Tracking ADC M. De Vincenzi 1 Introduzione La digitalizzazione di segnali analogici si realizza tramite dispositivi che vengono detti ADC (acronimo per Analog

Dettagli

Architettura degli Elaboratori I Esercitazione 1 - Rappresentazione dei numeri

Architettura degli Elaboratori I Esercitazione 1 - Rappresentazione dei numeri Architettura degli Elaboratori I Esercitazione 1 - Rappresentazione dei numeri 1 Da base 2 a base 10 I seguenti esercizi richiedono di convertire in base 10 la medesima stringa binaria codificata rispettivamente

Dettagli

RETI COMBINATORIE CON USCITE MULTIPLE 1 GENERALITÀ SUI CONVERTITORI DI CODICE Un uso delle porte logiche nei sistemi digitali è quello dei convertitori di codice. I codici più usati comunemente sono: binario,

Dettagli

per(il(corso(di(architetture(dei(sistemi(di(elaborazione(

per(il(corso(di(architetture(dei(sistemi(di(elaborazione( Esercizi(Assembler(8086(e(ARM( per(il(corso(di(architetture(dei(sistemi(di(elaborazione( Prof.(Mezzalama,(Ing.(Bernardi( v1.0marzo2013 Autore:MaggioLuigi E6mail:luis_may86@libero.it Portfolio:http://www.luigimaggio.altervista.org

Dettagli

Corso di Laurea in Ingegneria Informatica e Biomedica. Fondamenti di Informatica II A.A. (2002-2003)

Corso di Laurea in Ingegneria Informatica e Biomedica. Fondamenti di Informatica II A.A. (2002-2003) Università degli Studi Magna Græcia di Catanzaro Corso di Laurea in Ingegneria Informatica e Biomedica Fondamenti di Informatica II A.A. (2002-2003) Docente: Prof. Mario Cannataro cannataro@unicz.it www.isi.cs.cnr.it/isi/cannataro

Dettagli

Variabili logiche e circuiti combinatori

Variabili logiche e circuiti combinatori Variabili logiche e circuiti combinatori Si definisce variabile logica binaria una variabile che può assumere solo due valori a cui si fa corrispondere, convenzionalmente, lo stato logico 0 e lo stato

Dettagli

Il Timer integrato 555

Il Timer integrato 555 & imparare & approfondire di ANTONIO GIANNICO Il Timer 555 è un dei componenti storici dell elettronica ancora oggi più comuni ed utilizzati in moltissime applicazioni. La possibilità di impiego, sia della

Dettagli

Modello AIR Gonfiabile

Modello AIR Gonfiabile Modello AIR Gonfiabile Modello BOOST Standard ( bianca ) Modello BOOST Flip Flop ( colori personalizzabili ) Modello BOOST Carbon (Nero ) Top della gamma LA PRODUZIONE SURF JET A MOTORE ELETTRICO

Dettagli

LIBRO DI TESTO: Il nuovo Dal bit al web AUTORI: Barbero-Vaschetto CASA EDITRICE: LINX

LIBRO DI TESTO: Il nuovo Dal bit al web AUTORI: Barbero-Vaschetto CASA EDITRICE: LINX PROGRAMMA EFFETTIVAMENTE SVOLTO Disciplina: INFORMATICA Docente: SALVATORE D URSO L. S. Scienze Applicate - Classe: PRIMA - Sezione: N - Anno Scolastico 2014/2015 LIBRO DI TESTO: Il nuovo Dal bit al web

Dettagli

Lezione 4. Figura 1. Schema di una tastiera a matrice di 4x4 tasti

Lezione 4. Figura 1. Schema di una tastiera a matrice di 4x4 tasti Lezione 4 Uno degli scogli maggiori per chi inizia a lavorare con i microcontroller, è l'interfacciamento con tastiere a matrice. La cosa potrebbe a prima vista sembrare complessa, ma in realtà è implementabile

Dettagli

Elementi dell'automazione! 3. Funzioni! 3. Comando! 3. Regolazione! 3. Schema a blocchi di base! 3. Regolatori a due posizioni! 4

Elementi dell'automazione! 3. Funzioni! 3. Comando! 3. Regolazione! 3. Schema a blocchi di base! 3. Regolatori a due posizioni! 4 Automazione Indice Elementi dell'automazione! 3 Funzioni! 3 Comando! 3 Regolazione! 3 Schema a blocchi di base! 3 Regolatori a due posizioni! 4 Segnale analogico! 4 Segnale digitale! 4 Conversione da decimale

Dettagli

Le Mappe di Karnaugh.

Le Mappe di Karnaugh. Le Mappe di Karnaugh. Introduzione Le mappe di Karnaugh rappresentano un metodo grafico-sistematico per la semplificazione di qualsiasi funzione booleana. Questo metodo si basa su poche regole e se applicate

Dettagli

Introduzione. Funzionamento

Introduzione. Funzionamento Introduzione Il Driver per SAA1064 v1.0 pilota, seguendo il protocollo I2C, un dispositivo SAA1064 in modo da gestire 4 display 7 segmenti, sfruttando l utilizzo di un dispositivo programmabile (FPGA).

Dettagli

Architettura del computer (C.Busso)

Architettura del computer (C.Busso) Architettura del computer (C.Busso) Il computer nacque quando fu possibile costruire circuiti abbastanza complessi in logica programmata da una parte e, dall altra, pensare, ( questo è dovuto a Von Neumann)

Dettagli

ESERCIZI di FONDAMENTI DI INFORMATICA RAPPRESENTAZIONE DEI NUMERI

ESERCIZI di FONDAMENTI DI INFORMATICA RAPPRESENTAZIONE DEI NUMERI ESERCIZI di FONDAMENTI DI INFORMATICA RAPPRESENTAZIONE DEI NUMERI Esercizio 1 Indicare come un elaboratore effettua la seguente operazione, supponendo di operare con numeri interi rappresentati in complemento

Dettagli

Logica e codifica binaria dell informazione

Logica e codifica binaria dell informazione Politecnico di Milano Corsi di Laurea in Ingegneria Matematica e Ingegneria Fisica Dipartimento di Elettronica ed Informazione Logica e codifica binaria dell informazione Anno Accademico 2002 2003 L. Muttoni

Dettagli

Ricerca Operativa e Logistica

Ricerca Operativa e Logistica Ricerca Operativa e Logistica Dott. F.Carrabs e Dott.ssa M.Gentili A.A. 2011/2012 Lezione 10: Variabili e vincoli logici Variabili logiche Spesso nei problemi reali che dobbiamo affrontare ci sono dei

Dettagli

ALLEGATO al verbale della riunione del 3 Settembre 2010, del Dipartimento di Elettrotecnica e Automazione.

ALLEGATO al verbale della riunione del 3 Settembre 2010, del Dipartimento di Elettrotecnica e Automazione. ALLEGATO al verbale della riunione del 3 Settembre 2010, del Dipartimento di Elettrotecnica e Automazione. COMPETENZE MINIME- INDIRIZZO : ELETTROTECNICA ED AUTOMAZIONE 1) CORSO ORDINARIO Disciplina: ELETTROTECNICA

Dettagli

La memoria. I sistemi di memoria di un elaboratore possono essere suddivisi in: Memoria interna al processore Memoria principale Memoria secondaria

La memoria. I sistemi di memoria di un elaboratore possono essere suddivisi in: Memoria interna al processore Memoria principale Memoria secondaria La memoria I sistemi di memoria di un elaboratore possono essere suddivisi in: Memoria interna al processore Memoria principale Memoria secondaria La memoria interna Registri interni alla CPU Visibili

Dettagli

PLC_1 [CPU 1214C DC/DC/DC]

PLC_1 [CPU 1214C DC/DC/DC] PLC_1 [CPU 1214C DC/DC/DC] PLC_1 Generale\Informazioni sul progetto Nome PLC_1 Autore Studente Commento PositionNumber 1 Generale\Informazioni sul catalogo Descrizione sintetica CPU 1214C DC/DC/DC Descrizione

Dettagli

1 Ingresso ±10V di riferimento coppia 1 Ingresso PTC o contatto NC (Protezione motore) 1 Ingresso resolver (2 poli 6,25Khz 10Vac)

1 Ingresso ±10V di riferimento coppia 1 Ingresso PTC o contatto NC (Protezione motore) 1 Ingresso resolver (2 poli 6,25Khz 10Vac) I Drivert-00 MANUALE PER L USO AVVERTENZA! L apparecchiatura è alimentata con tensione di rete 0 Vac ~ 50/60 Hz per questo, onde evitare danni a persone o cose, si consiglia di attenersi scrupolosamente

Dettagli

Tecnologie e Progettazione dei sistemi Informatici e di Telecomunicazioni Scheda Recupero Estivo Obiettivo

Tecnologie e Progettazione dei sistemi Informatici e di Telecomunicazioni Scheda Recupero Estivo Obiettivo Tecnologie e Progettazione dei sistemi Informatici e di Telecomunicazioni Scheda Recupero Estivo Classe IIIG Il recupero estivo nella materia sarà valutato con un test scritto, durante i giorni dedicati

Dettagli