Verifica di Sistemi. 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Verifica di Sistemi. 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0"

Transcript

1 Verifica di Sistemi 1.Qual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano direttamente le uscite c. Il latch ha le uscite sincrone d. Il latch commuta sul fronte di salita del segnale clock 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 3. Il segnale di clock è un comando di sincronismo per: a. Il reset del Flip Flop b. Il set del Flip Flop c. La commutazione dell uscita d. La memorizzazione del dato 4. Si consideri un Flip Flop di tipo D: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso D c. Ad ogni colpo di clock il valore memorizzato viene complementato se sull ingresso D è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 5. Si consideri un Flip Flop di tipo T: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso T c. Ad ogni colpo di clock il valore memorizzato viene complementato, se sull ingresso T è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 6. Assegnato un Latch SR a porte NOR, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento degli ingressi S ed R. Si supponga inizialmente Qp=1.

2 7. Assegnato un Flip Flop di tipo D, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso D e del segnale di clock. Si supponga inizialmente Qp=0. 8.Un FF D è ha l ingresso collegato a Q; inizialmente l uscita Q=1. Come cambia Q al variare del clock? 9.Agli ingressi di un Latch SR vengono applicati in successione i seguenti livelli: S=1, R=0, S=0 e R=0. L uscita Q assume il livello? a. Q = 0 b. Q = 1 c. Q = indeterminato d. Q = stato precedente 10. Il latch SR a porte NAND non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 11. Per trasformare un Flip Flop JK in un Flip Flop D è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare K al clear d. Non è possibile tale trasformazione 12. Assegnato un Flip Flop di tipo T, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso T e del segnale di clock. Si supponga inizialmente Qp= Per trasformare un Flip Flop JK in un Flip Flop T è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare J al preset d. Non è possibile tale trasformazione 14.Si consideri un Flip Flop di tipo JK con JK=11 in modo permanente (J collegato a Vcc e K collegato anch esso a Vcc): quale delle seguenti affermazioni è vera? a. L uscita Q rimane bloccata a 1 b. L uscita Q rimane bloccata a 0 c. La configurazione 11 non è ammessa d. Il FF JK cambia di stato ad ogni impulso di clock

3 Verifica di Sistemi 1. Il latch SR a porte NAND non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 2. Si consideri un Flip Flop di tipo D: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso D c. Ad ogni colpo di clock il valore memorizzato viene complementato se sull ingresso D è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 3. Si consideri un Flip Flop di tipo T: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso T c. Ad ogni colpo di clock il valore memorizzato viene complementato, se sull ingresso T è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 4. Assegnato un Latch SR a porte NOR, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento degli ingressi S ed R. Si supponga inizialmente Qp=1. 5. Assegnato un Flip Flop di tipo D, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso D e del segnale di clock. Si supponga inizialmente Qp=0. 6. Per trasformare un Flip Flop JK in un Flip Flop T è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare J al preset d. Non è possibile tale trasformazione 7. Il segnale di clock è un comando di sincronismo per: a. Il reset del Flip Flop b. Il set del Flip Flop

4 c. La commutazione dell uscita d. La memorizzazione del dato 8.Un FF D è ha l ingresso collegato a Q; inizialmente l uscita Q=0. Come cambia Q al variare del clock? 9.Agli ingressi di un Latch SR vengono applicati in successione i seguenti livelli: S=0, R=1, S=1 e R=0. L uscita Q assume il livello? a. Q = 0 b. Q = 1 c. Q = indeterminato d. Q = stato precedente 10. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 11. Assegnato un Flip Flop di tipo T, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso T e del segnale di clock. Si supponga inizialmente Qp=1. 12.Si consideri un Flip Flop di tipo JK con JK=00 in modo permanente (J collegato a GND e K collegato anch esso a GND): quale delle seguenti affermazioni è vera? a. L uscita Q rimane bloccata a 1 b. L uscita Q rimane bloccata a 0 c. La configurazione 00 non è ammessa d. Il FF JK cambia di stato ad ogni impulso di clock 13. Per trasformare un Flip Flop JK in un Flip Flop D è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare K al clear d. Non è possibile tale trasformazione 14.Qual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano direttamente le uscite c. Il latch ha le uscite sincrone d. Il latch commuta sul fronte di salita del segnale clock

5 1) Dopo aver trasformato i numeri decimali 187 e 156 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 183 e 126 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 166 e 196 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

6 1) Dopo aver trasformato i numeri decimali 128 e 136 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 188 e 136 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 163 e 186 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

7 1) Dopo aver trasformato i numeri decimali 136 e 186 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 158 e 179 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 142 e 173 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

8 1) Dopo aver trasformato i numeri decimali 184 e 129 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 164 e 136 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 185 e 111 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

9 1) Dopo aver trasformato i numeri decimali 196 e 116 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 133 e 191 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 122 e 190 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

10 1) Dopo aver trasformato i numeri decimali 128 e 199 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 116 e 160 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 185 e 119 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

11 1) Dopo aver trasformato i numeri decimali 112 e 160 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 144 e 193 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 155 e 106 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

12 1) Dopo aver trasformato i numeri decimali 115 e 194 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 196 e 116 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 103 e 177 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

13 1) Dopo aver trasformato i numeri decimali 172 e 188 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 106 e 196 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente

I CONTATORI SINCRONI

I CONTATORI SINCRONI I CONTATORI SINCRONI Premessa I contatori sincroni sono temporizzati in modo tale che tutti i Flip-Flop sono commutato ( triggerati ) nello stesso istante. Ciò si realizza collegando la linea del clock

Dettagli

CONTATORI ASINCRONI. Fig. 1

CONTATORI ASINCRONI. Fig. 1 CONTATORI ASINCRONI Consideriamo di utilizzare tre Flip Flop J K secondo lo schema seguente: VCC Fig. 1 Notiamo subito che tuttigli ingressi J K sono collegati alle Vcc cioe allo stato logico 1, questo

Dettagli

Reti sequenziali. Esempio di rete sequenziale: distributore automatico.

Reti sequenziali. Esempio di rete sequenziale: distributore automatico. Reti sequenziali 1 Reti sequenziali Nelle RETI COMBINATORIE il valore logico delle variabili di uscita, in un dato istante, è funzione solo dei valori delle variabili di ingresso in quello stesso istante.

Dettagli

Circuiti sequenziali e elementi di memoria

Circuiti sequenziali e elementi di memoria Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock

Dettagli

Classe III specializzazione elettronica. Elettrotecnica e elettronica

Classe III specializzazione elettronica. Elettrotecnica e elettronica Classe III specializzazione elettronica Elettrotecnica e elettronica Macro unità n 1 Sistema binario e porte logiche Sistema di numerazione binario: conversioni binario-decimale e decimale-binario Porte

Dettagli

Flip-flop Macchine sequenziali

Flip-flop Macchine sequenziali Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli

Dettagli

PROGRAMMAZIONE MODULARE

PROGRAMMAZIONE MODULARE PROGRAMMAZIONE MODULARE ANNO SCOLASTICO 2013-2014 Indirizzo: ELETTROTECNICA - SIRIO Disciplina: ELETTRONICA Classe: 3^ Sezione: AES Numero di ore settimanali: 2 ore di teoria + 2 ore di laboratorio Modulo

Dettagli

Programmazione modulare a.s.2015-2016

Programmazione modulare a.s.2015-2016 Programmazione modulare a.s.015-016 Indirizzo:Informatica \Disciplina: Telecomunicazioni Prof. MAIO Patrizia Rosi Filippo Classe:3 A 3 B Informatica ore settimanali 3 di cui di laboratorio) Libro di testo:telecomunicazioni

Dettagli

Architettura dei Calcolatori Reti Sequenziali Sincrone

Architettura dei Calcolatori Reti Sequenziali Sincrone Architettura dei Calcolatori Reti Sequenziali Sincrone Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Reti Sequenziali Sincrone Sommario: Introduzione, tipi e definizione Condizioni per il corretto

Dettagli

Nome e Cognome. 2 Calcolare il valore efficace di una tensione sinusoidale con Vmax = 18 V

Nome e Cognome. 2 Calcolare il valore efficace di una tensione sinusoidale con Vmax = 18 V VERIFICA SCRITTA DI ELETTRONICA Classe IVME A. S. 2013/2014 27 ottobre 2013 [1,5 punti per gli esercizi 1-5-7-8; 1 punto per gli esercizio (2, 3, 4, 6)] Nome e Cognome. 1 Calcolare il valore di Vx nel

Dettagli

Introduzione ai microcontrollori

Introduzione ai microcontrollori Introduzione ai microcontrollori L elettronica digitale nasce nel 1946 con il primo calcolatore elettronico digitale denominato ENIAC e composto esclusivamente di circuiti a valvole, anche se negli anni

Dettagli

x y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario

x y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario Esercitazione di Calcolatori Elettronici Prof. Gian Luca Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali

Dettagli

bus interno bus esterno bus di sistema

bus interno bus esterno bus di sistema Il bus di sistema, presente in tutti i calcolatori, è composto 50-150 fili in rame in funzione del indirizzamento e del n di bit dati realizzati sulla scheda madre. Dotato di connettori separati ad intervalli

Dettagli

ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016

ISTITUTO ISTRUZIONE SUPERIORE L. EINAUDI ALBA ANNO SCOLASTICO 2015/2016 ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016 CLASSE 3 I Discip lina: Elettrotecnica ed Elettronica PROGETTAZIONE DIDATTICA ANNUALE Elaborata e sottoscritta dai docenti: cognome

Dettagli

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 1 (Capitolo 2) Reti Logiche Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie

Dettagli

Esercitazione RSS FONDAMENTI DI INFORMATICA B. Università degli studi di Parma Dipartimento di Ingegneria dell informazione DIDATTICA A DISTANZA

Esercitazione RSS FONDAMENTI DI INFORMATICA B. Università degli studi di Parma Dipartimento di Ingegneria dell informazione DIDATTICA A DISTANZA Esercitazione RSS FONDAMENTI DI INFORMATICA B DIDATTICA A DISTANZA Università degli studi di Parma Dipartimento di Ingegneria dell informazione tutore: Ing. A. Tibaldi 6 maggio 2002 INDICE 1 Indice 1 Macchine

Dettagli

Macchine sequenziali sincrone. Macchine sincrone

Macchine sequenziali sincrone. Macchine sincrone Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali sincrone Lezione 27 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria

Dettagli

CAPITOLO 2 CIRCUITI SEQUENZIALI

CAPITOLO 2 CIRCUITI SEQUENZIALI 34 CAPITOLO 2 CIRCUITI SEQUENZIALI I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante, le uscite non dipendono solo dai livelli logici presenti sugli ingressi nello stesso istante

Dettagli

Registri. «a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net

Registri. «a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net «a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net Registri Registri semplici....................................... 1823 Registri a scorrimento..................................

Dettagli

Corso di Laurea in Informatica Architetture degli Elaboratori

Corso di Laurea in Informatica Architetture degli Elaboratori Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Esonero del 25 maggio 2005 Esercizio 1 (punti 3) Una scheda di memoria di un telefono cellulare mette a disposizione 8Mbyte di

Dettagli

Controllo Remoto tramite Telefono Cellulare

Controllo Remoto tramite Telefono Cellulare I.T.I. Modesto PANETTI B A R I Via Re David, 186-70125 BARI 080-542.54.12 - Fax 080-542.64.32 Internet http://www.itispanetti.it email : BATF05000C@istruzione.it A.S. 2009/2010 LABORATORIO DI TELECOMUNICAZIONI

Dettagli

FONDAMENTI DI LOGICA DIGITALE 1 DL 3155E20 LOGICA. Blocchi funzionali. Argomenti teorici

FONDAMENTI DI LOGICA DIGITALE 1 DL 3155E20 LOGICA. Blocchi funzionali. Argomenti teorici L1 LOGICA FONDAMENTI DI LOGICA DIGITALE 1 Concetti di logica: teoremi fondamentali dell'algebra booleana Sistema binario Funzioni logiche Descrizione algebrica delle reti logiche e le tavole della verità

Dettagli

Appunti di reti logiche. Ing. Luca Martini

Appunti di reti logiche. Ing. Luca Martini Appunti di reti logiche Ing. Luca Martini 11 aprile 2003 Capitolo 1 Reti combinatorie Sommario In questo breve documento mostreremo sia alcuni concetti base sulle reti combinatorie, che alcuni dei moduli

Dettagli

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi:

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi: Modulo 8 Elettronica Digitale Contenuti: Introduzione Sistemi di numerazione posizionali Sistema binario Porte logiche fondamentali Porte logiche universali Metodo della forma canonica della somma per

Dettagli

Flip-flop, registri, la macchina a stati finiti

Flip-flop, registri, la macchina a stati finiti Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di

Dettagli

T9 REGISTRI, CONTATORI, MEMORIE A SEMICONDUTTORE

T9 REGISTRI, CONTATORI, MEMORIE A SEMICONDUTTORE T9 REGISTRI, CONTATORI, MEMORIE A SEMICONDUTTORE T9.1 I registri integrati hanno spesso una capacità di 4 bit o multipla di 4 bit. Nel linguaggio informatico un gruppo di 4 bit viene detto: [a] byte....

Dettagli

Lezione 2 Circuiti logici. Mauro Piccolo piccolo@di.unito.it

Lezione 2 Circuiti logici. Mauro Piccolo piccolo@di.unito.it Lezione 2 Circuiti logici Mauro Piccolo piccolo@di.unito.it Bit e configurazioni di bit Bit: una cifra binaria (binary digit) 0 oppure 1 Sequenze di bit per rappresentare l'informazione Numeri Caratteri

Dettagli

ANALISI DELLA SITUAZIONE LIVELLO COGNITIVO

ANALISI DELLA SITUAZIONE LIVELLO COGNITIVO Disciplina: Telecomunicazioni Classe: A.S. 2014-2015 3^ AI (ITT) Docente: Codocente: Prof. Zicaro Rosario Damiano Prof. Zipoli Roberto ANALISI DELLA SITUAZIONE LIVELLO COGNITIVO La classe è formata da

Dettagli

Università degli studi di Lecce

Università degli studi di Lecce Università degli studi di Lecce Facoltà di Ingegneria Informatica Corso Nettuno Progetto di un potenziometro digitale Studente: Tridici Daniele Progetto di un potenziometro digitale Descrizione generale

Dettagli

Laboratorio di Architettura degli Elaboratori - A.A. 2012/13

Laboratorio di Architettura degli Elaboratori - A.A. 2012/13 Università di Udine - Facoltà di Scienze Matematiche, Fisiche e Naturali Corso di Laurea in Informatica Laboratorio di Architettura degli Elaboratori - A.A. 2012/13 Circuiti logici, lezione 1 Sintetizzare

Dettagli

Reti sequenziali sincrone

Reti sequenziali sincrone Reti sequenziali sincrone Un approccio strutturato (7.1-7.3, 7.5-7.6) Modelli di reti sincrone Analisi di reti sincrone Descrizioni e sintesi di reti sequenziali sincrone Sintesi con flip-flop D, DE, T

Dettagli

Ambiente di apprendimento

Ambiente di apprendimento ELETTROTECNICA ED ELETTRONICA MAIO LINO, PALUMBO GAETANO 3EET Settembre novembre Saper risolvere un circuito elettrico in corrente continua, e saperne valutare i risultati. Saper applicare i teoremi dell

Dettagli

CORSO DI ELETTRONICA DEI SISTEMI DIGITALI

CORSO DI ELETTRONICA DEI SISTEMI DIGITALI CORSO DI ELETTRONICA DEI SISTEMI DIGITALI Capitolo 1 Porte logiche in tecnologia CMOS 1.0 Introduzione 1 1.1 Caratteristiche elettriche statiche di un transistore MOS 2 1.1.1 Simboli circuitali per un

Dettagli

Università degli studi di Lecce

Università degli studi di Lecce Università degli studi di Lecce Tesina di elettronica 2 Studente: Distante Carmelo Facoltà: Ingegneria Informatica teledidattica Generatore di Numeri casuali Anno Accademico 2002/2003 Generatore di numeri

Dettagli

appunti di CALCOLATORI ELETTRONICI I

appunti di CALCOLATORI ELETTRONICI I copyright (c) 2005 stefano frangioni. Permission is granted to copy, distribute and/or modify this document under the terms of the GNU Free Documentation License, Version 1.2 or any later version published

Dettagli

PROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene

PROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene PROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene LIBRI DI TESTO: Autore: Conte/Ceserani/Impallomeni Titolo: ELETTRONICA ED ELETTROTECNICA

Dettagli

Sintesi di Reti Sequenziali Sincrone

Sintesi di Reti Sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ) dove: I è l insieme finito dei simboli d ingresso

Dettagli

Capitolo 5 - Macchine asincrone

Capitolo 5 - Macchine asincrone ppunti di lettronica igitale apitolo - acchine asincrone Introduzione... ircuiti asincroni in modo fondamentale... etodo di sintesi... sempio: latch asincrono di tipo J-K...6 sempio: misuratore di riflessi...

Dettagli

Calcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin

Calcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin Calcolatori Elettronici A a.a. 2008/2009 RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin 1 Esercizio 1: implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente

Dettagli

Calcolatori Elettronici Parte IV: Logica Digitale e Memorie

Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Anno Accademico 2013/2014 Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Prof. Riccardo Torlone Università di Roma Tre Semplici elementi alla base di sistemi complessi Riccardo Torlone - Corso

Dettagli

Anno Accademico 2005-06 PREPARAZIONE DI LEZIONI E DISPENSE. Automi a Stati Finiti

Anno Accademico 2005-06 PREPARAZIONE DI LEZIONI E DISPENSE. Automi a Stati Finiti Anno Accademico 2005-06 PREPARAZIONE DI LEZIONI E DISPENSE Prof. Enrico Ambrosini Automi a Stati Finiti Prof. Claudio Cancelli SILSIS- Sede di Bergamo e Brescia 2 Automi a Stati Finiti SCOPO SVILUPPARE

Dettagli

L interruttore Microfonico

L interruttore Microfonico L interruttore Microfonico Descrizione Questo circuito si attiva quando capta un suono forte o un rumore (es. il battito delle mani) La sensibilità dell ingresso può essere variata in base al tipo di rumore

Dettagli

Macchine sequenziali

Macchine sequenziali Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di

Dettagli

I Bistabili. Maurizio Palesi. Maurizio Palesi 1

I Bistabili. Maurizio Palesi. Maurizio Palesi 1 I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore

Dettagli

LATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1

LATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1 LATCH E FLIPFLOP. I latch ed i flipflop sono gli elementi fondamentali per la realizzazione di sistemi sequenziali. In entrambi i circuiti la temporizzazione è affidata ad un opportuno segnale di cadenza

Dettagli

Macchine a Stati finiti

Macchine a Stati finiti Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@di.unimi.it Università degli Studi di Milano Riferimento al Patterson: Sezione B.0 /3 Sommario Macchine

Dettagli

PROGRAMMAZIONE DISCIPLINARE ( modulo redatto da prof. A. Rossi)

PROGRAMMAZIONE DISCIPLINARE ( modulo redatto da prof. A. Rossi) DISCIPLINA A.S. 2011-12 di dipartimento individuale del/i docenti Sarro Alessandro Mete Nicola per la classe 4TIEL 1) PREREQUISITI Concetti di matematica,fisica ed elettrotecnica. 2) SITUAZIONE DI PARTENZA

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Facoltà di Ingegneria, Università degli Studi di Firenze Calcolatori Elettronici CDL in Ingegneria Elettronica Nuovo Ordinamento Slide del corso Prof. Paolo Nesi http://www.dsi.unifi.it/~nesi, nesi@dsi.unifi.it

Dettagli

Architettura degli Elaboratori e delle Reti

Architettura degli Elaboratori e delle Reti Architettura degli Elaboratori e delle Reti Pagina lasciata intenzionalmente bianca i Indice 9 Marzo 006... 1 Insiemi... 1 Funzioni booleane... 1 Mintermini... 4 14 Marzo 006... 5 Logica proposizionale...

Dettagli

CAPITOLO III LE RETI SEQUENZIALI

CAPITOLO III LE RETI SEQUENZIALI -3.1- CAPITOLO III LE RETI SEQUENZIALI 3.1 INTRODUZIONE Le reti sequenziali sono reti logiche nelle quali il valore dell'uscita Y ad un certo istante t è funzione sia del valore assunto dalle variabili

Dettagli

Sequential Logic. 2 storage mechanisms positive feedback charge-based. Inputs. Outputs COMBINATIONAL LOGIC. Current State. Next state.

Sequential Logic. 2 storage mechanisms positive feedback charge-based. Inputs. Outputs COMBINATIONAL LOGIC. Current State. Next state. Sequential Logic Inputs Current State COMBINATIONAL LOGIC Registers Outputs Next state CLK 2 storage mechanisms positive feedback charge-based ES-TLC 5/6 - F. ella Corte V o i i 2 2 5 5 V V o o V V 5 V

Dettagli

Algebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE

Algebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE Algebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE Andrea Bobbio Anno Accademico 2000-2001 Algebra Booleana 2 Calcolatore come rete logica Il calcolatore può essere visto come una rete logica

Dettagli

GARA NAZIONALE DI ELETTRONICA E TELECOMUNICAZIONI. PROVA SCRITTA. 7 maggio 2013

GARA NAZIONALE DI ELETTRONICA E TELECOMUNICAZIONI. PROVA SCRITTA. 7 maggio 2013 Istituto Statale di Istruzione Secondaria Superiore ETTORE MAJORANA 24068 SERIATE (BG) Via Partigiani 1 -Tel. 035-297612 - Fax 035-301672 e-mail: majorana@ettoremajorana.gov.it - sito internet: www.ettoremajorana.gov.it

Dettagli

Operazioni Aritmetiche e Codici in Binario Giuseppe Talarico 23/01/2013

Operazioni Aritmetiche e Codici in Binario Giuseppe Talarico 23/01/2013 Operazioni Aritmetiche e Codici in Binario Giuseppe Talarico 23/01/2013 In questo documento vengono illustrate brevemente le operazioni aritmetiche salienti e quelle logiche ad esse strettamente collegate.

Dettagli

CAPITOLO 1 - RICHIAMI TEORICI

CAPITOLO 1 - RICHIAMI TEORICI Premessa Scopo di questa breve premessa è quello di informare il lettore sull organizzazione della trattazione, che è composta da due parti (che corrispondono a due capitoli): - una prima parte che contiene

Dettagli

acquisire informazioni su grandezze analogiche, trasformandole in stringhe di bit

acquisire informazioni su grandezze analogiche, trasformandole in stringhe di bit Convertitori analogico/digitali Un convertitore analogico digitale ha la funzione inversa a quella di un convertitore DAC, poiché il suo scopo è quello di permetter ad un sistema a microprocessore di acquisire

Dettagli

CALCOLATORI ELETTRONICI 29 giugno 2011

CALCOLATORI ELETTRONICI 29 giugno 2011 CALCOLATORI ELETTRONICI 29 giugno 2011 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di una PLA la funzione combinatoria (a 3 ingressi e due uscite)

Dettagli

[RELAZIONE DI LABORATORIO DI ELETTRONICA 2]

[RELAZIONE DI LABORATORIO DI ELETTRONICA 2] Angelo Antonio Salatino Politecnico di Bari Corso di Laurea in Ingegneria Informatica Anno Accademico 2009/2010 Disciplina: Docente: V. Passaro [ [RELAZIONE DI LABORATORIO DI ELETTRONICA 2] INVERTITORE,

Dettagli

Aritmetica dei Calcolatori 1

Aritmetica dei Calcolatori 1 Architettura degli Elaboratori e Laboratorio 1 Marzo 2013 1 Sistema di numerazione sistema posizionale 2 rappresentazione binaria cambio di base basi potenze di 2 3 Rappresentazione binaria con segno Sistema

Dettagli

Sintesi di Reti Sequenziali Sincrone

Sintesi di Reti Sequenziali Sincrone LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it a.a. 2007-2008 http://digilander.libero.it/rosario.cerbone Sintesi di Reti Sequenziali Sincrone

Dettagli

Tecnica basata su Relazioni I/O Motore: Marcia/Motore/Arresto

Tecnica basata su Relazioni I/O Motore: Marcia/Motore/Arresto SIMULAZIONE: Tecnica basata su Relazioni I/O Motore: Marcia/Motore/Arresto Richiamare con il menu «Strumenti» la voce «Simula unità» Click qui In alternativa posso usare questo bottone Chiudere eventuali

Dettagli

Ministero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna

Ministero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna Ministero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna ISTITUTO DI ISTRUZIONE SUPERIORE BUCCARI MARCONI Indirizzi: Trasporti Marittimi / Apparati ed Impianti

Dettagli

ELENCO CANDIDATI AMMESSI AL CORSO DI LAUREA IN ASSISTENZA SANITARIA ANNO ACCADEMICO 2015/2016 - PROVA DEL 04/09/2015

ELENCO CANDIDATI AMMESSI AL CORSO DI LAUREA IN ASSISTENZA SANITARIA ANNO ACCADEMICO 2015/2016 - PROVA DEL 04/09/2015 1 1378453 AMMESSO 73,30 NO NO NO 2 1365216 AMMESSO 70,40 NO NO NO 3 1393634 AMMESSO 69,50 NO NO NO 4 1362442 AMMESSO 69,30 NO NO NO 5 1359398 AMMESSO 69,30 NO NO NO 6 1393999 AMMESSO 69,20 NO NO NO 7 1375313

Dettagli

Calcolatori Elettronici Reti Sequenziali Asincrone

Calcolatori Elettronici Reti Sequenziali Asincrone Calcolatori Elettronici eti equenziali Asincrone Ing. dell Automazione A.A. 2/2 Gabriele Cecchetti eti equenziali Asincrone ommario: Circuito sequenziale e bistabile Definizione di rete sequenziale asincrona

Dettagli

Misure di frequenza e di tempo

Misure di frequenza e di tempo Misure di frequenza e di tempo - 1 Misure di frequenza e di tempo 1 - Contatori universali Schemi e circuiti di riferimento Per la misura di frequenza e di intervalli di tempo vengono diffusamente impiegati

Dettagli

Schema del terminale di potenza. Inverter MONOFASE 230V 0.2~0.75kW. L1 L2 P B U V W

Schema del terminale di potenza. Inverter MONOFASE 230V 0.2~0.75kW. L1 L2 P B U V W ITALIANO TT100 Adattamento dal manuale esteso dell operatore degli inverter serie TT100 Collegamenti di potenza Nei modelli con ingresso trifase, collegare i terminali R/L1, S/L2 e T/L3 alla linea trifase

Dettagli

Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per:

Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per: INTRODUZIONE AI CONTATORI Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per: o Conteggio di eventi o Divisione di frequenza o Temporizzazioni Principi

Dettagli

Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche

Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche 3.1 LE PORTE LOGICHE E GLI OPERATORI ELEMENTARI 3.2 COMPORTAMENTO A REGIME E IN TRANSITORIO DEI CIRCUITI COMBINATORI I nuovi

Dettagli

COMUNICAZIONE SERIALE

COMUNICAZIONE SERIALE LA COMUNICAZIONE SERIALE Cod. 80034-02/2000 1 INDICE GENERALE Capitolo 1 Introduzione alla comunicazione seriale Pag. 3 Capitolo 2 Protocollo CENCAL Pag. 19 Capitolo 3 Protocollo MODBUS Pag. 83 2 CAPITOLO

Dettagli

Dispense di elettronica digitale per il corso di LAB 2 B

Dispense di elettronica digitale per il corso di LAB 2 B Dispense di elettronica digitale per il corso di LAB 2 B Prof. Flavio Fontanelli Versione 1.2 5 aprile 2006 Copyright 2000-2005. Questo documento è protetto dalla legge sul diritto di autore, e di proprietà

Dettagli

PLC Sistemi a Logica Programmabile Il linguaggio Ladder-Parte

PLC Sistemi a Logica Programmabile Il linguaggio Ladder-Parte PLC Sistemi a Logica Programmabile Il linguaggio Ladder-Parte Prima Prof. Nicola Ingrosso Guida di riferimento all applicazione applicazione dei Microcontrollori Programmabili IPSIA G.Ferraris Brindisi

Dettagli

Reti logiche e componenti di un elaboratore

Reti logiche e componenti di un elaboratore FONDAMENTI DI INFORMATICA Ing. Davide PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Reti logiche e componenti di un elaboratore 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di

Dettagli

ESERCIZI SUGLI AUTOMI A STATI FINITI

ESERCIZI SUGLI AUTOMI A STATI FINITI ESERCIZI SUGLI AUTOMI A STATI FINITI Disegnare il diagramma e scrivere la tabella delle transizioni di stato degli automi sequenziali a stati finiti che rappresentano il comportamento dei seguenti sistemi

Dettagli

GENERALITA SUI CONVERTITORI DAC E ADC CONVERTITORI DIGITALE-ANALOGICO DAC

GENERALITA SUI CONVERTITORI DAC E ADC CONVERTITORI DIGITALE-ANALOGICO DAC I.T.I. Modesto PANETTI A R I ia Re David, 86-8-54.54. - 75 ARI Fax 8-54.64.3 Internet http://www.itispanetti.it email : ATF5C@istruzione.it Tesina sviluppata dall alunno Antonio Gonnella della classe 5

Dettagli

Compito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati

Compito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati Compito A Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati stato/input x=0 x=1 A B/0 A/0 B C/0 A/0 C B/0 D/1 D B/0 E/0 E B/0 D/1 Esercizio 2. (17 punti) Realizzare

Dettagli

Architettura degli elaboratori - modulo A Anno Accademico 2000 / 2001. Capitolo 6 - Memorie

Architettura degli elaboratori - modulo A Anno Accademico 2000 / 2001. Capitolo 6 - Memorie Architettura degli elaboratori - modulo A Anno Accademico 2 / 2 Capitolo 6 - Memorie Una cella di memoria in un sistema digitale è un qualcosa in grado di memorizzare il valore booleano che una variabile

Dettagli

Rappresentazione delle informazioni

Rappresentazione delle informazioni Rappresentazione delle informazioni Abbiamo informazioni (numeri, caratteri, immagini, suoni, video... ) che vogliamo rappresentare (e poter elaborare) in un calcolatore. Per motivi tecnologici un calcolatore

Dettagli

Chapter 1. Circuiti sequenziali: macchine a stati

Chapter 1. Circuiti sequenziali: macchine a stati Chapter 1 Circuiti sequenziali: macchine a stati Nella prima parte del corso ci siamo occupati dei circuiti combinatori. In un circuito combinatorio con un ouput Z funzione degli input X 1 ; : : : X n,

Dettagli

Automi. Sono così esempi di automi una lavatrice, un distributore automatico di bibite, un interruttore, una calcolatrice tascabile,...

Automi. Sono così esempi di automi una lavatrice, un distributore automatico di bibite, un interruttore, una calcolatrice tascabile,... Automi Con il termine automa 1 s intende un qualunque dispositivo o un suo modello, un qualunque oggetto, che esegue da se stesso un particolare compito, sulla base degli stimoli od ordini ricevuti detti

Dettagli

Una calcolatrice a due cifre

Una calcolatrice a due cifre Una calcolatrice a due cifre L idea di realizzare questo circuito è nata da un paio di topic sul forum di Grix. Ci si chiedeva se fosse possibile realizzare una calcolatrice per eseguire somme e sottrazioni

Dettagli

Esperimentazioni di Fisica 3 AA 2013-2014. Tracking ADC. M. De Vincenzi

Esperimentazioni di Fisica 3 AA 2013-2014. Tracking ADC. M. De Vincenzi Esperimentazioni di Fisica 3 AA 2013-2014 Tracking ADC M. De Vincenzi 1 Introduzione La digitalizzazione di segnali analogici si realizza tramite dispositivi che vengono detti ADC (acronimo per Analog

Dettagli

Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici

Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e

Dettagli

Sistema acquisizione dati

Sistema acquisizione dati 12 Sistema acquisizione dati 3.1 Introduzione: Per convertire i segnali analogici trasmessi dai sensori in segnali digitali dobbiamo usare i convertitori analogici digitali o più comunemente chiamati ADC(Analog-to-Digital

Dettagli

CALEFFI www.caleffi.com

CALEFFI www.caleffi.com CALEFFI www.caleffi.com 18020.01 Termostato sonda ambiente con orologio digitale e selettore codice 151002 Descrizione e funzione Termostato sonda ambiente con selettore a tre posizioni ed orologio digitale

Dettagli

Parte 1. Vettori di bit - AA. 2012/13 1.1

Parte 1. Vettori di bit - AA. 2012/13 1.1 1.1 Parte 1 Vettori di bit 1.2 Notazione posizionale Ogni cifra assume un significato diverso a seconda della posizione in cui si trova Rappresentazione di un numero su n cifre in base b: Posizioni a n

Dettagli

FPGA alla portata di tutti

FPGA alla portata di tutti di ANTONIO ACQUASANTA Igloo nano Starter kit FPGA alla portata di tutti Questo articolo presenta nel dettaglio l IGLOO nano STARTER KIT di ACTEL, dal costo contenuto, per FPGA, che potrà essere usato come

Dettagli

Reti Logiche. Le reti logiche sono gli elementi architettonici di base dei calcolatori, e di tutti gli apparati per elaborazioni digitali.

Reti Logiche. Le reti logiche sono gli elementi architettonici di base dei calcolatori, e di tutti gli apparati per elaborazioni digitali. Reti Logiche Le reti logiche sono gli elementi architettonici di base dei calcolatori, e di tutti gli apparati per elaborazioni digitali. - Elaborano informazione rappresentata da segnali digitali, cioe

Dettagli

Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo. Dip switch Pulsante n.a. Octal tri-state buffer IC2 = MM 2114

Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo. Dip switch Pulsante n.a. Octal tri-state buffer IC2 = MM 2114 SCH 31 Scrittura/lettura RAM Obiettivi Strumenti e componenti Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo S1 S5 P1 IC1 = 74LS244 Dip switch Pulsante n.a. Octal tri-state

Dettagli

Sequence Diagram. Catia Trubiani. Laboratorio di Ingegneria del Software a.a. 2013-2014

Sequence Diagram. Catia Trubiani. Laboratorio di Ingegneria del Software a.a. 2013-2014 Università degli Studi dell Aquila Laboratorio di Ingegneria del Software a.a. 2013-2014 Catia Trubiani Dipartimento di Ingegneria e Scienze dell'informazione e Matematica (DISIM)- Università degli Studi

Dettagli

Comunicazione. Prof. Antonino Mazzeo. Corso di Laurea Specialistica in Ingegneria Informatica

Comunicazione. Prof. Antonino Mazzeo. Corso di Laurea Specialistica in Ingegneria Informatica Comunicazione Seriale Prof. Antonino Mazzeo Corso di Laurea Specialistica in Ingegneria Informatica UART/USART Intel 8251A Standard Universal Synchronous/Asynchronous Receiver/Trasmitter (USART) Progettata

Dettagli

Sistemi di Elaborazione a Microprocessore 8259. (Controllore Program m abile delle Interruzioni) M. Rebaudengo - M. Sonza Reorda

Sistemi di Elaborazione a Microprocessore 8259. (Controllore Program m abile delle Interruzioni) M. Rebaudengo - M. Sonza Reorda 8259 (Controllore Program m abile delle Interruzioni) M. Rebaudengo - M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica 1 M. Rebaudengo, M. Sonza Reorda Generalità L'8259 è stato progettato

Dettagli

CALCOLATORI ELETTRONICI 29 giugno 2010

CALCOLATORI ELETTRONICI 29 giugno 2010 CALCOLATORI ELETTRONICI 29 giugno 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si disegni lo schema di un flip-flop master-slave S-R sensibile ai fronti di salita e

Dettagli

Clocking. Architetture dei Calcolatori (Lettere. Elementi di Memoria. Periodo del Ciclo di Clock. scritti

Clocking. Architetture dei Calcolatori (Lettere. Elementi di Memoria. Periodo del Ciclo di Clock. scritti Clocking Architetture dei Calcolatori (Lettere A-I) Tecnologie per la Memoria e Gerarchie di Memoria Prof. Francesco Lo Presti Il segnale di Clock definisce quando i segnali possono essere letti e quando

Dettagli

PLL (anello ad aggancio di fase)

PLL (anello ad aggancio di fase) PLL (anello ad aggancio di fase) Il PLL ( Phase Locked Loop, anello ad aggancio di fase) è un circuito integrato a reazione negativa. E un componente molto versatile e può essere usato come: demodulatore

Dettagli

V ITI INFORMATICA CORSO DI SISTEMI a.s. 2012/13. MODULO 3 Sistema di acquisizione e distribuzione dati

V ITI INFORMATICA CORSO DI SISTEMI a.s. 2012/13. MODULO 3 Sistema di acquisizione e distribuzione dati V ITI INFORMATICA CORSO DI SISTEMI a.s. 2012/13 MODULO 3 Sistema di acquisizione e distribuzione dati U.D.3.1 Schema SAD/SDD monocanale U.D.3.2 I trasduttori: proprietà e classificazioni U.D.3.3 Campionamento

Dettagli

Circuiti logici. Parte xxv

Circuiti logici. Parte xxv Parte xxv Circuiti logici Operatori logici e porte logiche....................... 729 Operatori unari....................................... 730 Connettivo AND...................................... 730

Dettagli

MATRICE COMPATTA 16 INGRESSI 4 USCITE

MATRICE COMPATTA 16 INGRESSI 4 USCITE MATRICE COMPATTA 16 INGRESSI 4 USCITE INDICE Premessa... 3 Caratteristiche... 3 Precauzioni... 3 Descrizione... 4 Dispositivi di controllo e connettori... 6 Pannello frontale... 6 Pannello posteriore...

Dettagli

Manuale di Installazione Serie Kairos 4,3 7 10. Powered By

Manuale di Installazione Serie Kairos 4,3 7 10. Powered By Manuale di Installazione Serie Kairos 4,3 7 10 Powered By Introduzione I nuovi manuali Eelectron sono realizzati a schede come uno Slide Show. Questo approccio ci permette di affrontare ogni singolo argomento

Dettagli

Il Processore: i registri

Il Processore: i registri Il Processore: i registri Il processore contiene al suo interno un certo numero di registri (unità di memoria estremamente veloci) Le dimensioni di un registro sono di pochi byte (4, 8) I registri contengono

Dettagli

Antifurto e rivelatore di fughe di gas per appartamento

Antifurto e rivelatore di fughe di gas per appartamento Istituto Professionale di Stato per l'industria e l'artigianato MOETTO Via Luigi Apollonio, BESCIA Antifurto e rivelatore di fughe di gas per appartamento ealizzazione Emanuel Fusi Marco Peli Diego Tuana

Dettagli