Latch in verilog. Logica sequenziale: implementazione verilog. Latch SR verilog: strutturale. Latch SR verilog
|
|
- Paolo Gentile
- 4 anni fa
- Visualizzazioni
Transcript
1 Latch in verilog Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica igitale Modulo 11 Università di Cagliari ipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) L implementazione di logica sequenziale in verilog si basa sull uso dei reg sfruttando il fatto che un reg a cui non venga assegnato un nuovo valore mantiene il valore precedentemente assegnatogli Siamo in grado quindi di implementare qualsiasi tipo di latch con i blocchi always, NON assegnando un nuovo valore all uscita per ogni combinazione di ingressi Ovviamente è anche possibile una descrizione in stile strutturale 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 2 Latch SR verilog Latch SR verilog: strutturale module LSR(S,R,,N); input S,R; output,n; reg,n; or R) case({s,r}) 2 b10: {,N}=2 b10; 2 b01: {,N}=2 b01; 2 b11: {,N}=2 b00; case Non viene assegnato un valore per ogni possibile combinazione di S e R quindi si ottiene un elemento di memoria. (uesta versione non modella lo stato proibito) module LSR_struct(S,R,,N); input S,R; output,n; wire,n,s,r; nor n1(,r,n); nor n2(n,s,); module LSR_struct(S,R,,N); input S,R; output,n; wire,n,s,r; nand n1(,s,n); nand n2(n,r,); 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 3 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 4
2 Latch con enable Esempio: Latch con enable module L(,EN,); input,en; or EN) if(en) =; Ogni volta che cambiano o EN viene assegnato a il valore di solo se EN=1. Sia EN che fanno parte della sensitivity list. EN Variazioni di ignorate perché EN è basso e non viene eseguita la if EN=1 il latch diventa trasparente EN=0 il latch memorizza inizialmente indeterminato 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 5 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 6 Latch in verilog Latch con enable e clear In generale avremo un latch ogni volta che un costrutto di if (annidate o meno) o un costrutto case non prevede un assegnamento dell uscita per ogni possibile percorso Un caso tipico è un costrutto case senza default module L2(,EN,CLR,); input,en,clr; or EN or CLR) if(clr) =1 b0; if(en) =; Non tutti i possibili percorsi nelle if annidate assegnano un valore a (non c è la nella seconda if). E un latch con clear (il segnale CLR) attivo alto 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 7 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 8
3 Latch con enable, clear e preset module L3(,EN,CLR,SET,); input,en,clr,set; or EN or CLR or SET) if(clr) =1 b0; if(set) =1 b1; if(en) =; Nell ultimo costrutto if manca un quindi si ottiene un latch Blocking e Non-blocking assignment Prima di affrontare la modellazione di flip-flop e registri sensibili ai fronti del segnale di clock è necessario introdurre un nuovo meccanismo di assegnamento di valore ai segnali di tipo variable: l assegnamento nonblocking (simbolo operatore <=). Assegnamento blocking L assegnamento blocking (=) congela l esecuzione delle istruzioni procedurali, dunque viene eseguito prima di fare avanzare la simulazione e passare all istruzione successiva. Assegnamento non-blocking L assegnamento non-blocking (<=) non ferma l esecuzione, dunque TUTTI gli assegnamenti di questo tipo, anche dentro un blocco procedurale, vengono eseguiti in PARALLELO. In pratica tutte l espressioni a destra dell operatore non-blocking sono valutate (campionate) contemporaneamente e solo successivamente i valori vengono assegnati alla variabile sul lato sinistro. 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 9 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 10 Blocking e Non-blocking assignment Assegnamento Blocking In questo esempio, alla fine dell esecuzione, le variabili A e B varranno: Blocking: A=1, B=1 Non-blocking: A=1, B=0 reg A,B; initial A=0; B=1; //(delays) A=B; B=A; Assegnamento blocking reg A,B; initial A<=0; B<=1; //(delays) A<=B; B<=A; Assegnamento non-blocking 1. Arrivati a questa istruzione la simulazione si CONGELA. A=B; B=A; 4. La simulazione RIPRENE. 2. Viene valutato il lato destro dell operatore =. 3. Il risultato viene assegnato al lato a sinistra dell operatore =. 5. Viene valutato il lato destro dell operatore =. 6. Il risultato viene assegnato al lato a sinistra dell operatore =. 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 12
4 Assegnamento Non-blocking Blocking : esempio 1. Arrivati a questa istruzione la simulazione si CONGELA. A<=B; B<=A; 2. Vengono valutati tutti i lati a destra dell operatore <=. reg A,B; initial A=0; B=1; //(delays) A=0 e B=1 4. La simulazione RIPRENE. 3. Tutti i risultati vengono assegnati ai lati a sinistra dell operatore <=. A=B; B=A; PRIMA viene eseguito A=B e quindi A diventa 1 OPO viene eseguito B=A, ma siccome A è già diventato 1 anche B diventa 1 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 14 Non-blocking: esempio Blocking e non-blocking reg A,B; initial A<=0; B<=1; //(delays) A<=B; B<=A; A=0 e B=1 I due assegnamenti sono non-blocking quindi vengono eseguiti in parallelo. Perciò le due espressioni a destra dell operatore <= vengono campionate allo stesso tempo. ato che, quando viene valutato il lato destro dell espressione, l assegnamento non è stato ancora eseguito, A assume il valore che aveva prima B (1) e B assume il valore che aveva prima A (0). Come si vede dall esempio, il risultato delle stesso codice, implementato con assegnamenti di tipo blocking o non-blocking è differente. In particolare, nel caso dell assegnamento nonblocking il risultato finale NON dipe dall ordine con cui sono scritti assegnamenti contemporanei (cioè senza ritardi nel mezzo). 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 16
5 Flip-flop in verilog Anche per implementare dei flip-flop si fa uso di un blocco always con costrutti procedurali (if e case) in cui ad un reg non viene sempre assegnato un valore è necessario però potere definire la sensibilità ai fronti del clock e NON al livello Gli strumenti per definire i fronti sono i due modificatori posedge e negedge che indicano il fronte positivo e negativo di un certo segnale L assegnamento deve essere di tipo non-blocking per evitare qualsiasi tipo di ambiguità derivante dall ordine con cui è scritto il codice (il non-blocking NON dipe dall ordine). Flip-flop module FF(,CLK,); input,clk; <=; L always viene eseguito solo in corrispondenza dei fronti positivi del clock. non fa parte della sensitivity list perché l uscita deve essere aggiornata solo a causa di variazioni di CLK ( viene campionato sui fronti di CLK). L assegnamento è di tipo non-blocking 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 18 CLK Esempio: Flip-Flop Flip-flop: blocking e non-blocking La differenza fra l uso di assegnamenti blocking e non-blocking è avvertibile quando viene assegnato, nello stesso modulo, più di un segnale. campionato sui fronti di CLK module FF(,CLK,); input,clk; output 1,2; reg 1,2; 1=; 2=1; module FF(,CLK,); input,clk; output 1,2; reg 1,2; 1<=; 2<=1; inizialmente indeterminato 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 20
6 Flip-flop: blocking e non--blocking Flip-flop: blocking e non-blocking 1=; 2=1; La prima assegnazione viene eseguita per prima, quindi 1 campiona il valore di. La seconda assegnazione viene eseguita successivamente (blocking) dunque 2 diventa uguale a 1 ossia a. ENTRAMBI i flip-flop campionano l ingresso sul fronte del clock. 1<=; 2<=1; I lati destri delle espressioni vengono valutati contemporaneamente e POI assegnati a 1 e 2. 1 campiona dunque il segnale. 2, invece, campiona il valore che aveva 1 PRIMA di campionare, ossia il valore di 1 al precedente colpo di clock. clk 1 2 clk icembre 2006 E - Logica sequenziale verilog Massimo Barbaro icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 22 Flip-flop: blocking e non-blocking Flip-flop: blocking e non-blocking [2] a notare che si preferisce l uso del non-blocking perché NON è ambiguo: comunque si scrivano le cose (in qualsiasi ordine) il circuito modellato è lo stesso. Nel caso dell assegnamento blocking, invece, l ordine con cui si scrivono le cose cambia il circuito modellato quindi NON può essere usato per modellare flip-flop o registri (a causa dell ambiguità). L eventuale problema di ambiguità dovuto all uso dell assegnamento blocking al posto del non-blocking si manifesta principalmente se si implementa più di un flip-flop nello stesso modulo e se le uscite dell uno vanno a pilotare in qualche modo gli ingressi dell altro. In ogni caso, la modellazione di logica sequenziale sensibile ai fronti, richiede OBBLIGATORIAMENTE l uso di assegnamenti non-blocking module FF(,CLK,); input,clk; output 1,2; reg 1,2; // 1=; // 2=1; // Inverto l ordine // cambia il risultato 2=1; 1=; module FF(,CLK,); input,clk; output 1,2; reg 1,2; // 1<=; // 2<=1; // Inverto l ordine // NON cambia il risultato 2<=1; 1<=; 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 24
7 Flip-flop: blocking e non blocking [2] Flip-flop: blocking e non-blocking [2] 2=1; 1=; La prima assegnazione viene eseguita per prima, quindi 2 campiona il valore di 1. La seconda assegnazione viene eseguita successivamente (blocking) dunque 1 diventa uguale a. I flip-flop campionano dati differenti. 2<=1; 1<=; I lati destri delle espressioni vengono valutati contemporaneamente e POI assegnati a 1 e 2. 1 campiona dunque il segnale. 2, invece, campiona il valore che aveva 1 PRIMA di campionare, ossia il valore di 1 al precedente colpo di clock. clk 1 2 clk icembre 2006 E - Logica sequenziale verilog Massimo Barbaro icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 26 Flip-flop con enable Flip-flop con reset sincrono module FF2(,CLK,EN,); input,clk,en; if(en) <=; In questo caso abbiamo un flip-flop (in quanto memorizza sui fronti del clock) con segnale di enable. In presenza di un fronte positivo di CLK viene valutato se il FF è abilitato (EN=1) ed in tal caso viene aggiornata l uscita module FF3(,CLK,RST,); input,clk,rst; if(rst) <=1 b0; <=; In questo caso viene sempre assegnato un valore all uscita ma abbiamo comunque un FF perché l always si attiva solo sui fronti di CLK. Se RST o cambiano senza che cambi CLK l uscita NON viene aggiornata. Il reset è SINCRONO (attivo alto) perché viene valutato solo sui fronti del clock 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 28
8 Esempio: FF- con reset sincrono Flip-flop con reset asincrono CLK RST Il reset RST è attivo sincrono quindi ha effetto sul fronte di CLK module FF4(,CLK,RST,); input,clk,rst; CLK or negedge RST) if(~rst) <=1 b0; <=; Il reset è ASINCRONO (attivo basso) perché l always viene valutato se cambia RST anche in assenza di variazioni del clock 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 30 Esempio: FF- con reset asincrono Flip-flop in verilog CLK RST Il reset RST (attivo basso) è asincrono quindi ha effetto immediatamente a precindere da CLK In generale si ottiene un flip-flop ogni qual volta si utilizza un segnale campionato su un fronte (posedge o negedge) nella sensitivity list di un always I segnali della sensitivity list devono essere tutti attivi sui fronti o tutti a livelli: non si possono avere sensitivity list miste Se altri segnali, oltre il clock, compaiono nella sensitivity list danno luogo ad azioni asincrone, cioé azioni attivate indipentemente dal clock 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 32
9 Registri Registro ad 8 bit Un registro non è altro che un insieme di N flipflop (o latch) che vengono scritti contemporaneamente con un solo segnale di clock (o di enable) La definizione di un registro sarà identica a quella di un flip-flop con l unica differenza che il dato e l uscita saranno vettori a N bit anzi che a singolo bit module REG8(,CLK,RST,); input CLK,RST; input [7:0] ; output [7:0] ; reg [7:0] ; if(rst) <=8 b0; <=; Registro ad 8 bit con segnale di reset sincrono (campionato sui fronti del clock) 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 34 Moduli parametrici Registro parametrico La dimensione del registro può essere resa parametrica per generalità con la direttiva parameter All interno di un modulo si può definire uno costante per mezzo del comando parameter IM=8; Al momento dell istanziazione del modulo si può modificare il valore della costante my_mod #(16) uut(lista-ingressi); Assegna il valore del parametro, quindi sostituisce 16 a 8 module REGN(,CLK,RST,); parameter N=8; input CLK,RST; input [N-1:0] ; output [N-1:0] ; reg [N-1:0] ; if(rst) <={N{1 b0}}; <=; In fase di istanziazione si decide quale sia la dimensione del registro REGN #(16) A(d,c,r,q); Se nel codice è presente un solo registro, la differenza fra blocking e non-blocking non è avvertibile 11 icembre 2006 E - Logica sequenziale verilog Massimo Barbaro icembre 2006 E - Logica sequenziale verilog Massimo Barbaro 36
Logica sequenziale: implementazione verilog
Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica igitale Modulo 11 Università di Cagliari ipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
DettagliLogica sequenziale: implementazione verilog
Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica Digitale Modulo 10 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
DettagliLatch in verilog. Logica sequenziale: implementazione verilog. Latch SR verilog: strutturale. Latch SR verilog
Latch in verilog Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica igitale Modulo 10 Università di Cagliari ipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica
DettagliLogica sequenziale: implementazione verilog
Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica Digitale Modulo 10 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
DettagliLogica Sequenziale. Modulo 5
Logica Sequenziale Modulo 5 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica sequenziale Un blocco di logica sequenziale
DettagliELETTRONICA DEI SISTEMI DIGITALI 1 SECONDA PROVA IN ITINERE A.A. 2004/ Gennaio 2005
ELETTRONICA DEI SISTEMI DIGITALI 1 SECONDA PROVA IN ITINERE A.A. 2004/2005 10 Gennaio 2005 12345678901234567890123456789012345678901234567890123456789012345678901234567890123456781 01234567890123456789012345678901234567890123456789012345678901234567890123456789012345678
DettagliELETTRONICA DEI SISTEMI DIGITALI 1 SECONDA PROVA IN ITINERE A.A. 2003/ Dicembre 2003
ELETTRONICA DEI SISTEMI DIGITALI 1 SECONDA PROVA IN ITINERE A.A. 2003/2004 22 Dicembre 2003 12345678901234567890123456789012345678901234567890123456789012345678901234567890123456789 01234567890123456789012345678901234567890123456789012345678901234567890123456789012345678
DettagliSoluzione Modulo verilog:
Esercizio 1.1 Implementare in un unico modulo verilog l ALU di seguito descritta. A e B, operandi a 16 bit Sel, 4 bit per la selezione dell operazione Y, uscita a 16 bit L ALU contiene un unità aritmetica
DettagliCorso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo
orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliPSPICE Circuiti sequenziali principali
PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliElementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
DettagliELETTRONICA DIGITALE PRIMA PROVA IN ITINERE A.A. 2005/ Dicembre 2005
ELETTRONICA DIGITALE PRIMA PROVA IN ITINERE A.A. 2005/2006 22 Dicembre 2005 12345678901234567890123456789012345678901234567890123456789012345678901234567890123456781 01234567890123456789012345678901234567890123456789012345678901234567890123456789012345678
DettagliMisure e Sistemi Microelettronici (MSM) Sistemi
Misure e Sistemi Microelettronici (MSM) Sistemi Prof. Stefano Bertazzoni I semestre II emisemestre dal 24-11-08 al 29-01-09 Lunedì ore 13.30 15.45 Giovedì ore 14.00 16.15 Aula 4 NE Aula 2 NE Ricevimento
DettagliSeconda esercitazione
Seconda esercitazione progetto e simulazione di registri e contatori Obiettivi analisi del costrutto «process» analisi di reti sequenziali a.a. 2-2 VHDL : Processi 2 un processo rappresenta uno statement
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliLSS Reti Logiche: circuiti sequenziali
LSS 2016-17 Reti Logiche: circuiti sequenziali Piero Vicini A.A. 2017-2018 Circuiti combinatori vs sequenziali L output di un circuito combinatorio e solo funzione del valore combinatorio degli ingressi
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
DettagliI flip-flop ed il register file. Sommario
I flip-flop ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezioni C.9 e C.11 1/35
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni C.7 & C.8. 1/32 Sommario
DettagliCircuiti sequenziali
Circuiti sequenziali Docente teoria: prof. Federico Pedersini (https://homes.di.unimi.it/pedersini/ae-inf.html) Docente laboratorio: Matteo Re (https://homes.di.unimi.it/re/arch1-lab-2015-201.html) Sito
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliCorso di Calcolatori Elettronici I Flip-flop
Corso di Calcolatori Elettronici I Flip-flop Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso di Laurea in Ingegneria Informatica
DettagliSimulazione. Simulazione verilog. Testbench. Testbench
Simulazione Simulazione verilog Lucidi del Corso di Elettronica Digitale Modulo 8 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Il verilog
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliEsercitazione del 26/03/ Soluzioni
Esercitazione del 26/03/2009 - oluzioni 1. Bistabile asincrono C (detto anche R) C C ~ Tabella delle transizioni o stato prossimo: C * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X Configurazioni
DettagliCircuiti Sequenziali
Circuiti Sequenziali 1 Ingresso Circuito combinatorio Uscita Memoria L uscita al tempo t di un circuito sequenziale dipende dagli ingressi al tempo (t) e dall uscita al tempo (t- t ) Circuiti sequenziali
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano A.A. 23-24 /27 Sommario Circuiti sequenziali Latch asincroni
DettagliI circuiti sequenziali
Elementi di logica digitale I circuiti sequenziali I circuiti combinatori non hanno memoria. Gli output dipendono unicamente dagli input. ono necessari circuiti con memoria, che si comportano in modo diverso
DettagliESERCITAZIONE 4.5. Approfondimento Circuiti Logici e Sequenziali
ESERCITAZIONE 4.5 Approfondimento Circuiti Logici e Sequenziali 2 Approfondimento: multiplexer 3 Multiplexer: soluzione alternativa Multiplexer: composizione interna 4 Multiplexer: soluzione alternativa
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliGli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Gli elementi di memoria: i bistabili I registri Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08 08 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un dato istante dipende
DettagliEsercizi VHDL nelle prove d esame di Architettura degli elaboratori (a.a. 2002/03)
Esercizi VHDL nelle prove d esame di Architettura degli elaboratori (a.a. 2002/03) 18 settembre 2003 Prova del 9 giugno 2003 Descrizione VHDL (a scelta, dataflow o comportamentale) di un decoder per il
DettagliLogica combinatoria in linguaggio Verilog
Logica combinatoria in linguaggio Verilog Lucidi del Corso di Elettronica Digitale Modulo 7 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
Dettagli(competenze digitali) CIRCUITI SEQUENZIALI
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliCircuiti sequenziali e elementi di memoria
Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock
DettagliCircuiti sincroni Circuiti sequenziali: i bistabili
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
Dettagli05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche
5EKL-Progetto di Circuiti Digitali Tutore: Federico Quaglio federico.quaglio@polito.it -564 44 (44) Richiami di Reti Logiche Tutoraggio # Sommario Richiami di algebra booleana Mappe di Karnaugh Coperture
DettagliSimulazione verilog. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica
Simulazione verilog Lucidi del Corso di Elettronica Digitale Modulo 8 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Simulazione Il verilog
DettagliElettronica Sistemi Digitali 09. Flip-Flop
Elettronica Sistemi igitali 09. Flip-Flop Roberto Roncella Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop
DettagliIl Livello Logico-Digitale. I circuiti sequenziali
Il Livello Logico-Digitale I circuiti sequenziali 22 --25 ommario Circuiti sequenziali e elementi di memoria Bistabile asincrono Temporizzazione e clock Bistabili D e sincroni Flip-flop - 2 - Circuiti
DettagliMemorie e contatori. Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A Università degli Studi di Milano
Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2018-2019 Università degli Studi di Milano Memorie e contatori Nicola Basilico Dipartimento di Informatica Via Comelico
Dettagli2 storage mechanisms positive feedback charge-based
Sequential Logic Inputs Current State COMBINATIONAL LOGIC Registers Outputs Next state CLK 2 storage mechanisms positive feedback charge-based Positive Feedback: Bi-Stability V i V o = V i 2 V o2 V o2
DettagliMacchine sequenziali
Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di
DettagliMemorie. Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A Università degli Studi di Milano
Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2018-2019 Università degli Studi di Milano Memorie Nicola Basilico Dipartimento di Informatica Via Comelico 39/41-20135
DettagliCircuiti sincroni circuiti sequenziali:bistabili e latch
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni circuiti sequenziali:bistabili e latch Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli
DettagliFlip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliCalcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio
DettagliEs. 07 Bistabile asincrono SC, Latch. Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop
Es. 07 Bistabile asincrono SC, Latch sincrono SC, Latch sincrono tipo D, Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop sincrono T, Flip Flop Flop sincrono D Master Slave,
DettagliSommario. Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches
Fondamenti di VHDL Sommario VHDL: premessa e introduzione Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches Premessa
DettagliLe reti sequenziali sincrone memorizzano il proprio stato in dei FF-D
Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei
DettagliSoluzione Mappa di karnaugh BC Soluzione Mappa di karnaugh BC
Esercizio 1a - 1 Considerare il circuito descritto dal seguente listato VERILOG. Individuare un hazard (se ne sono presenti piu` di uno, basta indicarne uno), dire per quali ingressi e transizione avviene,
DettagliFlip-flop e loro applicazioni
Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliPROGETTO E VERIFICA DI UNA RETE LOGICA SEQUENZIALE ASINCRONA CON PORTE LOGICHE. REALIZZAZIONE DELLA STESSA CON LATCH SR E D, ECON FLIP-FLOP JK.
PROGETTO E VERIICA DI UNA RETE LOGICA SEQUENZIALE ASINCRONA CON PORTE LOGICHE. REALIZZAZIONE DELLA STESSA CON LATCH SR E D, ECON LIP-LOP JK. Definizione della funzione logica Ci proponiamo la realizzazione
DettagliLuigi Piroddi
Automazione industriale dispense del corso 16. Linguaggio a contatti (Ladder Diagram) piroddi@elet.polimi.it Introduzione Il linguaggio a contatti (o diagramma a scala, dall inglese ladder diagram, LD)
Dettagliarchitecture tipo_architettura of nome_del_modulo is begin architecture tipo_architettura of nome_del_modulo is
Struttura file.vhd. library IEEE; use IEEE.std_logic_64.all; use IEEE.std_logic_arith.all; link a librerie e package entity nome_del_modulo is port ( term,term2 : in std_logic; term3,term4 : out std_logic)
DettagliMultiplexer. Multiplexer 2 a 1 (a 1 bit) e sua implementazione. Multiplexer 2 a 1 (a 32 bit) e sua implementazione
Decoder Circuito combinatorio con n input e 2 n output Traduce gli n bit di input nell equivalente valore binario, e abilita a 1 l uscita corrispondente, mentre le altre uscite sono disabilitate a 0 Esiste
DettagliPorte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
DettagliRegistri. Registri semplici
Registri Registri semplici........................................ 795 Registri a scorrimento................................... 797 Contatori asincroni con flip-flop T........................798 Contatori
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
DettagliI CONTATORI. Definizioni
I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,
DettagliLinguaggi di Descrizione del Hardware: VERILOG
Linguaggi di Descrizione del Hardware: VERILOG Lucidi del Corso di Elettronica Digitale Modulo 6 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
DettagliUn contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso
ontatori binari Un contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso L impulso di ingresso o impulso di conteggio può coincidere
DettagliClock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Circuiti combinatori e sequenziali.
Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Clock: un circuito che emette una serie di impulsi con una specifica larghezza e intermittenza Tempo di ciclo di clock: intervallo
DettagliCircuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori
Fondamenti di Informatica B Lezione n.5 n.5 ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di Memoria Fondamenti di Informatica B Lezione n.5 In questa
DettagliCalcolatori Elettronici Reti Sequenziali Asincrone
Calcolatori Elettronici eti equenziali Asincrone Ing. dell Automazione A.A. 2/2 Gabriele Cecchetti eti equenziali Asincrone ommario: Circuito sequenziale e bistabile Definizione di rete sequenziale asincrona
Dettaglisenza stato una ed una sola
Reti Combinatorie Un calcolatore è costituito da circuiti digitali (hardware) che provvedono a realizzare fisicamente il calcolo. Tali circuiti digitali possono essere classificati in due classi dette
DettagliFlip-Flop. Tipo Set/Reset. É il tipo più semplice di circuito sequenziale. Una realizzazione in logica NOR é rappresentata in figura:
Flip-Flop Sono gli elementi base per la costruzione di circuiti sequenziali complessi. Una caratteristica comune di tutti i circuiti sequenziali é quella di basarsi sull'uso di un circuito combinatorio
DettagliVerifica di Sistemi. 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0
Verifica di Sistemi 1.Qual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano direttamente
DettagliEsercitazione 03. Memorie e Registri. Gianluca Brilli 03/05/19 ARCHITETTURA DEI CALCOLATORI 1
Esercitazione 03 Memorie e Registri Gianluca Brilli gianluca.brilli@unimore.it 03/05/19 ARCHITETTURA DEI CALCOLATORI 1 Obiettivi - ALU Unità Aritmetico- Logica. Vista nel blocco di esercitazioni precedente
DettagliELETTRONICA DEI SISTEMI DIGITALI 1 SECONDA PROVA IN ITINERE A.A. 2003/ Dicembre 2003
ELETTRONICA DEI SISTEMI DIGITALI 1 SECONDA PROVA IN ITINERE A.A. 2003/2004 22 Dicembre 2003 COGNOME: NOME: MATRICOLA: ORDINAMENTO (VO/NO): Regole: 1) Non è consentito portare vicino al posto nulla che
DettagliCircuiti Combinatori. Circuiti Combinatori. Circuiti Sequenziali. Circuiti Sequenziali
ircuiti ombinatori e equenziali Lezione n.5 n.5 I circuiti logici possono appartenere a due categorie: ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di
DettagliDESCRIZIONE DEL FUNZIONAMENTO
I FLIP FLOP 1.1. Flip Flop Set Reset In figura è rappresentato un f/f set reset con porte NAND. Si tratta del blocco fondamentale alla base di tutti i tipi di F/F. Tabella di verità del Flip Flop Set Reset
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Elementi di memoria Sommario Elementi di memoria LATCH FLIP-FLOP 25/06/2010 Corso di Reti Logiche 2009/10 2 Elementi di memoria I circuiti elettronici
DettagliFunzioni, espressioni e schemi logici
Funzioni, espressioni e schemi logici Il modello strutturale delle reti logiche Configurazioni di n bit che codificano i simboli di un insieme I i i n F: I S U u u m Configurazioni di m bit che codificano
DettagliPOLITECNICO DI MILANO
POLITENIO I MILNO www.polimi.it ELETTRONI per ingegneria IOMEI prof. lberto TOSI Sommario Reti digitali Numerazione IGIT, Porte logiche NOT, N, OR Sintesi reti combinatorie SoP, PoS, KRNUGH Registri sequenziali
DettagliELETTRONICA DEI SISTEMI DIGITALI 1 SECONDA PROVA IN ITINERE A.A. 2003/ Dicembre 2003
ELETTRONICA DEI SISTEMI DIGITALI 1 SECONDA PROVA IN ITINERE A.A. 2003/2004 22 Dicembre 2003 12345678901234567890123456789012345678901234567890123456789012345678901234567890123456789 01234567890123456789012345678901234567890123456789012345678901234567890123456789012345678
DettagliCORSO BASE DI ELETTRONICA (competenze digitali)
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6. Prof. Rosario Cerbone
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it http://digilander.libero.it/rosario.cerbone a.a. 2008-2009 Circuiti Sequenziali In questa
DettagliLogica sequenziale. Logica Sequenziale. Macchine a stati e registri. Macchine a stati
Logica sequenziale Logica equenziale Lucidi del Corso di Elettronica igitale Modulo Università di Cagliari ipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Un blocco
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Reti con reazione e memoria Le funzioni logiche e le relative reti di implementazione visto fino ad ora sono note come reti combinatorie Le reti combinatorie non
DettagliAritmetica dei Calcolatori
Aritmetica dei Calcolatori Nicu Sebe March 14, 2016 Informatica Nicu Sebe 1 / 34 Operazioni su Bit Bit Scienza della rappresentazione e dell elaborazione dell informazione Abbiamo visto come i computer
DettagliCampionamento e memoria. Sommario. Sommario. M. Favalli
Sommario Campionamento e memoria M. Favalli Engineering epartment in Ferrara 2 Latch di tipo 3 Sommario (ENIF) Analisiesintesideicircuitidigitali / 29 (ENIF) Analisiesintesideicircuitidigitali 2 / 29 2
DettagliClock. Corso di Architettura degli Elaboratori. Latch di tipo SR. Circuiti combinatori e sequenziali. Il livello logico digitale: Memoria
Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Matteo Baldoni Dipartimento di Informatica Università degli Studi di Torino C.so Svizzera, 85 I-49 Torino baldoni@di.unito.it
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliTerza esercitazione. Progetto di una rete di controllo. Obiettivi Progetto e analisi di macchine a stati finiti. a.a
1 Terza esercitazione Progetto di una rete di controllo Obiettivi Progetto e analisi di macchine a stati finiti 2 Macchina a Stati Finiti (FSM) Z(n)=f(x(n)) => Sistema Combinatorio Z(n)=f(x(n),x(n-1),x(n-2),..)
Dettaglix y z F x y z F
Esercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliEsercitazione del 03/04/ Soluzioni
Esercitazione del 03/04/2008 - oluzioni 1. Bistabile asincrono (detto anche R) ~ * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X onfigurazioni vietate:il circuito per queste configurazioni
DettagliContatore asincrono esadecimale
Contatore asincrono esadecimale Il contatore asincrono è un circuito composto da un generatore di onde quadre (clock), quattro Flip Flop JK con Preset e Clear attivi a fronte logico basso. Preset, J e
DettagliReti Logiche A II Prova - 2 marzo 2009
Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi Reti Logiche A II Prova - 2 marzo 2009 Matricola prof.ssa Cristiana Bolchini Cognome Nome Istruzioni
Dettagli» Derivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop SR ) a partire dai blocchi base combinatori
E2x - Presentazione della lezione E2 1/1- Obiettivi» erivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop ) a partire dai blocchi base combinatori» Analisi dei ritardi del FlipFlop e temporizzazione»
Dettagli