F. Tortorella Corso di Calcolatori Elettronici

Transcript

1 Corso di Laurea in Ingegneria delle Telecomunicazioni Corso di Calcolatori Elettronici F.Tortorella

2 Contenuti del corso Valutazione delle prestazioni Modello di programmazione del processore Programmazione in linguaggio assembly Elementi di progettazione logica dei circuiti Aritmetica e circuiti per l aritmetica Architettura dell unità centrale: data path e controllo Pipelining Gerarchia di memoria Sottosistema di I/O

3 Settore in rapido cambiamento: valvole -> transistor -> IC -> VLSI raddoppio delle prestazioni ogni 1.5 anni: dimensione della memoria velocità del processore (progressi nella tecnologia e nell organizzazione) Menù del corso: come funzionano i calcolatori (fondamenti) come misurare le loro prestazioni (o come non farlo!) aspetti che riguardano le attuali architetture (cache, pipeline) Perché imparare queste cose? scelte progettuali progettazione software

4 Corso di Calcolatori Elettronici F. Tortorella

5 Corso di Calcolatori Elettronici F. Tortorella

6 Corso di Calcolatori Elettronici F. Tortorella

7 Testo adottato: Patterson, Hennessy Struttura, organizzazione e progetto dei calcolatori 2a edizione Jackson Libri Testi di consultazione: Hamacher, Vranesic, Zaky Introduzione all Architettura dei Calcolatori McGraw-Hill Italia Hennessy, Patterson Computer Architecture: A quantitative approach 2nd edition Morgan Kaufmann

8 Struttura e componenti Proc Caches Bus Memory adapters I/O Devices: Controllers Disks Displays Keyboards Networks

9 Modello di von Neumann Bus di sistema CPU Memoria Centrale Memoria di Massa Interfaccia Periferica 1 Interfaccia Periferica 2

10 L architettura della CPU La Central Processing Unit è costituita da: unità di controllo logico-aritmetica registri di uso generale speciali connessioni interne Unità di Controllo Program Counter Register A Mem. Addr. Register Unità Logico Aritmetica Instruction Register Register B Mem. Data Register La CPU è connessa al resto del sistema tramite il BUS (linee indirizzi, dati e controllo). indirizzi Read/ Write BUS dati

11 Architettura della workstation Sun Ultra80

12 Blocchi funzionali dell UltraSPARCII

13 Un altro sistema basato su microprocessore SIM Keyboard Display reset PSLCD reset reset M2BUS RX MCU DUPLEX FILTER SYNT SYST ASIC clock clock EBUS RF12 DSP AUDIO TX clock clock RF BLOCK SYSTEM BLOCK

14 What is Computer Architecture? Application Operating System Compiler Instr. Set Proc. Firmware I/O system Instruction Set Architecture Datapath & Control Digital Design Circuit Design Layout Coordination of many levels of abstraction Under a rapidly changing set of forces Design, Measurement, and Evaluation

15 Computer Architecture = Instruction Set Architecture + Machine Organization Instruction Set Architecture... the attributes of a [computing] system as seen by the programmer, i.e. the conceptual structure and functional behavior, as distinct from the organization of the data flows and controls the logic design, and the physical implementation. Amdahl, Blaaw, and Brooks, 1964

16 Instruction Set Architecture (ISA) Costituisce un importante livello di astrazione interfaccia tra il software e l hardware definisce la sintassi, il formato delle istruzioni in l.m., ecc. vantaggi: possibili differenti implementazioni a partire dalla stessa architettura svantaggi: può essere di ostacolo a possibili innovazioni La compatibilità con eseguibili precedenti è così fondamentale? ISA attuali: 80x86/Pentium/K6, PowerPC, DEC Alpha, MIPS, SPARC, HP

17 Instruction Set Architecture: che cosa specifica? Instruction Fetch Instruction Decode Operand Fetch Execute Result Store Next Instruction Formato e codifica dell istruzione come decodificarla? Locazione degli operandi e del risultato memoria, registri,...? quanti operandi espliciti? come si accede agli operandi in memoria? quali possono essere in memoria? Tipi e dimensioni dei dati Operazioni quali operazioni sono supportate? Istruzione successiva jumps, conditions, branches

18 Modelli di programmazione fondamentali ad accumulatore LDA A ADD B STA C a stack PUSH PUSH ADD POP A B C istruzioni ad 1 operando istruzioni ad 0/1 operando a registri generali (registro-memoria) LOAD R1,A ADD R1,B istruzioni a 2 operandi STORE C,R1 a registri generali (load-store) LOAD R1,A LOAD R2,B ADD R3,R1,R2 STORE C,R3 istruzioni a 2/3 operandi

19 Vantaggi dell organizzazione a registri generali l accesso ai registri è più veloce dell accesso alla memoria il compito dei compilatori è più semplice stack es.: (A*B)+(C*D)+(E*F) registri gestione delle variabili esecuzione del programma più veloce codice più compatto

20 La famiglia Motorola MC68000 MC68EC000 MC68HC000 MC68008 MC68010 MC68020 MC68EC020 MC68030 MC68EC030 MC68040 MC68LC040 MC68EC040 MC68330 MC68340 MC68851 MC68881 MC /32-Bit Microprocessor 16-/32-Bit Embedded Controller Low Power 16-/32-Bit Microprocessor 16-Bit Microprocessor with 8-Bit Data Bus 16-/32-Bit Virtual Memory Microprocessor 32-Bit Virtual Memory Microprocessor 32-Bit Embedded Controller Second-Generation 32-Bit Enhanced Microprocessor 32-Bit Embedded Controller Third-Generation 32-Bit Microprocessor Third-Generation 32-Bit Microprocessor 32-Bit Embedded Controller Integrated CPU32 Processor Integrated Processor with DMA Paged Memory Management Unit Floating-Point Coprocessor Enhanced Floating-Point Coprocessor

21 Motorola 68040

22 Modello di Programmazione del Motorola bits 32 bits 16 8 Puntatore Stack utente A0 A1 A2 A3 A4 A5 A6 A7 D0 D1 D2 D3 D4 D5 D6 D7 Program Counter PSW register

23 Program Status Word TE S M IPM X N Z O C C O Z N X riporto overflow zero negativo flag di riporto ausiliario Il byte più significativo è utilizzato dal processore in stato Supervisor IPM M S TE maschera priorità interrupt master/stato di interrupt supervisore/stato di interrupt autorizza la traccia