SISTEMA ACQUISIZIONE DATI LA SCHEDA DI LETTURA FEA IN EEE. P.Venturino

Transcript

1 SISTEMA ACQUISIZIONE DATI LA SCHEDA DI LETTURA FEA IN EEE P.Venturino

2 La più semplice catena di acquisizione può essere schemaizzata nel modo seguente:

3 Una catena (pica dell acquisizione da( più completa è la seguente: Sensore Filtro MulIplexer Amplificatore Sample and Hold ConverItore analogico/digitale Logica di controllo (hardware e/o sorware) Acquisitore (computer)

4 Nel caso dei rivelatori di paricelle che siamo studiando,possiamo trovare subito una corrispondenza con gli schemi precedeni:

5

6

7 ESEMPI: Nel caso della rete telefonica fissa(pstn) f max =4khz segue f c =8khz, cioè 8000 campioni al sec.se ogni campione è conver(to in 8bit, la velocità di trasmissione sarà 64 kbit/sec Nel caso musicale f max =22 khz segue f c =44,1 khz.se ogni campione è conver(to in 16 bit la velocità di trasmissione sarà bit/sec.

8

9

10

11

12

13

14 Sample/hold

15

16 Rivelatore MRPC ( MulI Gap ResisIve Plate Chambers)

17

18

19 Il tempo di awraversamento dall alto verso il basso(tof=time Of Flight),visto che il telescopio è alto 2m ed i muoni viaggiano alla velocità della luce,sarà: TOF= 2m/ 3 x 10 8 = 6.7 nanosecondi Sulle strip di rame il segnale impiega 6.1 ±0.1 ns/m(prove sperimentali) Per questo l elewronica in gioco deve uilizzare componeni molto veloci(fast AMPLIFIER)

20 Il Tempo di volo (TOF) Nell esperimento ALICE il TOF si usa anche per determinare la massa delle paricelle. Infae usando un campo magneico B le paricelle di carica q si incurveranno con un raggio di curvatura R.Si può così calcolare l impulso p p = q RB Per arrivare alla massa bisogna ancora calcolare la velocità v La velocità si calcola proprio misurando il tempo di volo Alla fine si arriva alla massa dalla formula relaivisica: m = p Dove t è il tempo di volo ed L è la lunghezza percorsa Nell esperimento ALICE il tempo di volo non può essere peggiore dei 100ps Visto che le schede FEA hanno avuto origine in ALICE sono state oemizzate per quesi valori

21 Esempio di scheda FEA (Front End Amplifier) ConIene 3 NINO ASIC per un totale di 24 canali

22 Le schede FEA amplificano e discriminano i segnali provenieni dalle MRPC:ognuna coniene 3 NINO ASIC ASIC =ApplicaIon Specific Integrated Crcuit LVDS=Low Voltage DifferenIal Signal PCB=Printed Circuit Board

23

24 STADIO D INGRESSO DELLA NINO ASIC Deve converire la carica del segnale d ingresso nella larghezza del segnale d uscita (Time over Threshold TOT) Input differenziali LVDS output Risposta veloce 1ns Soglia di discriminazione nel range fc 8 canali per ASIC 0.25 μm per CMOS

25 La configurazione a transistor NMOS è di Ipo CASCODE Cioè è fawa da due transistor in configurazione a source comune ed a gate comune. VANTAGGI: si ha una larga banda passante ed un alta amplificazione di tensione Alta stabilità a radiofrequenza(si eliminano oscillazioni interne dovute ad effewo Miller) alissima resistenza d ingresso(serve negli amplificatori differenziali)

26

27

28 Esempio di VME CRATE VME bus

29 CONCETTO DI BUS Un BUS e una struwura di interconnessione tramite linee di comunicazione che permewe lo scambio di informazioni tra varie unita dello stesso sistema: per esempio tra la CPU, la memoria centrale e le periferiche. Le linee del BUS sono condivise tra tue i disposiivi. Esistono varie struwure di interconnessione uilizzate: punto punto, anello, stella.

30 VME Versa Module Europa IntrodoWo da Motorola, Mostek e SigneIcs nel 1981 Definito dall IEEE standard Motorola propose l uso del VERSA bus, ma gli altri partners dissero che le schede erano troppo grosse, quindi si scelse il formato EUROCARD. Quindi si adowo il formato meccanico EUROCARD con lo standard elewrico VERSA. Estensioni: VME64 (1995), VME64x (1998), VME320 (1999). Il crate VME coniene 21 slot. Importante è il primo che coniene la scheda che gesisce tuwo il crate e comunica con il calcolatore.

31 Il bus VME è diviso in 4 sowo bus: DTB (Data Transfer Bus) ConIene le linee DATI D0 D31,le linee indirizzi A1 A31, segnali controllo AB(ArbitraIon Bus) Serve alle periferiche per prendere possesso del bus PIB(Priority Interrupt Bus) Serve per gesire 7 linee di interrupt UB(UIlity Bus) Serve per linee di alimentazione,clock In questo standard le periferiche sono viste come indirizzi di memoria La struwura del bus è Master Slave Il bus permewe trasferimeni asincroni :lo slave termina il ciclo con un acknowledge quando ha finito il processo Si può arrivare a trasferimeni di 500 Mega Byte al sec sfruwando sia il fronte di salita che di discesa del clock.(come le memorie DDR) Nel nostro caso nello slot 1 risiede il gestore del bus,il BRIDGE 1718 CAEN Negli altri slot risiedono 2 TDC

32 TDC =Time Digital Converter Nell'ambito di questo esperimento e stato uilizzato il TDC CAEN v1190; il TDC CAEN viene costruito nelle versioni v1190a e v1190b i quali rispeevamente supportano 128 e 64 canali. La camera MRPC coniene 24 strips collegate ai PCB conteneni 3 integrai NINO ASIC ciascuno, i quali generano 24 segnali LVDS sia dal alto sinistro che dal lato destro, avendo un totale di 48 segnali LVDS per camera. Il telescopio di MRPC essendo cosituito da tre camere genera 144 segnali LVDS. Per leggere tue i segnali uilizziamo due TDC v1190a/b aveni numero canali rispeevamente di 128 e 64. Hanno risoluzioni temporali di 100 ps

33 INDIRIZZAMENTO I TDC posi sul BUS VME sono visi come locazioni di memoria. Il loro indirizzo, a 24 o 32 bit è formato da un indirizzo di base+indirizzo relaivo. L indirizzo base viene fissato da alcuni ROTARY SWITCH hardware posi sulla scheda madre CLOCK DI FUNZIONAMENTO I TDC funzionano con un clock a 40 Mhz che può essere variato usando un PLL (Phase Looked Loop)interno

34

35

36

37

38

39