X 1, X 2,..., X n e trasferisci il risultato nel registro Z. Lez. 9 Arch. RTL Fondamenti di Informatica B 6

Transcript

1 Lezione n.9 n.9 DESCRIZIONE E PROGETTO A LIVELLO RTL ESEPIO DI SISTEA A LIVELLO RTL: IL OLTIPLICATORE BINARIO DESCRIZIONE DELL'ALGORITO In questa lezione si continua la descrizione degli elementi di base utilizzati a livello RTL. Lezione n.9 Si discute la suddivisione fra percorso dati e unità di controllo. In questa lezione verrà descritto a livello RTL un sistema: un moltiplicatore binario per numeri con rappresentazione in modulo e segno. Verrà prima descritto l'algoritmo che consente di realizzare il prodotto e quindi sarà mostrata come esempio la metodologia di progettazione. Alberto Broggi Gianni Conte A.A Lez. 9 Arch. RTL Tecniche di descrizione 2 Unità dati e unità di controllo COUTAZIONE CAINO DATI La descrizione grafica definisce la struttura di un sistema a livello RTL La descrizione comportamentale è data mediante un linguaggio specifico Le connessioni non sono attive tutte contemporaneamente L'unità di controllo seleziona i cammini che risultano attivi in un determinato istante BUS R UNITA FUNZIONALE R2 R3 C. Esempio: Se il segnale C è attivo, l interruttore corrispondente è chiuso e l informazione può transitare dal BUS ad R C Lez. 9 Arch. RTL 3 Lez. 9 Arch. RTL 4

2 Commutazione cammino dati Linguaggio RTL L'istruzione base RTL è la seguente: Z f ( X, X 2, X n ) dove: Z, X, X 2,..., X n sono registri (o celle di memoria). Parte della struttura di commutazione del cammino dati dell'esempio precedente con il significato di: "Calcola la funzione f con i dati contenuti nei registri X, X 2,..., X n e trasferisci il risultato nel registro Z. Lez. 9 Arch. RTL 5 Lez. 9 Arch. RTL 6 Linguaggio RTL Esempio di un programma RTL Oltre alle istruzioni base possono essere presenti: Dichiarazioni strutturali del tipo: declare register A(:7), B(:7), COUNT(:2) A(:7), B(:7) COUNT(:2) sono registri a bit è un registro a 3 bit. Istruzioni standard di controllo: if COUNT 7 then goto ADD ADD è l etichetta di una particolare istruzione del programma A(:7), (:7), Q(:7), COUNT(:2), INBUS(:7), OUTBUS (:7) BEGIN: A, COUNT INPUT: INBUS; Q INBUS; ADD: A(:7) A(:7) + (:7) Q(7); SHIFT: A() ; A(:7).Q A.Q(:6); TEST: COUNT COUNT + ; if COUNT 7 then go to ADD; FINISH: A() () Q(7), Q(7) ; OUT: OUTBUS Q; OUTBUS A; Lez. 9 Arch. RTL 7 Lez. 9 Arch. RTL

3 Significato di alcune istruzioni Significato di alcune istruzioni ADD: A(:7) A(:7) + (:7) Q(7); SHIFT: A() ; A(:7).Q A.Q(:6); A Q A Q SOATORE _ + _ = A E una operazione di scorrimento. I due registri da bit sono collegati in modo da formare un unico registro a 6 bit Q Lez. 9 Arch. RTL 9 Lez. 9 Arch. RTL Comportamento Fasi di progetto I Una macchina RTL definisce con i suoi moduli e con i relativi collegamenti un insieme di possibili operazioni elementari che può svolgere sui dati. Ogni operazione elementare a livello RTL è un trasferimento del tipo: Z f ( X, X 2, X n ) Un algoritmo è definito da una sequenza di operazioni elementari. La sequenza di operazioni elementari definisce il comportamento del sistema. Definire l'algoritmo come sequenza S di operazioni RTL. Analizzare S per individuare l'insieme minimo di componenti necessari. Costruire il diagramma a blocchi D della unità di elaborazione per realizzare tutti i necessari cammini per i dati. Analizzare D e S per introdurre tutti i punti di controllo necessari. Progettare l'unità di controllo. Effettuare eventuali minimizzazioni. Lez. 9 Arch. RTL Lez. 9 Arch. RTL 2

4 Fasi di progetto II Progettazione fisica Selezione blocchi RTL Collegamento blocchi RTL Definizione dei punti di controllo Progettazione comportamentale Definizione dell algoritmo Implementazione in linguaggio RTL Generazione dell unit unità di controllo (vettori di bit) Frazioni binarie Il numero N rappresentato da: n x i Vale: N = ( ) xi 2 i= X = x x... x n Rappresentazione in modulo e segno (x ). Numero maggiore: - (/2) Numero minore: -+ (/2) Doppia rappresentazione dello zero: e Ad esempio (n=7): (+ /2)=,5 (-[/2 + /6])= -,5625 I numeri utilizzati in seguito sono frazioni binarie. Lez. 9 Arch. RTL 3 Lez. 9 Arch. RTL 4 oltiplicatore binario I oltiplicatore binario II Si voglia effettuare la seguente operazione: dove X = x P X Y L'algoritmo per svolgere il prodotto è il seguente Y. X x x7 Y = y y Ly7, L, P = p p L p 4 Algoritmo: segno Ripetere per i da a 6 P P + x Questo algoritmo coincide con quello utilizzato per il prodotto di due numeri in modo manuale. La differenza principale consiste nel sommare e accumulare i prodotti parziali invece di sommarli al termine. Si usa un solo registro di memoria per immagazzinare la somma parziale invece di tanti registri che memorizzano tutti gli addendi. p i P i+ = x i y 2 7 i P i Y Lez. 9 Arch. RTL 5 Lez. 9 Arch. RTL 6

5 oltiplicatore binario III oltiplicatore binario IV Passo Operaz. Risult. parziale Inizializzazione P +x 4 *Y 2 P * 2-3 P 2 +x 3 *Y 4 P 3 * 2-5 P 4 + x 2 *Y 6 P 5 * 2-7 P 6 + x *Y P 7 * 2 - Y =. X =. Si deduce che, per la versione a bit, sono necessari due registri a bit per immagazzinare il moltiplicando e il moltiplicatore e un registro a 5 bit per il risultato. NECESSITA' HW registro a bit Q oltiplicatore X registro a bit oltiplicando Y registro a 6 bit A Prodotto P sommatore a 7 bit Porta EX-OR E' possibile risparmiare utilizzando lo stesso registro per immagazzinare in tempi diversi dati diversi. Dopo che i bit di X sono stati utilizzati per il prodotto parziale non sono più necessari. E possibile condividere la parte del registro per accumulare il moltiplicatore e la parte meno significativa del risultato. Lez. 9 Arch. RTL 7 Lez. 9 Arch. RTL oltiplicatore binario V oltiplicatore binario VI Passo Operaz. Accum. + Reg. Q Iniz. P +x 4 *Y 2 P *2-3 P 2 +x 3 *Y 4 P 3 *2-5 P 4 +x 2 *Y 6 P 5 * 2-7 P 6 +x *Y P 7 * 2 - Passo Operaz. Accum. + Reg. Q Iniz. P +x 4 *Y 2 P *2-3 P 2 +x 3 *Y 4 P 3 *2-5 P 4 +x 2 *Y 6 P 5 * 2-7 P 6 +x *Y P 7 * 2 - Lez. 9 Arch. RTL 9 Lez. 9 Arch. RTL 2

6 Esempio di funzionamento Esempio di funzionamento Registro Registro [] [] Lez. 9 Arch. RTL 2 Lez. 9 Arch. RTL 22 Esempio di funzionamento Algoritmo del moltiplicatore Registro [] A(:7), (:7), Q(:7), COUNT(:2), INBUS(:7), OUTBUS (:7) BEGIN: A, COUNT ; INPUT: INBUS; Q INBUS; ADD: A(:7) A(:7) + (:7) Q(7); SHIFT: A(), A(:7).Q A.Q(:6); TEST: COUNT COUNT + ; if COUNT 7 then go to ADD; FINISH: A() () Q(7), Q(7) ; OUT: OUTBUS Q; OUTBUS A; Lez. 9 Arch. RTL 23 Lez. 9 Arch. RTL 24

7 Algoritmo del moltiplicatore Segnali di controllo I Acc Reg Q Reg Registro A(:7), (:7), Q(:7), COUNT(:2), INBUS(:7), OUTBUS (:7) BEGIN: A, COUNT ; INPUT: INBUS; Q INBUS; ADD: A(:7) A(:7) + (:7) Q(7); SHIFT: A(), A(:7).Q A.Q(:6); TEST: COUNT COUNT + ; if COUNT 7 then go to ADD; FINISH: A() () Q(7), Q(7) ; OUT: OUTBUS Q; OUTBUS A; 7 Segnali di controllo esterni Count Unità di controllo 7 [] Segnali di controllo interni Lez. 9 Arch. RTL 25 Lez. 9 Arch. RTL 26 Segnali Operazioni c A c COUNT c 2 Carica A() c 3 INBUS c 4 Q INBUS c 5 A(:7) ADDER c 6 INGRESSO ADDER o c 7 scorrimento a destra di A.Q Incrementa COUNT c Segnali di controllo II c 9 A() c out o () Q(7) c Q(7) c OUTBUS A c 2 OUTBUS Q C Segnali di controllo III C9 buffer Registro [] Lez. 9 Arch. RTL 27 Lez. 9 Arch. RTL 2