Architettura dei Calcolatori Elettronici

Transcript

1 rchitettura dei Calcolatori lettronici Caratteristiche di un calcolatore elettronico Capacità di eseguire sequenze di istruzioni memorizzate Calcolatore = nità di laborazione + nità di 1. Preleva le istruzioni dalla memoria 2. nterpreta i codici di istruzione 3. ffettua le azioni che questi prevedono Programma = nsieme organizzato di istruzioni 1

2 Componenti di un Computer Computer Processore ( attiva ) nità di nità operativa emoria ( passiva ) (dove sono presenti programmi e dati in ( esecuzione Dispositivi ngresso scita Tastiera, ouse Dischi (dove sono presenti programmi e dati non in ( esecuzione Video, Stampante Organizzazione di un calcolatore elettronico CP emoria Bus di sistema ngresso scita 2

3 Organizzazione di un calcolatore elettronico emoria B S/370 CP controllore di canale Bus di /O odulo di /O odulo di /O Struttura PC corrente 3

4 Schema di riferimento Per l momento lo schema di riferimento sarà quello di figura Corrisponde allo schema dei PC anni 80 Tuttora in largo uso nei sistemi di controllo CP ndirizzi emoria /O Ciclo di lettura COCK ndirizzi ndirizzo valido /O D WT non valido valido 4

5 Ciclo di COCK ndirizzi ndirizzo valido valido /O D WT rchitettura di Von Neuman ndirizzi CP emoria emoria indifferenziata per dati o istruzioni. Solo l'interpretazione da parte di CP stabilisce se una data configurazione di bit è da riguardarsi come un dato o come un'istruzione 5

6 Collo di Bottiglia Von Neumann organizzazione di Von Neumann è quella più popolare Consente al processore di manipolare i programmi in modo più semplice Svantaggi a limitata larghezza di banda della memoria ha un impatto negativo sulla velocità di esecuzione dell applicazione Questo fenomeno è noto come Von Neumann bottleneck rchitettura Harward ndirizzi ndirizzi emoria struzioni struzioni CP emoria e istruzioni e i dati sono memorizzati in memorie distinte prestazionialteadprocessorineiutilizzataprincipalmente e nelle architetture dedicate per applicazioni di elaborazione digitale dei segnali ( DSP ) 6

7 Struttura della CP in ingresso nità Operativa ( datapath ) CP in uscita clock comandi condizioni struzione nità di Comandi Fetch-secuzione Fetch e decodifica: Prelievo e decodifica dell istruzione Fase comune a tutte le istruzioni secuzione: Fase in cui vengono eseguite le azioni previste dal codice di operazione Fase diversa da istruzione a istruzione nizio esecuzione Fetch xecute Fine esecuzione 7

8 l Programma Programma = Sequenza di istruzioni e istruzioni sono in memoria a indirizzi contigui Occorre un registro per memorizzare l indirizzo della prossima istruzione da eseguire ( PC ) sualmente denominato Program Counter termine dell esecuzione di un istruzione, PC deve puntare alla prossima istruzione ( bytes e istruzioni sono a lunghezza fissa (stesso # di PC è incrementato di una quantità pari a tale numero e istruzioni hanno lunghezza variabile PC deve essere incrementato di volta in volta della dimensione in byte dell istruzione appena eseguita e istruzioni di salto hanno l effetto di aggiornare il PC con l indirizzo di destinazione del salto lementi fondamentali della CP CP.C. ogica di Condizioni Comandi DTPTH 1 n PC D ndirizzi O /O 8

9 egistri di CP : sato per contenere l'istruzione in corso di esecuzione Caricato in fase di fetch appresenta l'ingresso che determina le azioni svolte durante la fase di esecuzione PC: Tiene traccia dell'esecuzione del programma Contiene l indirizzo di memoria in cui è memorizzata la prossima istruzione da eseguire egistri di CP : contiene l'indirizzo della locazione di memoria da leggere o scrivere a dimensione di determina l'ampiezza dello spazio di memoria fisica Dalla fine degli anni '80 vengono prodotti microprocessori con bus indirizzi a 32 bit D: egistro attraverso il quale viene scambiata l'informazione tra la memoria e la CP Tradizionalmente la dimensione di D dà la misura del grado di parallelismo della macchina (8, 16, 32, 64 bit) 0, 1,...n: egistri di uso generale 9

10 stato segui Operazione Diagrammi a Stati della CP durante l esecuzione delle istruzioni =PC D=[] =D Decodifica del Codice Operativo e incremento del PC FS D FTCH DCOD xecute struzione 1 xecute struzione N FS D CT Struttura Semplificata di una CP Bus eggi Scrivi nità di controllo PC emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale 10

11 stato stato segui segui Operazione Operazione sempio: ettura dalla emoria ( Fetch(1/3 Fase di Bus eggi Scrivi PC =PC nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale sempio: ettura dalla emoria ( Fetch(2/3 Fase di Bus eggi Scrivi PC D=[] nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale 11

12 stato stato segui segui Operazione Operazione sempio: ettura dalla emoria ( Fetch(3/3 Fase di Bus eggi Scrivi PC =D nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale sempio: ettura dalla emoria Fase di decode Bus eggi Scrivi PC DCODFC nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale 12

13 stato stato segui segui Operazione Operazione sempio: ettura dalla emoria ( execute(1/3 Fase di Bus eggi Scrivi PC nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale sempio: ettura dalla emoria ( execute(2/3 Fase di Bus eggi Scrivi PC nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale 13

14 stato stato segui segui Operazione Operazione sempio: ettura dalla emoria ( execute(3/3 Fase di Bus eggi Scrivi PC nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale sempio: Somma tra 2 numeri Fase di execute Bus eggi Scrivi PC nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale 14

15 ( vers.1 ) Fase di xecute dd 3, 1, 2 1 BS 2 3 Temp1 BS=1; Temp1:=BS BS=2; Temp2:=Temp1+BS BS=Temp2; 3:=BS Temp2 ( vers.1 ) Fase di xecute dd 3, 1, 2 1 BS 2 3 Temp1 BS=1; Temp1:=BS BS=2; Temp2:=Temp1+BS BS=Temp2; 3:=BS Temp2 15

16 ( vers.1 ) Fase di xecute dd 3, 1, 2 1 BS 2 3 Temp1 BS=1; Temp1:=BS BS=2; Temp2:=Temp1+BS BS=Temp2; 3:=BS Temp2 Fase di xecute vers. 2 BS BBS 1 CBS dd 3, 1, BS=1; BBS=2; 3:=BS+BBS; 16

17 Fase di xecute vers. 3 BS BBS 1 SC 1 SC 2 SCS DD 3,1,2 BS=2; :=BS; BBS=1; B:= BBS SCS B SCS is is=+b BBS=is; 3:=BBS SCS B SCOP SC 1 =1 BBS=1 SC 4 SC 2 =1 SCS =1 BS=2 :=BS SCS B =1 B:=BBS Fase di xecute vers. 3 BS BBS 1 SC 1 SC 2 SCS DD 3,1,2 BS=2; :=BS; BBS=1; B:= BBS SCS B SCS is is=+b BBS=is; 3:=BBS SCS B SCOP SC OP = + luoutput=+b SC 4 SCS =1 is:=luoutput 17

18 Fase di xecute vers. 3 BS BBS SC 1 SC 2 SCS DD 3,1,2 BS=2; :=BS; BBS=1; B:= BBS SCS B SCS is is=+b BBS=is; 3:=BBS SCS B SC 4 SCOP SC 4 =1 SCS 3 =1 BBS=is 3:=BBS struzioni add rd, rs, rt struzioni di tipo eg[rd] = eg[rs]+eg[rt] s t rd struzioni di salto ( PC=PC+est_segno(spiazzamento<<2 beq rs,rt spiazzamento if(rs==rt) rs rt spiazzamento

19 struzioni struzioni di riferimento a memoria lw rt, spiazzamento (rs) eg[rt] =[eg[rs]+est_segno(spiazzamento)] rs rt spiazzamento sw spiazzamento (rs), rt [eg[rs]+est_segno(spiazzamento)] = eg[rt] rs rt spiazzamento Componenti per realizzare il Fetch delle istruzioni :=[PC]; PC:=PC+4 P C PCWrite 4 is. emead nd ettura ettura emwrite S T Write l contenuto del PC viene usato per indirizzare la memoria istruzione viene memorizzata nel registro registro istruzione 19

20 Componenti per realizzare il Decode delle istruzioni ( Target:=PC+est_segno([16:31]<<2 :=eg[ [6:10] ]; B:= eg[[11:15]]; nità di S T eg. et. 1 eg. et. 2 eg. F [16:31] et. 1 et. 2 B st. Segno P C + is. TargetWrite T T lcalcolodell indirizzotargetservesoloperleistruzionibranch Componenti per realizzare l xecute delle istruzioni luoutput:= op B nità di S T B op is. luoutput 20

21 Componenti per realizzare l xecute delle istruzioni Branch f (zero) PC:=Target PCWriteCond nità di T T P C S T B zero - a condizione zero è ottenuto realizzando la differenza -B Componenti per realizzare l xecute delle istruzioni di accesso alla memoria ([ est_segno([16:31 luoutput:= + nità di op S T [16:31] st. Segno + is. luoutput 21

22 Componenti per realizzare la lettura delle istruzioni di accesso alla memoria em-data=[luoutput] nità di S T luoutput emead nd ettura ettura em Data Componenti per realizzare la scrittura delle istruzioni di accesso alla memoria [luoutput]=b nità di emwrite S T luoutput B nd ettura ettura 22

23 Componenti per realizzare il Write back delle istruzioni eg[[16:20]]:= luoutput nità di egwrite S T eg. et. 1 eg. et. 2 [16:20] eg. F et. 1 et. 2 luoutput Componenti per realizzare il Write back delle istruzioni di accesso alla memoria eg[[11:15]]:= em-data nità di egwrite S T eg. et. 1 eg. et. 2 [11:15] eg. F et. 1 et. 2 em Data 23

24 24 nità Operativa+Segnali di P C nd ettura ettura S T eg. et. 1 eg. et. 1 eg. et. 2 et. 2 st. Segno Zero is. F T T nità di egdest egwrite SelB Sel op TargetWrite PCSource em2eg Write emwrite emead ord PCWrite PCWriteCond B luoutput em Data 4 struzione : nstuction Fetch :=[PC]; PC=PC+4 P C nd ettura ettura S T eg. et. 1 eg. et. 1 eg. et. 2 et. 2 st. Segno Zero is. F T T nità di egdest egwrite SelB Sel op TargetWrite PCSource em2eg Write emwrite emead ord PCWrite PCWriteCond B luoutput em Data

25 struzione : nstuction Decode ( Target:=PC+est_segno([16:31]<<2 :=eg[ [6:10] ]; B:= eg[[11:15]]; PCWriteCond PCWrite ord emead emwrite Write em2eg nità di PCSource TargetWrite op Sel SelB egwrite egdest P C nd ettura ettura S T em Data eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B Zero is. T T luoutput struzione : xecute luoutput:= op B PCWriteCond PCWrite ord emead emwrite Write em2eg nità di PCSource TargetWrite op Sel SelB egwrite egdest P C nd ettura ettura S T em Data eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B Zero is. T T luoutput luoutwrite 25

26 struzione : Write back eg[[16:20]]:= luoutput PCWriteCond PCWrite ord emead emwrite Write em2eg nità di PCSource TargetWrite op Sel SelB egwrite egdest P C nd ettura ettura S T em Data 1 1 eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B 4 Zero is. T T luoutput secuzione delle istruzioni di tipo Passo Prelievodell istruzione nstruction Fetch Decodificadell istruzione nstruction Decode secuzione xecute Write back Operazioni :=[PC]; PC=PC+4 :=eg[ [6:10] ]; B:= eg[[11:15]]; ( Target:=PC+est_segno([16:31]<<2 luoutput:= op B eg[[16:20]]:= luoutput 26

27 struzioni di lettura memoria a fase di nstruction Fetch e nstruction Decode sono identiche a quelle degli altri tipi di istruzioni struzioni di lettura memoria: xecute PCWriteCond PCWrite ord emead emwrite Write em2eg ([ est_segno([16:31 luoutput:= + nità di PCSource TargetWrite op Sel SelB egwrite egdest P C nd ettura ettura S T em Data eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B Zero is. T T luoutput luoutwrite 27

28 struzioni di lettura memoria: emory ccess em-data=[luoutput] PCWriteCond PCWrite ord emead emwrite Write em2eg nità di PCSource TargetWrite op Sel SelB egwrite egdest P C 1 nd ettura ettura emdatawrite S T em Data eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B 4 Zero is. T T luoutput struzioni di lettura memoria: Write back eg[[11:15]]:= em-data PCWriteCond PCWrite ord emead emwrite Write em2eg nità di PCSource TargetWrite op Sel SelB egwrite egdest P C nd ettura ettura S T em Data 0 0 eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B 4 Zero is. T T luoutput 28

29 secuzione delle istruzioni di lettura memoria Passo Prelievodell istruzione :=[PC]; PC=PC+4 Operazioni Decodificadell istruzione secuzione :=eg[ [6:10] ]; B:= eg[[11:15]]; ( Target:=PC+est_segno([16:31]<<2 ([ est_segno([16:31 luoutput:= + ccesso in lettura em-data=[luoutput] eg[[16:20]]:= em-data struzione branch: xecute f (zero) PC:=Target PCWriteCond PCWrite ord emead emwrite Write em2eg nità di PCSource TargetWrite op Sel SelB egwrite egdest 10 P C nd ettura ettura S T em Data eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B Zero is. T T luoutput 29

30 secuzione delle istruzioni Branch Passo Prelievodell istruzione nstruction Fetch Decodificadell istruzione nstruction Decode secuzione xecute Operazioni :=[PC]; PC=PC+4 :=eg[ [6:10] ]; B:= eg[[11:15]]; ( Target:=PC+est_segno([16:31]<<2 f (zero) PC:=Target struzione di scrittura memoria: xecute PCWriteCond PCWrite ord emead emwrite Write em2eg ([ est_segno([16:31 luoutput:= + nità di PCSource TargetWrite op Sel SelB egwrite egdest P C nd ettura ettura S T em Data eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B Zero is. T T luoutput luoutwrite 30

31 struzione di scrittura memoria: emory access [luoutput] = B PCWriteCond PCWrite ord emead emwrite Write em2eg nità di PCSource TargetWrite op Sel SelB egwrite egdest P C 1 nd ettura ettura S T em Data eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B 4 Zero is. T T luoutput secuzione delle istruzioni di scrittura memoria Passo Prelievodell istruzione :=[PC]; PC=PC+4 Operazioni Decodificadell istruzione secuzione :=eg[ [6:10] ]; B:= eg[[11:15]]; ( Target:=PC+est_segno([16:31]<<2 ([ est_segno([16:31 luoutput:= + ccesso in scrittura [luoutput] = B; 31

32 acchina a stati del processore Prelievo istruzione str. secuzione Branch secuzione Decodifica secuzione oad ccesso memoria Store eg ett. em Scritt. em. eg Segnali di controllo primi due stati Prelievo istruzione Sel=0; SelB=01; Op=00;orD=0; emead=1; Write=1; PCWrite=1; PCSource=01 Decodifica Sel=0; SelB=11; Op=00; TargetWrite=1; Write=1; Bwrite=1; Op= Op=Branch Op=oad o Store secuzione str. secuzione Branch secuzione oad/store 32

33 Segnali di controllo secuzione str. secuzione da Decodifica lusel=1; luselb=00; luop=10; luoutputwrite=1 lusel=1; luselb=00; luop=10; egdest=1;egwrite=1; emtoeg=0; Prelievo Segnali di controllo accesso memoria da Decodifica secuzione oad/store lusel=1; luselb=10; luop=00; luoutputwrite=1 OP=oad OP=Store lusel=1; luselb=10; luop=00; ord=1; emead=1; emdatawrite=1 lusel=1; luselb=10; luop=00; ord=1; emwrite=1; eddest=0;egwrite=1; emtoeg=1; Prelievo 33

34 ealizzazione cablata nità di ete Combinatoria ngressi s c i t e nità Operativa egistro di Stato Stato Prossimo Condizioni Cod.Op. eg.struzione Complessità di C: 2 N_ingressi x (N_uscite+log 2 N_stati) ealizzazione cablata nità di ete Combinatoria ngressi s ete c Combinatoria i t e nità Operativa egistro di Stato Stato Prossimo Condizioni Cod.Op. eg.struzione Complessità di C: 2 N_ingressi x log 2 N_stati + N_stati x N_uscite 34

35 ogica cablata Progetto Come sintesi di rete sequenziale ingressi:, Stato uscite: comandi, Stato prossimo so di O. a rete combinatoria ha come ingressi (indirizzi alla O):, stato di O, stato di C uscite: comandi, ingressi di eccitazione dei FF di stato Progettazione con CD per VS ealizzazione microprogrammata nità di emoria di icroprogramma D C O D nità Operativa + Contatore di icroprogramma Selezione ndirizzo Condizioni Cod.Op. eg.struzione 35

36 C microprogrammata Tecnica affermatasi negli anni 70 C è una sorta di calcolatore nel calcolatore a memoria di controllo contiene le microistruzioni: PC: contatore di microprogramma. Contiene l indirizzo della prossima microistruzione ll inizio della fase di fetch PC contiene l indirizzo ( 0 ) del tratto di microprogramma corrispondente al fetch lla fine della fase di fetch e decodifica il PC viene aggiornato l'indirizzo della prima microistruzione della routine che effettua le azioni richieste dalla particolare istruzione. Tale indirizzo è ottenuto a partire dal contenuto di l termine, PC viene di nuovo caricato con ( 0 ) a memoria di microprogramma nità di 0: m_fetch 1: m_decode.. D 8_: m_xecute 9_: m_writeback 16_W: m_xecute 17_W: m_emcc 18_W: m_writeback.. C O D nità Operativa + Contatore di icroprogramma Selezione ndirizzo Condizioni Cod.Op. eg.struzione 36

37 secuzione delle mstruzioni: m_fetch ( (struzione nità di 0: m_fetch 1: m_decode.. D 8_: m_xecute 9_: m_writeback 16_W: m_xecute 17_W: m_emcc 18_W: m_writeback.. C O D nità Operativa + mprogram Counter=0 1 Selezione ndirizzo next Condizioni struzione Cod.Op. eg.struzione secuzione delle mstruzioni: m_decode ( (struzione nità di 0: m_fetch 1: m_decode.. D 8_: m_xecute 9_: m_writeback 16_W: m_xecute 17_W: m_emcc 18_W: m_writeback.. C O D nità Operativa mprogram Counter=1 + 8 Selezione ndirizzo struzione Cod.Op. eg.struzione Sel_next Condizioni 37

38 secuzione delle mstruzioni: ( m_xecute (struzione nità di 0: m_fetch 1: m_decode.. D 8_: m_xecute 9_: m_writeback 16_W: m_xecute 17_W: m_emcc 18_W: m_writeback.. C O D nità Operativa mprogram Counter=8 + 9 Selezione ndirizzo struzione Cod.Op. eg.struzione next Condizioni secuzione delle mstruzioni: m_writeback ( (struzione nità di 0: m_fetch 1: m_decode.. D 8_: m_xecute 9_: m_writeback 16_W: m_xecute 17_W: m_emcc 18_W: m_writeback.. C O D nità Operativa mprogram Counter=9 + 0 Selezione ndirizzo struzione Cod.Op. eg.struzione fetch Condizioni 38

39 emoria di icroprogramma 0_m_Fetch: Sel=0; SelB=01; Op=00;orD=0; emead=1; Write=1; PCWrite=1; PCSource=00; next; 1_m_Decode: Sel=0; SelB=11; Op=00; TargetWrite=1; Write=1;Bwrite=1 Sel_next1;. 8 m_x: lusel=1; luselb=00; luop=10; luoutputwrite=1;next; 9 m_wb: lusel=1; luselb=00; luop=10; egdest=1; egwrite=1; emtoeg=0; fetch; 16W_m_x: lusel=1; luselb=10; luop=00; luoutputwrite=1;next; 17W_m_: lusel=1; luselb=10; luop=00;ord=1; emead=1;next; 18W_m_WB: emead=1; ord=1;lusel=1; luselb=10; luop=00;.. eddest=0;egwrite=1; emtoeg=1; fetch; icroprogrammazione nziché indicare in modo esplicito il valore dei segnali di controllo per ogni istruzione, possiamo pensare le microistruzione composte da operazioni rappresentate in modo simbolico s. a istruzione di fetch in corrispondenza della quale i segnali di controllo hanno i seguenti valori Sel=0; SelB=01 ; Op=00; ord=0; emead=1; Write=1; PCWrite=1; PCSource=00; può essere vista come l insieme delle seguenti operazioni (dd,pc,4); etturaem(pc); Scrivi(); Scrivi(PC); PCSource(PC); 39

40 microprogrammato 0_m_Fetch: 1_m_Decode: (dd,pc,4); etturaem(pc); Scrivi(); Scrivi(PC); PCSource(PC); next; (dd,pc, st_segno); Scrivi(Target); Scrivi();Scrivi(B);Sel_next1; 8 m_x: 9 m_wb: (func,rs,rt); Scrivi(luOutput);next; Scrivi_regfile(luOutput); fetch; 16W_m_x: 17W_m_: 18W_m_WB: (add,rs, st_segno); Scrivi(luOutput); Sel_next2; (add,rs, st_segno); etturaem(output); Scrivi(emData); next; Scrivi_regfile(Dataem); fetch; 32B_m_x: PCSource(Target); Scrivi(PC); fetch; icroprogrammazione orizzontale Orizzontale Nella microprogrammazione orizzontale le microistruzioni contengono molte microoperazioni eseguite in parallelo l microprogramma risulta costituito da un numero limitato di microistruzioni Vantaggi: buona velocità nella esecuzione delle istruzione Svantaggi: notevole spreco di memoria 40

41 icroprogrammazione verticale Nella microprogrammazione verticale le microistruzioni contengono poche microoperazioni eseguite in parallelo l microprogramma risulta costituito da un elevato numero di microistruzioni Svantaggi: ridotta velocità nella esecuzione delle istruzione Vantaggi: buon uso della memoria Cablata o microprogrammata? ( 2116 Fino a fine anni 60: logica cablata (PDP8, HP ( nni 70: microprogrammazione (V, Z80, 8086, epertorio di istruzioni molto esteso e variato: CSC l V 11/789 (Digital) e il 370/168 (B) avevano oltre bit di memoria di controllo Dagli anni 80 si è tornati alla logica cablata; ffermazione delle macchine SC struttivo è esaminare l evoluzione dell architettura ntel: da CSC a (praticamente) SC 41