Architettura dei Calcolatori Elettronici
|
|
- Enzo Fumagalli
- 5 anni fa
- Visualizzazioni
Transcript
1 rchitettura dei Calcolatori lettronici Caratteristiche di un calcolatore elettronico Capacità di eseguire sequenze di istruzioni memorizzate Calcolatore = nità di laborazione + nità di 1. Preleva le istruzioni dalla memoria 2. nterpreta i codici di istruzione 3. ffettua le azioni che questi prevedono Programma = nsieme organizzato di istruzioni 1
2 Componenti di un Computer Computer Processore ( attiva ) nità di nità operativa emoria ( passiva ) (dove sono presenti programmi e dati in ( esecuzione Dispositivi ngresso scita Tastiera, ouse Dischi (dove sono presenti programmi e dati non in ( esecuzione Video, Stampante Organizzazione di un calcolatore elettronico CP emoria Bus di sistema ngresso scita 2
3 Organizzazione di un calcolatore elettronico emoria B S/370 CP controllore di canale Bus di /O odulo di /O odulo di /O Struttura PC corrente 3
4 Schema di riferimento Per l momento lo schema di riferimento sarà quello di figura Corrisponde allo schema dei PC anni 80 Tuttora in largo uso nei sistemi di controllo CP ndirizzi emoria /O Ciclo di lettura COCK ndirizzi ndirizzo valido /O D WT non valido valido 4
5 Ciclo di COCK ndirizzi ndirizzo valido valido /O D WT rchitettura di Von Neuman ndirizzi CP emoria emoria indifferenziata per dati o istruzioni. Solo l'interpretazione da parte di CP stabilisce se una data configurazione di bit è da riguardarsi come un dato o come un'istruzione 5
6 Collo di Bottiglia Von Neumann organizzazione di Von Neumann è quella più popolare Consente al processore di manipolare i programmi in modo più semplice Svantaggi a limitata larghezza di banda della memoria ha un impatto negativo sulla velocità di esecuzione dell applicazione Questo fenomeno è noto come Von Neumann bottleneck rchitettura Harward ndirizzi ndirizzi emoria struzioni struzioni CP emoria e istruzioni e i dati sono memorizzati in memorie distinte prestazionialteadprocessorineiutilizzataprincipalmente e nelle architetture dedicate per applicazioni di elaborazione digitale dei segnali ( DSP ) 6
7 Struttura della CP in ingresso nità Operativa ( datapath ) CP in uscita clock comandi condizioni struzione nità di Comandi Fetch-secuzione Fetch e decodifica: Prelievo e decodifica dell istruzione Fase comune a tutte le istruzioni secuzione: Fase in cui vengono eseguite le azioni previste dal codice di operazione Fase diversa da istruzione a istruzione nizio esecuzione Fetch xecute Fine esecuzione 7
8 l Programma Programma = Sequenza di istruzioni e istruzioni sono in memoria a indirizzi contigui Occorre un registro per memorizzare l indirizzo della prossima istruzione da eseguire ( PC ) sualmente denominato Program Counter termine dell esecuzione di un istruzione, PC deve puntare alla prossima istruzione ( bytes e istruzioni sono a lunghezza fissa (stesso # di PC è incrementato di una quantità pari a tale numero e istruzioni hanno lunghezza variabile PC deve essere incrementato di volta in volta della dimensione in byte dell istruzione appena eseguita e istruzioni di salto hanno l effetto di aggiornare il PC con l indirizzo di destinazione del salto lementi fondamentali della CP CP.C. ogica di Condizioni Comandi DTPTH 1 n PC D ndirizzi O /O 8
9 egistri di CP : sato per contenere l'istruzione in corso di esecuzione Caricato in fase di fetch appresenta l'ingresso che determina le azioni svolte durante la fase di esecuzione PC: Tiene traccia dell'esecuzione del programma Contiene l indirizzo di memoria in cui è memorizzata la prossima istruzione da eseguire egistri di CP : contiene l'indirizzo della locazione di memoria da leggere o scrivere a dimensione di determina l'ampiezza dello spazio di memoria fisica Dalla fine degli anni '80 vengono prodotti microprocessori con bus indirizzi a 32 bit D: egistro attraverso il quale viene scambiata l'informazione tra la memoria e la CP Tradizionalmente la dimensione di D dà la misura del grado di parallelismo della macchina (8, 16, 32, 64 bit) 0, 1,...n: egistri di uso generale 9
10 stato segui Operazione 25/11/2014 Diagrammi a Stati della CP durante l esecuzione delle istruzioni =PC D=[] =D Decodifica del Codice Operativo e incremento del PC FS D FTCH DCOD xecute struzione 1 xecute struzione N FS D CT Struttura Semplificata di una CP Bus eggi Scrivi nità di controllo PC emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale 10
11 stato stato segui segui Operazione Operazione 25/11/2014 sempio: ettura dalla emoria ( Fetch(1/3 Fase di Bus eggi Scrivi PC =PC nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale sempio: ettura dalla emoria ( Fetch(2/3 Fase di Bus eggi Scrivi PC D=[] nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale 11
12 stato stato segui segui Operazione Operazione 25/11/2014 sempio: ettura dalla emoria ( Fetch(3/3 Fase di Bus eggi Scrivi PC =D nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale sempio: ettura dalla emoria Fase di decode Bus eggi Scrivi PC DCODFC nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale 12
13 stato stato segui segui Operazione Operazione 25/11/2014 sempio: ettura dalla emoria ( execute(1/3 Fase di Bus eggi Scrivi PC nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale sempio: ettura dalla emoria ( execute(2/3 Fase di Bus eggi Scrivi PC nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale 13
14 stato stato segui segui Operazione Operazione 25/11/2014 sempio: ettura dalla emoria ( execute(3/3 Fase di Bus eggi Scrivi PC nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale sempio: Somma tra 2 numeri Fase di execute Bus eggi Scrivi PC nità di controllo emoria centrale o periferiche ndirizzo Bus ndirizzi Dato Bus D egistro egistro... egistro PSW nità centrale 14
15 ( vers.1 ) Fase di xecute dd 3, 1, 2 1 BS 2 3 Temp1 BS=1; Temp1:=BS BS=2; Temp2:=Temp1+BS BS=Temp2; 3:=BS Temp2 ( vers.1 ) Fase di xecute dd 3, 1, 2 1 BS 2 3 Temp1 BS=1; Temp1:=BS BS=2; Temp2:=Temp1+BS BS=Temp2; 3:=BS Temp2 15
16 ( vers.1 ) Fase di xecute dd 3, 1, 2 1 BS 2 3 Temp1 BS=1; Temp1:=BS BS=2; Temp2:=Temp1+BS BS=Temp2; 3:=BS Temp2 Fase di xecute vers. 2 BS BBS 1 CBS dd 3, 1, BS=1; BBS=2; 3:=BS+BBS; 16
17 Fase di xecute vers. 3 BS BBS 1 SC 1 SC 2 SCS DD 3,1,2 BS=2; :=BS; BBS=1; B:= BBS SCS B SCS is is=+b BBS=is; 3:=BBS SCS B SCOP SC 1 =1 BBS=1 SC 4 SC 2 =1 SCS =1 BS=2 :=BS SCS B =1 B:=BBS Fase di xecute vers. 3 BS BBS 1 SC 1 SC 2 SCS DD 3,1,2 BS=2; :=BS; BBS=1; B:= BBS SCS B SCS is is=+b BBS=is; 3:=BBS SCS B SCOP SC OP = + luoutput=+b SC 4 SCS =1 is:=luoutput 17
18 Fase di xecute vers. 3 BS BBS SC 1 SC 2 SCS DD 3,1,2 BS=2; :=BS; BBS=1; B:= BBS SCS B SCS is is=+b BBS=is; 3:=BBS SCS B SC 4 SCOP SC 4 =1 SCS 3 =1 BBS=is 3:=BBS struzioni add rd, rs, rt struzioni di tipo eg[rd] = eg[rs]+eg[rt] s t rd struzioni di salto ( PC=PC+est_segno(spiazzamento<<2 beq rs,rt spiazzamento if(rs==rt) rs rt spiazzamento
19 struzioni struzioni di riferimento a memoria lw rt, spiazzamento (rs) eg[rt] =[eg[rs]+est_segno(spiazzamento)] rs rt spiazzamento sw rt, spiazzamento (rs) [eg[rs]+est_segno(spiazzamento)] = eg[rt] rs rt spiazzamento Componenti per realizzare il Fetch delle istruzioni :=[PC]; PC:=PC+4 P C PCWrite 4 is. emead nd ettura ettura emwrite S T Write l contenuto del PC viene usato per indirizzare la memoria istruzione viene memorizzata nel registro registro istruzione 19
20 Componenti per realizzare il Decode delle istruzioni ( Target:=PC+est_segno([16:31]<<2 :=eg[ [6:10] ]; B:= eg[[11:15]]; nità di S T eg. et. 1 eg. et. 2 eg. F [16:31] et. 1 et. 2 B st. Segno Write BWrite P C + is. TargetWrite T T lcalcolodell indirizzotargetservesoloperleistruzionibranch Componenti per realizzare l xecute delle istruzioni luoutput:= op B nità di S T B op is. luoutput luoutwrite 20
21 Componenti per realizzare l xecute delle istruzioni Branch f (zero) PC:=Target PCWriteCond nità di T T P C S T B zero - a condizione zero è ottenuto realizzando la differenza -B Componenti per realizzare l xecute delle istruzioni di accesso alla memoria ([ est_segno([16:31 luoutput:= + nità di op S T [16:31] st. Segno + is. luoutput luoutwrite 21
22 Componenti per realizzare la lettura delle istruzioni di accesso alla memoria em-data=[luoutput] nità di S T luoutput emead nd ettura ettura em Data emdatawrite Componenti per realizzare la scrittura delle istruzioni di accesso alla memoria [luoutput]=b nità di emwrite S T luoutput B nd ettura ettura 22
23 Componenti per realizzare il Write back delle istruzioni eg[[16:20]]:= luoutput nità di egwrite S T eg. et. 1 eg. et. 2 [16:20] eg. F et. 1 et. 2 luoutput Componenti per realizzare il Write back delle istruzioni di accesso alla memoria eg[[11:15]]:= em-data nità di egwrite S T eg. et. 1 eg. et. 2 [11:15] eg. F et. 1 et. 2 em Data 23
24 24 nità Operativa+Segnali di P C nd ettura ettura S T eg. et. 1 eg. et. 1 eg. et. 2 et. 2 st. Segno Zero is. F T T nità di egdest egwrite Sel SelB op TargetWrite PCSource em2eg Write emwrite emead ord PCWrite PCWriteCond B luoutput em Data 4 Write BWrite luoutwrite emdatawrite struzione : nstuction Fetch :=[PC]; PC=PC+4 P C nd ettura ettura S T eg. et. 1 eg. et. 1 eg. et. 2 et. 2 st. Segno Zero is. F T T nità di egdest egwrite SelB Sel op TargetWrite PCSource em2eg Write emwrite emead ord PCWrite PCWriteCond B luoutput em Data emdatawrite luoutwrite
25 struzione : nstuction Decode ( Target:=PC+est_segno([16:31]<<2 :=eg[ [6:10] ]; B:= eg[[11:15]]; PCWriteCond PCWrite ord emead emwrite Write em2eg nità di PCSource TargetWrite op Sel SelB egwrite egdest 0 P C nd ettura ettura emdatawrite S T em Data eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B Zero is. T T luoutput luoutwrite struzione : xecute luoutput:= op B PCWriteCond PCWrite ord emead emwrite Write em2eg nità di PCSource TargetWrite op Sel SelB egwrite egdest P C nd ettura ettura emdatawrite S T em Data eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B Zero is. T T luoutput luoutwrite 25
26 struzione : Write back eg[[16:20]]:= luoutput PCWriteCond PCWrite ord emead emwrite Write em2eg nità di PCSource TargetWrite op Sel SelB egwrite egdest P C nd ettura ettura emdatawrite S T em Data 1 1 eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B 4 Zero is. T T luoutput luoutwrite secuzione delle istruzioni di tipo Passo Prelievodell istruzione nstruction Fetch Decodificadell istruzione nstruction Decode secuzione xecute Write back Operazioni :=[PC]; PC=PC+4 :=eg[ [6:10] ]; B:= eg[[11:15]]; ( Target:=PC+est_segno([16:31]<<2 luoutput:= op B eg[[16:20]]:= luoutput 26
27 struzioni di lettura memoria a fase di nstruction Fetch e nstruction Decode sono identiche a quelle degli altri tipi di istruzioni struzioni di lettura memoria: xecute PCWriteCond PCWrite ord emead emwrite Write em2eg ([ est_segno([16:31 luoutput:= + nità di PCSource TargetWrite op Sel SelB egwrite egdest P C nd ettura ettura emdatawrite S T em Data eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B Zero is. T T luoutput luoutwrite 27
28 struzioni di lettura memoria: emory ccess em-data=[luoutput] PCWriteCond PCWrite ord emead emwrite Write em2eg nità di PCSource TargetWrite op Sel SelB egwrite egdest P C 1 nd ettura ettura emdatawrite S T em Data eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B 4 Zero is. T T luoutput luoutwrite struzioni di lettura memoria: Write back eg[[11:15]]:= em-data PCWriteCond PCWrite ord emead emwrite Write em2eg nità di PCSource TargetWrite op Sel SelB egwrite egdest P C nd ettura ettura emdatawrite S T em Data 0 0 eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B 4 Zero is. T T luoutput luoutwrite 28
29 secuzione delle istruzioni di lettura memoria Passo Prelievodell istruzione :=[PC]; PC=PC+4 Operazioni Decodificadell istruzione secuzione :=eg[ [6:10] ]; B:= eg[[11:15]]; ( Target:=PC+est_segno([16:31]<<2 ([ est_segno([16:31 luoutput:= + ccesso in lettura em-data=[luoutput] eg[[16:20]]:= em-data struzione branch: xecute f (zero) PC:=Target PCWriteCond PCWrite ord emead emwrite Write em2eg nità di PCSource TargetWrite op Sel SelB egwrite egdest 10 P C nd ettura ettura emdatawrite S T em Data eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B Zero is. T T luoutput luoutwrite 29
30 secuzione delle istruzioni Branch Passo Prelievodell istruzione nstruction Fetch Decodificadell istruzione nstruction Decode secuzione xecute Operazioni :=[PC]; PC=PC+4 :=eg[ [6:10] ]; B:= eg[[11:15]]; ( Target:=PC+est_segno([16:31]<<2 f (zero) PC:=Target struzione di scrittura memoria: xecute PCWriteCond PCWrite ord emead emwrite Write em2eg ([ est_segno([16:31 luoutput:= + nità di PCSource TargetWrite op Sel SelB egwrite egdest P C nd ettura ettura emdatawrite S T em Data eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B Zero is. T T luoutput luoutwrite 30
31 struzione di scrittura memoria: emory access [luoutput] = B PCWriteCond PCWrite ord emead emwrite Write em2eg nità di PCSource TargetWrite op Sel SelB egwrite egdest P C 1 nd ettura ettura emdatawrite S T em Data eg. et. 1 eg. et. 2 eg. F st. Segno et. 1 et. 2 B 4 Zero is. T T luoutput luoutwrite secuzione delle istruzioni di scrittura memoria Passo Prelievodell istruzione :=[PC]; PC=PC+4 Operazioni Decodificadell istruzione secuzione :=eg[ [6:10] ]; B:= eg[[11:15]]; ( Target:=PC+est_segno([16:31]<<2 ([ est_segno([16:31 luoutput:= + ccesso in scrittura [luoutput] = B; 31
32 acchina a stati del processore Prelievo istruzione str. secuzione Branch secuzione Decodifica secuzione oad ccesso memoria Store eg ett. em Scritt. em. eg Segnali di controllo primi due stati Prelievo istruzione Sel=0; SelB=01; Op=00;orD=0; emead=1; Write=1; PCWrite=1; PCSource=01 Decodifica Sel=0; SelB=11; Op=00; TargetWrite=1; Write=1; Bwrite=1; Op= Op=Branch Op=oad o Store secuzione str. secuzione Branch secuzione oad/store 32
33 Segnali di controllo secuzione str. secuzione da Decodifica lusel=1; luselb=00; luop=10; luoutwrite=1 lusel=1; luselb=00; luop=10; egdest=1;egwrite=1; emtoeg=0; Prelievo Segnali di controllo accesso memoria da Decodifica secuzione oad/store lusel=1; luselb=10; luop=00; luoutwrite=1 OP=oad OP=Store lusel=1; luselb=10; luop=00; ord=1; emead=1; emdatawrite=1 lusel=1; luselb=10; luop=00; ord=1; emwrite=1; eddest=0;egwrite=1; emtoeg=1; Prelievo 33
34 ealizzazione dell unità di controllo a realizzazione dell unità di controllo equivale alla realizzazione di una rete sequenziale sincrona Data la macchina a stati è necessario realizzare la funzione stato prossimo la funzione delle uscite ovvero i segnali di controllo Possibili implementazioni dell unità di controllo Cablata icroprogrammata ogica cablata Progetto Come sintesi di rete sequenziale ingressi:, Stato uscite: comandi, Stato prossimo so di O. a rete combinatoria ha come ingressi (indirizzi alla O):, stato di O, stato di C uscite: comandi, ingressi di eccitazione dei FF di stato Progettazione con CD per VS 34
35 ealizzazione cablata nità di ete Combinatoria ngressi s c i t e nità Operativa egistro di Stato Stato Prossimo Condizioni Cod.Op. eg.struzione Complessità di C: 2 N_ingressi x (N_uscite+log 2 N_stati) ealizzazione cablata nità di ete Combinatoria ngressi s ete c Combinatoria i t e nità Operativa egistro di Stato Stato Prossimo Condizioni Cod.Op. eg.struzione Complessità di C: 2 N_ingressi x log 2 N_stati + N_stati x N_uscite 35
36 ealizzazione microprogrammata Tecnica affermatasi negli anni 70 C è una sorta di calcolatore nel calcolatore unità di controllo viene vista come una unità in grado di eseguire sequenze di microistruzioni. Ogni microistruzione è composta da un insieme di microoperazioni eseguibili in parallelo e microistruzioni sono memorizzate nella memoria di microprogramma PC: contatore di microprogramma. Contiene l indirizzo della prossima microistruzione ealizzazione microprogrammata esecuzione delle microistruzioni/microoperazioni genera i segnali di controllo per il datapath e determina la successiva microistruzione da eseguire esecuzione di una istruzione viene realizzata mediante l esecuzione di una sequenza di microistruzioni ciascuna delle fasi di esecuzione di una istruzione (fetch,decode,execute,memory access, write back) corrisponde l esecuzione di una o più microistruzione 36
37 ealizzazione microprogrammata nità di emoria di icroprogramma D C O D nità Operativa + Contatore di icroprogramma Selezione ndirizzo Condizioni Cod.Op. eg.struzione ealizzazione microprogrammata esecuzione di una microistruzione consiste dei seguenti passi Fetch della microistruzione Decodifica/esecuzione delle microoperazione ovvero generazione dei segnali di controllo esecuzione di una istruzione viene realizzata nel seguente modo ll inizio della fase di fetch PC contiene l indirizzo ( 0 ) del tratto di microprogramma corrispondente al fetch lla fine della fase di fetch e decodifica il PC viene aggiornato l'indirizzo della prima microistruzione della routine che effettua le azioni richieste dalla particolare istruzione. Tale indirizzo è ottenuto a partire dal contenuto di l termine, PC viene di nuovo caricato con ( 0 ) 37
38 a memoria di microprogramma nità di 0: m_fetch 1: m_decode.. D 8_: m_xecute 9_: m_writeback 16_W: m_xecute 17_W: m_emcc 18_W: m_writeback.. C O D nità Operativa + Contatore di icroprogramma Selezione ndirizzo Condizioni Cod.Op. eg.struzione secuzione delle mstruzioni: m_fetch ( (struzione nità di 0: m_fetch 1: m_decode.. D 8_: m_xecute 9_: m_writeback 16_W: m_xecute 17_W: m_emcc 18_W: m_writeback.. C O D nità Operativa + mprogram Counter=0 1 Selezione ndirizzo struzione Cod.Op. eg.struzione next Condizioni 38
39 secuzione delle mstruzioni: m_decode ( (struzione nità di 0: m_fetch 1: m_decode.. D 8_: m_xecute 9_: m_writeback 16_W: m_xecute 17_W: m_emcc 18_W: m_writeback.. C O D nità Operativa mprogram Counter=1 + 8 Selezione ndirizzo struzione Cod.Op. eg.struzione Sel_next Condizioni secuzione delle mstruzioni: ( m_xecute (struzione nità di 0: m_fetch 1: m_decode.. D 8_: m_xecute 9_: m_writeback 16_W: m_xecute 17_W: m_emcc 18_W: m_writeback.. C O D nità Operativa mprogram Counter=8 + 9 Selezione ndirizzo struzione Cod.Op. eg.struzione next Condizioni 39
40 secuzione delle mstruzioni: m_writeback ( (struzione nità di 0: m_fetch 1: m_decode.. D 8_: m_xecute 9_: m_writeback 16_W: m_xecute 17_W: m_emcc 18_W: m_writeback.. C O D nità Operativa mprogram Counter=9 + 0 Selezione ndirizzo struzione Cod.Op. eg.struzione fetch Condizioni Segnali prodotti dalla C microprogrammata 0_m_Fetch: Sel=0; SelB=01; Op=00;orD=0; emead=1; Write=1; PCWrite=1; PCSource=00; next; 1_m_Decode: Sel=0; SelB=11; Op=00; TargetWrite=1; Write=1;Bwrite=1 Sel_next1;. 8 m_x: lusel=1; luselb=00; luop=10; luoutputwrite=1;next; 9 m_wb: lusel=1; luselb=00; luop=10; egdest=1; egwrite=1; emtoeg=0; fetch; 16W_m_x: lusel=1; luselb=10; luop=00; luoutputwrite=1;next; 17W_m_: lusel=1; luselb=10; luop=00;ord=1; emead=1;next; 18W_m_WB: emead=1; ord=1;lusel=1; luselb=10; luop=00;.. eddest=0;egwrite=1; emtoeg=1; fetch; 40
41 icroprogrammazione nziché memorizzare, come nella memoria O dell approccio cablato, la configurazione dei segnali di controllo per ogni fase di ogni istruzione, possiamo memorizzare microistruzioni formate da microoperazioni la cui decodifica produce i segnali di controllo a scrittura delle microistruzioni può essere fatta in modo simbolico e tramite traduttore le microistruzioni vengono tradotte nella sequenza di bit da memorizzare nella memoria di microprogramma. s. a istruzione di fetch in corrispondenza della quale i segnali di controllo hanno i seguenti valori Sel=0; SelB=01 ; Op=00; ord=0; emead=1; Write=1; PCWrite=1; PCSource=00; può essere vista come l insieme delle seguenti operazioni (dd,pc,4); etturaem(pc); Scrivi(); Scrivi(PC); PCSource(PC); microprogrammato 0_m_Fetch: 1_m_Decode: (dd,pc,4); etturaem(pc); Scrivi(); Scrivi(PC); PCSource(PC); next; (dd,pc, st_segno); Scrivi(Target); Scrivi();Scrivi(B);Sel_next1; 8 m_x: 9 m_wb: (func,rs,rt); Scrivi(luOutput);next; Scrivi_regfile(luOutput); fetch; 16W_m_x: 17W_m_: 18W_m_WB: (add,rs, st_segno); Scrivi(luOutput); Sel_next2; (add,rs, st_segno); etturaem(output); Scrivi(emData); next; Scrivi_regfile(Dataem); fetch; 32B_m_x: PCSource(Target); Scrivi(PC); fetch; 41
42 icroprogrammazione orizzontale Orizzontale Nella microprogrammazione orizzontale le microistruzioni contengono molte microoperazioni eseguite in parallelo l microprogramma risulta costituito da un numero limitato di microistruzioni Vantaggi: buona velocità nella esecuzione delle istruzione Svantaggi: notevole spreco di memoria icroprogrammazione verticale Nella microprogrammazione verticale le microistruzioni contengono poche microoperazioni eseguite in parallelo l microprogramma risulta costituito da un elevato numero di microistruzioni Svantaggi: ridotta velocità nella esecuzione delle istruzione Vantaggi: buon uso della memoria 42
43 Cablata o microprogrammata? ( 2116 Fino a fine anni 60: logica cablata (PDP8, HP ( nni 70: microprogrammazione (V, Z80, 8086, epertorio di istruzioni molto esteso e variato: CSC l V 11/789 (Digital) e il 370/168 (B) avevano oltre bit di memoria di controllo Dagli anni 80 si è tornati alla logica cablata; ffermazione delle macchine SC struttivo è esaminare l evoluzione dell architettura ntel: da CSC a (praticamente) SC 43
Architettura dei Calcolatori Elettronici
rchitettura dei Calcolatori lettronici Caratteristiche di un calcolatore elettronico Capacità di eseguire sequenze di istruzioni memorizzate Calcolatore = nità di laborazione + nità di 1. Preleva le istruzioni
Architettura dei Calcolatori Elettronici
rchitettura dei Calcolatori lettronici 1 Caratteristiche di un calcolatore elettronico Capacità di eseguire sequenze di istruzioni memorizzate Calcolatore = nità di laborazione + nità di 1. Preleva le
Architettura dei. Calcolatori Elettronici. Calcolatori Elettronici
rchitettura dei 1 Caratteristiche di un calcolatore elettronico Capacità di eseguire sequenze di istruzioni memorizzate Calcolatore = nità di laborazione + nità di Controllo 1. Preleva le istruzioni dalla
Architettura dei Calcolatori Elettronici
rchitettura dei Calcolatori lettronici Caratteristiche di un calcolatore elettronico Capacità di eseguire sequenze di istruzioni memorizzate Calcolatore = nità di laborazione + nità di Controllo 1. Preleva
Un processore sequenziale
n processore sequenziale truttura della in ingresso nità Operativa ( datapath ) in uscita clock comandi condizioni struzione nità di di omandi 2 struzioni add rd, rs, rt struzioni di tipo eg[rd] = eg[rs]+eg[rt]
Architettura dei Calcolatori Elettronici
Architettura dei Calcolatori Elettronici Prof. Orazio Mirabella L architettura del Calcolatore: esame delle sue caratteristiche Fondamentali Capacità di eseguire sequenze di istruzioni memorizzate Calcolatore
Introduzione all Architettura dei Calcolatori Elettronici
Introduzione all rchitettura dei Calcolatori Elettronici aurizio Palesi aurizio Palesi 1 Caratteristiche Fondamentali Capacità di eseguire sequenze di istruzioni memorizzate Calcolatore = Unità di Elaborazione
Introduzione all Architettura dei Calcolatori Elettronici
Introduzione all Architettura dei Calcolatori Elettronici aurizio Palesi aurizio Palesi 1 Caratteristiche Fondamentali Capacità di eseguire sequenze di istruzioni memorizzate Calcolatore = Unità di Elaborazione
Introduzione all Architettura dei Calcolatori Elettronici
Introduzione all rchitettura dei Calcolatori Elettronici aurizio Palesi aurizio Palesi 1 Sistema di Elaborazione Un Sistema di Elaborazione (SE) è una acchina () capace di eseguire Programmi (P) scritti
Corso di Informatica
CdLS in Odontoiatria e Protesi Dentarie Corso di Informatica Prof. Crescenzio Gallo crescenzio.gallo@unifg.it Il Processore (CPU) 2 rchitettura del processore CPU Unità di Controllo Unità ritmetica Logica
Corso integrato di Sistemi di Elaborazione. Modulo I. Prof. Crescenzio Gallo.
Corso integrato di Sistemi di Elaborazione odulo I Prof. Crescenzio Gallo crescenzio.gallo@unifg.it Il Processore (CPU) 2 rchitettura del processore CPU Unità di Controllo Unità ritmetica Logica egistri
CPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti
Architettura degli Elaboratori e delle Reti Lezione 18 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 18 1/2 Sommario!
Introduzione all'architettura dei Calcolatori
Introduzione all'architettura dei Calcolatori Architettura dei calcolatori Che cos è un calcolatore? Come funziona un calcolatore? un calcolatore è un sistema un sistema è un oggetto costituito da molte
Lezione 29 Il processore: unità di controllo (2)
Lezione 29 Il processore: unità di lo (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Organizzazione della lezione 2 Un riepilogo: ruolo della unità di
Un quadro della situazione. Lezione 15 Il Set di Istruzioni (2) Le operazioni e gli operandi. Dove siamo nel corso. Cosa abbiamo fatto
Un quadro della situazione Lezione 15 Il Set di Istruzioni (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
CPU a ciclo multiplo
Architettura degli Elaboratori e delle Reti Lezione CPU a ciclo multiplo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 1/8 Sommario! I problemi
Architettura dei Calcolatori Elettronici
nformatica (Calcolatori Elettronici) rchitettura dei Calcolatori Elettronici Ettore STELL Orario delle Lezioni: Venerdì 10,30-13,30 0805929426 stella@ba.issia.cnr.it http://www.ba.cnr.it/~iesies06 Testi
Una CPU multi-ciclo. Sommario
Una CPU multi-ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/3 http:\\homes.dsi.unimi.it\ borghese Sommario I problemi della
Introduzione all'architettura dei Calcolatori. Maurizio Palesi
Introduzione all'architettura dei Calcolatori Maurizio Palesi 1 Agenda Architettura generale di un Sistema di Elaborazione La memoria principale Il sottosistema di comunicazione La CPU Miglioramento delle
Progetto CPU a singolo ciclo
Architettura degli Elaboratori e delle Reti Progetto CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Informatica Università degli Studi di Milano 1/50 Sommario! La CPU! Sintesi di
Architettura degli elaboratori - II Le architetture multi-ciclo
Architettura degli elaboratori - II Le architetture multi-ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano 1/41 Sommario Principi ispiratori
Capitolo 5 Elementi architetturali di base
Capitolo 5 Elementi architetturali di base Giuseppe Lami Istituto di Scienza e Tecnologie dell Informazione CNR Via Moruzzi, 1 - Pisa giuseppe.lami@isti.cnr.it Struttura - Unità di elaborazione e controllo
Architettura del Calcolatore
Giuseppe Manco Lezione 3 17 Ottobre 2003 Architettura del calcolatore Il calcolatore è uno strumento programmabile per la rappresentazione, la memorizzazione e l elaborazione delle informazioni un calcolatore
CPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Lezione 8 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 8 /33 Sommario! La
Un quadro della situazione. Lezione 14 Il Set di Istruzioni (2) Dove siamo nel corso. I principi di progetto visti finora. Cosa abbiamo fatto
Un quadro della situazione Lezione 14 Il Set di Istruzioni (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
Richiami sull architettura del processore MIPS a 32 bit
Caratteristiche principali dell architettura del processore MIPS Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini E un architettura RISC
Introduzione all'architettura dei Calcolatori
Introduzione all'architettura dei Calcolatori Introduzione Che cos è un calcolatore? Come funziona un calcolatore? è possibile rispondere a queste domande in molti modi, ciascuno relativo a un diverso
CPU a ciclo multiplo
Architettura degli Elaboratori e delle Reti Lezione CPU a ciclo multiplo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L /9 Sommario! I problemi
Architettura degli elaboratori CPU a ciclo singolo
Architettura degli elaboratori CPU a ciclo singolo Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano iferimento sul Patterson: capitolo 4.2, 4.4,
Struttura di un elaboratore
Struttura di un elaboratore Fondamenti di Informatica 1 Modello architetturale di un computer Ogni computer è costituito da un insieme di blocchi funzionali tra loro interconnessi da sistemi di comunicazioni,
Fondamenti di Informatica A. A / 1 9
Fondamenti di Informatica Prof. Marco Lombardi A. A. 2 1 8 / 1 9 Architettura di Von Neumann Architettura di Von Neumann: l Unità di Elaborazione L Unità di Elaborazione L unità di elaborazione (CPU) contiene
Architettura del Calcolatore
Francesco Folino FUNZIONI DI UN CALCOLATORE Elaborazione Memorizzazione Trasferimento Controllo MACCHINA DI VON NEUMANN TRASFERIMENTO Obiettivo: permettere lo scambio di informazioni tra le varie componenti
Il processore: unità di controllo
Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune
Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità
ARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).!
ARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).! MACCHINA DI VON NEUMANN! UNITÀ FUNZIONALI fondamentali! Processore
Richiami sull architettura del processore MIPS a 32 bit
Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini Caratteristiche principali dell architettura del processore MIPS E un architettura RISC
Una CPU multi-ciclo. Sommario
Una CPU multi-ciclo Prof. lberto orghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano iferimento sul Patterson: Sezione D3 1/30 http:\\borghese.di.unimi.it\
ARCHITETTURA DI UN ELABORATORE
RCHITETTUR DI UN ELORTORE Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for dvanced Study, anni 40). MCCHIN DI VON NEUMNN UNITÀ FUNZIONLI fondamentali Processore (CPU) Memoria
A.A. 2018/2019. CPU e Linguaggio Macchina FONDAMENTI DI INFORMATICA E PROGRAMMAZIONE. Docente Prof. Raffaele Pizzolante
A.A. 2018/2019 Docente Prof. Raffaele Pizzolante FONDAMENTI DI INFORMATICA E PROGRAMMAZIONE Architettura di Von Neumann Modello concettuale di un architettura di computer che permette di rappresentare,
Una CPU multi-ciclo. Sommario
Una CPU multi-ciclo Prof. lberto orghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano iferimento sul Patterson: Sezioni 5.5 e 5.6 1/30 http:\\homes.dsi.unimi.it\
Macchina di Von Neumann
Fondamenti di Informatica: Struttura del Calcolatore 1 Macchina di Von Neumann Memorie di Massa BUS DI SISTEMA CPU Memoria Centrale (RAM) Periferiche Fondamenti di Informatica: Struttura del Calcolatore
Processore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
Architettura degli elaboratori CPU a ciclo singolo
Architettura degli elaboratori CPU a ciclo singolo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo
L'architettura del processore MIPS
L'architettura del processore MIPS Piano della lezione Ripasso di formati istruzione e registri MIPS Passi di esecuzione delle istruzioni: Formato R (istruzioni aritmetico-logiche) Istruzioni di caricamento
ARCHITETTURA DI UN ELABORATORE. Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).
ARCHITETTURA DI UN ELABORATORE Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40). MACCHINA DI VON NEUMANN UNITÀ FUNZIONALI fondamentali Processore (CPU)
Progetto CPU a singolo ciclo
Architettura degli Elaboratori e delle Reti Progetto CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Informatica Università degli Studi di Milano 1/60 Sommario v La CPU v Sintesi di
L unità di controllo di CPU a singolo ciclo
L unità di controllo di CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D,
Fondamenti di Informatica e Programmazione. P ro f. G i a n n i D A n g e l o
Fondamenti di Informatica e Programmazione CPU e Linguag gio Macchina P ro f. G i a n n i D A n g e l o Email: giadangelo@unisa.it A.A. 2018/19 Elaborazione dell Informazione L'elaborazione delle informazioni
Un quadro della situazione. Lezione 28 Il Processore: unità di controllo (2) Dove siamo nel corso. Organizzazione della lezione. Cosa abbiamo fatto
Un quadro della situazione Lezione 28 Il Processore: unità di lo (2) Vittorio Scarano rchitettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione
CALCOLATORI ELETTRONICI A 25 gennaio 2011
CALCOLATORI ELETTRONICI A 25 gennaio 2011 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Supponendo di avere a disposizione dei sommatori full adder (3 ingressi e due uscite)
Processore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Parte di Controllo La Parte Controllo (Control) della CPU è un circuito sequenziale istruzioni eseguite in più cicli di clock
Un quadro della situazione. Cosa abbiamo fatto. Lezione 30 Valutazione delle Prestazioni. Dove stiamo andando.. Perché:
Un quadro della situazione Lezione 3 Valutazione delle Prestazioni Vittorio Scarano rchitettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione
Vari modi di specificare l indirizzo degli operandi
Modi di indirizzamento Capitolo 11 Vari modi di specificare l indirizzo degli operandi Immediato Diretto Indiretto Registro Registro indiretto Spiazzamento Pila 1 Indirizzamento immediato L operando è
Architettura. Argomenti. Modello di Von Neumann. Corso di Laurea in Ingegneria Biomedica aa 2003/2004. Ing. Antonio Coronato. Modello di Von Neumann
Architettura Corso di Laurea in Ingegneria Biomedica aa 2003/2004 Ing. Antonio Coronato 1 Argomenti Modello di Von Neumann, Bus, Memoria centrale e dispositivi Data Path delle architetture di Von Neumann
Componenti principali. Programma cablato. Architettura di Von Neumann. Programma cablato. Cos e un programma? Componenti e connessioni
Componenti principali Componenti e connessioni Capitolo 3 CPU (Unita Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro 1 2 Architettura di Von Neumann Dati e instruzioni in memoria
Rappresentazione dell informazione
Rappresentazione dell informazione Codifica dei numeri Rappresentazioni in base 2, 8, 10 e 16 Rappresentazioni M+S, C1 e C2 Algoritmi di conversione di base Algoritmi di somma, moltiplicazione e divisione
La CPU a singolo ciclo
La CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 5 (fino a 5.4) 1/44 Sommario
La CPU a singolo ciclo
La CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 5 (fino a 5.4) /46 Sommario
Progettazione dell unità di elaborazioni dati e prestazioni. Il processore: unità di elaborazione. I passi per progettare un processore
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
Componenti principali
Componenti e connessioni Capitolo 3 Componenti principali n CPU (Unità Centrale di Elaborazione) n Memoria n Sistemi di I/O n Connessioni tra loro Architettura di Von Neumann n Dati e instruzioni in memoria
Componenti e connessioni. Capitolo 3
Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura
FONDAMENTI DI INFORMATICA Lezione n. 10
FONDAMENTI DI INFORMATICA Lezione n. 10 CPU-MEMORIA CICLO PRINCIPALE CPU ARCHITETTURA BASE UNITÀ DI ESECUZIONE E UNITÀ DI CONTROLLO In questa lezione viene analizzata l'architettura di base di un sistema
Architettura del. Calcolatori (1) Calcolatori (2) L architettura di Von Neumann. CPU RAM Memoria I/O. secondaria. bus
Architettura del calcolatore Calcolatori (1) Introdotti all'inizio degli anni 1940 Costruiti assemblano componenti elettronici elementari per memorizzare informazioni ed eseguire programmi informazioni
FONDAMENTI DI INFORMATICA Lezione n. 10
FONDAMENTI DI INFORMATICA Lezione n. 10 CPU-MEMORIA CICLO PRINCIPALE CPU ARCHITETTURA BASE UNITÀ DI ESECUZIONE E UNITÀ DI CONTROLLO In questa lezione viene analizzata l'architettura di base di un sistema
Elementi di informatica
Elementi di informatica Architetture degli elaboratori Il calcolatore Un calcolatore è sistema composto da un elevato numero di componenti Il suo funzionamento può essere descritto se lo si considera come
Capitolo 2. Elaborazione dei dati. Mauro Giacomini Pearson Addison-Wesley. All rights reserved
Capitolo 2 Elaborazione dei dati Mauro Giacomini 2007 Pearson Addison-Wesley. All rights reserved Capitolo 2: Elaborazione dei dati 2.1 Architettura del Computer 2.2 Linguaggio macchina 2.3 Esecuzione
ARCHITETTURA DI UN ELABORATORE
ARCHITETTURA DI UN ELABORATORE Unità funzionali Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40). La macchiana di Von Neumann: Non distingueva fra RAM
L unità di controllo di CPU multi-ciclo. Sommario
L unità di controllo di CPU multi-ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezione C3 1/24
Lezione 20. della CPU MIPS. Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano L16-20 1/29 Linguaggio
CALCOLATORI ELETTRONICI 14 giugno 2010
CALCOLATORI ELETTRONICI 14 giugno 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
Istruzioni e linguaggio macchina
Istruzioni e linguaggio macchina I linguaggi macchina sono composti da istruzioni macchina, codificate in binario, con formato ben definito processori diversi hanno linguaggi macchina simili scopo: massimizzare
ARCHITETTURA DI UN ELABORATORE
ARCHITETTURA DI UN ELABORATORE memoria centrale Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40). John von Neumann (Neumann János) (December 28, 1903
Informatica. Mario Pavone - Dept. Mathematics & Computer Science - University of Catania. Trasferimento. Ambiente esterno.
Trasferimento Ambiente esterno Controllo Informatica Mario Pavone - Dept. Mathematics & Computer Science - University of Catania mpavone@dmi.unict.it Architettura di Von Neumann PC$ Registri$ ALU$ Memoria$di$
Laboratorio di Informatica L-A 1
ARCHITETTURA DI UN ELABORATORE Unità funzionali Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40). La macchina di Von Neumann: Non distingueva fra RAM
Elementi base per la realizzazione dell unità di calcolo
Elementi base per la realizzazione dell unità di calcolo Memoria istruzioni elemento di stato dove le istruzioni vengono memorizzate e recuperate tramite un indirizzo. ind. istruzione Memoria istruzioni
CALCOLATORI ELETTRONICI 9 settembre 2011
CALCOLATORI ELETTRONICI 9 settembre 2011 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche AND, OR e NOT la funzione combinatoria (a
Esercitazione del 05/05/ Soluzioni
Esercitazione del 05/05/2005 - Soluzioni Una CPU a ciclo singolo richiede un ciclo di clock di durata sufficiente a permettere la stabilizzazione del circuito nel caso dell istruzione più complicata (con
Architettura del calcolatore (Seconda parte)
Architettura del calcolatore (Seconda parte) Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin LINGUAGGIO E ORGANIZZAZIONE DEL CALCOLATORE Linguaggio assembly
L architettura del calcolatore (Seconda parte)
L architettura del calcolatore (Seconda parte) Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin ORGANIZZAZIONE DEL CALCOLATORE: RICHIAMI
Architettura della CPU multi-ciclo
Architettura della CPU multi-ciclo Architettura degli Elaboratori e delle Reti, Turno I Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it
CALCOLATORI ELETTRONICI 30 agosto 2010
CALCOLATORI ELETTRONICI 30 agosto 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
Il processore - CPU (CENTRAL PROCESSING UNIT)
Il processore - CPU (CENTRAL PROCESSING UNIT) abbiamo visto Programmi e dati risiedono in file memorizzati in memoria secondaria Per essere eseguiti (i programmi) e usati (i dati) vengono copiati nella
Fondamenti di Informatica B
Fondamenti di Informatica B Lezione n. 10 Alberto Broggi Gianni Conte A.A. 2005-2006 Fondamenti di Informatica B CPU-MEMORIA CICLO PRINCIPALE CPU ARCHITETTURA BASE UNITÀ DI ESECUZIONE E UNITÀ DI CONTROLLO
Architettura degli Elaboratori
Architettura degli Elaboratori Linguaggio macchina e assembler (caso di studio: processore MIPS) slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello Architettura degli Elaboratori 1 1 Istruzioni
Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).
RCHITETTUR DI UN ELORTORE Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for dvanced Study, anni 40). MCCHIN DI VON NEUMNN UNITÀ FUNZIONLI fondamentali Processore (CPU) Memoria
Architettura degli elaboratori - CPU multiciclo A.A. 2016/17. Architettura degli elaboratori
Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori Marco Tarini Dipartimento di Scienze Teoriche e Applicate marco.tarini@uninsubria.it Progetto
Il processore: unità di elaborazione
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
Calcolatore: sottosistemi
Calcolatore: sottosistemi Processore o CPU (Central Processing Unit) Memoria centrale Sottosistema di input/output (I/O) CPU I/O Memoria Calcolatore: organizzazione a bus Il processore o CPU Unità di controllo
Macchina di Von Neumann
Avvertenza Quanto segue NON è un libro, ma è una copia dei lucidi usati a lezione che NON sostituisce i libri di testo adottati e consigliati per l insegnamento di Informatica Generale. Questa copia è
Introduzione alla Microprogrammazione
Introduzione alla Microprogrammazione Corso Calcolatori Elettronici 2 Prof. Antonino Mazzeo Ing. Casola Valentina Organizzazione a bus singolo dell architettura interna della CPU del 68000 Porte di ingresso
Lezione 20. della CPU MIPS. Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano L16-20 1/29 Linguaggio
Architettura di von Neumann
Fondamenti di Informatica per la Sicurezza a.a. 2003/04 Architettura di von Neumann Stefano Ferrari Università degli Studi di Milano Dipartimento di Tecnologie dell Informazione Stefano Ferrari Università
CPU pipeline hazards
Architettura degli Elaboratori e delle Reti Lezione 23 CPU pipeline hazards Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 23 /24 Sommario!
Architettura di un elaboratore
rchitettura di un elaboratore memoria centrale RCHITETTUR DI UN ELORTORE memoria centrale Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for dvanced Study, anni 40). 1 John von
CPU a ciclo multiplo: l unità di controllo
Architettura degli Elaboratori e delle Reti Lezione 2 CPU a ciclo multiplo: l unità di controllo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano