Input Output digitale
|
|
- Giuseppa Di Stefano
- 5 anni fa
- Visualizzazioni
Transcript
1 Input Output digitale 888 LATCH + BD ADDR IO RDSW* CS* TRANS + CS* IO RDSW* 888 LATCH + + BD D Q LED ADDR CS* DATA VALID IO CS* TRANS IO WRLED* WRLED* Q Input Output digitale 888 LATCH + A Y 8 A 4 Y 6 A 6 Y 4 A4 8 Y4 A Y 9 A Y 7 A 5 Y 5 A4 7 Y4 G G 9 74XX44 BD BD BD BD BD4 BD5 BD6 BD7 TRANS + CS* IO RDSW* LED 888 LATCH + + BD BD BD BD BD4 BD5 D Q D 4 Q 5 D 7 Q 6 D 8 Q 9 D4 Q4 D5 4 Q5 5 D6 7 Q6 6 D7 8 Q7 9 OE* CLK 74XX74 BD6 BD7 CS* TRANS IO WRLED*
2 Esempio di progetto ADDRESS:5 75 L:5 L:9 D D Q Q 74XX7 A6:9 A6:9 888 IOM* 74XX7 D7 LE OE* Q7 LA:9 PAL CSEPROM* DAT:7 CSEPROM* 656 MEM CSRAM* CSSW* CSLED* BIOM* D D D7 LE OE* Q Q Q7 A8:5 A8:5 AD:7 AD:7 D D Q Q 74XX7 :7 ADDRESS:4 DAT:7 L:4 MEM MEM CSRAM* D7 LE OE* Q7 ALE A A A8 B 74XX45 B B8 74XX44 A A Y Y LED D Q 74XX74 A4 Y4 OE* OE* MEM MEM OE* DIR DT/R* DEN* IO/M* IO IO D D7 OE* Q Q7 Porta di input MONDO ESTERNO SISTEMA A up S BUFFER DISPOSITIVO DI I/O SYSTEM BUS
3 Gestione a Polling MONDO ESTERNO Status SISTEMA A up IO IO BUFFER L S/D* DISP I/O S SYSTEM BUS Gestione ad interruzione Programma principale Subroutine di interruzione
4 Gestione ad interruzione up DISP I/O INTR ATTENTION S DATA BUS Interrupt Controller up IREQ DISP I/O INTR INTA * INTR CONTROLLER IREQ DISP I/O IREQN DISP I/O N DATA BUS 4
5 Gestione DMA MONDO ESTERNO MEM up DISP I/O DATA BUS DMA Controller ADDRESS BUS MEM up HOLD HOLDA DMA CONTR ATT DISP I/O MEM IO DATA BUS 5
6 Generico dispositivo di IO BD BD DAT DATA Interfaccia verso il up BD7 CS* IO IO DATA7 Interfaccia verso il mondo esterno L LA A ATT ATT Disp I/O - Collegamento al up up A8:5 A8:5 PAL AD:7 AD:7 LATCH L:5 DISP I/O BIOM CS* ALE LE OE* 74XX45 L LA A A B A B A8 Ḃ8 DIR OE* DAT:7 DT/R* DEN* IO IO/M* IO 6
7 Disp I/O - Registri interni DISP I/O PAL LA:5 CS* REG REG REG L LA A REG Disp I/O - Registri interni REG OUT INTERF SIST REG IN INTERF REMOTO OE* 7
8 Disp I/O - Registri interni REG OUT INTERF REG IN INTERF SIST REMOTO OE* COMMAND REG STATUS REG OE* Disp I/O - Decodifica sequenziale DISP I/O RES CONT X SEL SEL DEC REG REG REG D:7 8
9 Disp I/O - Decodifica indiretta DISP I/O D:7 D6:7 DEC REG REG REG D:5 Contatori Conteggio di eventi SENSORE CONT Misura di intervalli di tempo SEGNALE OSC EN CONT Generazione di segnali periodici f CONT Q Q f/ f/4 Q f/8 Q f/6 9
10 854 BD BD BD7 CS54* IO IO L LA D D D7 A CLK GATE OUT CLK GATE OUT CLK GATE OUT Programmazione A WRITE READ IND BASE + BASE DI CONTEGGIO CONT STATO O VALORE CONT IND BASE + BASE DI CONTEGGIO CONT STATO O VALORE CONT IND BASE + BASE DI CONTEGGIO CONT STATO O VALORE CONT IND BASE + CONTROL WORD
11 854 - Control word Cont Cont Cont RdBack Modo Modo Modo Modo Modo 4 Modo 5 Counter Latch Rd/Wr LSB Rd/Wr MSB Rd/Wr LSB & MSB Binario/decimale Modo Clock WR CW LSB= OUT N GATE
12 854 - Modo Clock WR CW LSB= OUT GATE Modo WR CW LSB= OUT N GATE
13 854 - Modo Clock WR CW OUT LSB= GATE Modo 4 Clock CW LSB= OUT FF GATE
14 854 - Modo 5 Clock CW LSB= GATE Lettura COUNTER LATCH COMMAND SC SC X X X X Contatore selezionato READ BACK COMMAND CT CT CT Latch COUNT Latch STATUS Contatori selezionati STATUS WORD RW RW M M M BCD Stato del Pin OUT Rilettura della parola di controllo Flag di Null Count 4
15 EIA RS T MODEM MODEM T DTE DCE CARATTERISTICHE FONDAMENTALI: FREQUENZA DI TRASMISSIONE FORMATO DEI DATI PROTOCOLLI DI TRASMISSIONE STANDARD ELETTRICO STANDARD MECCANICO EIA RS - Frequenze di trasmissione Tbit BAUD RATE = /Tbit BAUD RATE = N DI BIT PER SECONDO
16 EIA RS - Formato dei dati Start Data Parity Stop bit bit bit bit Tbit/ Start bit Data bit Parity bit 5,6,7,8 puo' esistere o no parita' pari o dispari Stop bit, /, EIA RS - Protocollo di trasmissione TX RX DTR DTE DSR DCE RTS CTS DCD GND 6
17 EIA RS - Standard elettrico V 5V V LIVELLO LOGICO ALTO 5V V -5V LIVELLO -V LOGICO BASSO -5V EIA RS - Standard meccanico GND TX RX RTS CTS DSR GND DCD DTR 7
18 8 85 BD BD D D DTE TX RX RTS* D7 BD7 IO IO CS5* CTS* DTR* DSR* C/D* RESET L BRDRES (IR) (PCLK) CLK TXC RXC TXRDY TXE RXRDY (IR) 85 - Schema interno RXRDY BUFFER SR RX TXRDY BUFFER TX SR TXE
19 85 - Programmazione RESET (HW O SW) WRITE C/D*= IND BASE + MODE INSTRUCTION C/D* WRITE READ IND BASE + DATA DATA IND BASE + COMMAND INSTRUCTION STATUS WORD 85 - Mode Instruction S S EP PEN L L B B BAUD RATE FACTOR SYNC MODE (X) (6X) (64X) CHARACTER LENGTH 5 BITS 6 7 BITS BITS PARITY ENABLE =ENABLE =DISABLE 8 BITS EVEN PARITY GEN/CHECK =EVEN =ODD NUMBER OF STOP BITS INV BITS / BITS BITS 9
20 85 - Command Instruction EH IR RTS ER SBRK RXE DTR TXEN TRANSMIT ENABLE =ENABLE =DISABLE DATA TERMINAL RDY = DTR out = RECEIVE ENABLE =ENABLE =DISABLE SEND BREAK CHAR =TX LOW =NORMAL OP ERROR RESET = RESET ERR FLAGS PE,OE FE REQUEST TO SEND = RTS out = INTERNAL RESET =85 to Mode Instr ENTER HUNT MODE 85 - Status word DSR SYND BRKD FE OE PE TXEM RXRDY TXRDY TXRDY STATUS DEF = PINS PARITY ERROR OVERRUN ERROR FRAMING ERROR DSR =
21 888 - Gestione delle interruzioni Interrupt Vector Table 7h 6h 5h 4h h h h h CS (HI BYTE) CS (LO BYTE) IP (HI BYTE) IP (LO BYTE) CS (HI BYTE) CS (LO BYTE) IP (HI BYTE) IP (LO BYTE) INTR INTR Gestione delle interruzioni Richiesta di Interruzione Riconoscimento dell'interruzione al termine dell'istruzione corrente Moltiplicazione per 4 del byte di interruzione (INTERRUPT TYPE VECTOR) (viene usato come puntatore a CS:IP della subroutine di risposta) Salvataggio nello stack dei valori correnti di CS, IP, FLAG Reset IF (la RRI non viene interrotta da altri INTR a meno che al suo interno non ci sia un'istruzione che riabilita IF) Caricamento dalla tabella delle interruzioni dei nuovi valori CS e IP Esecuzione della RRI Al termine della RRI: IRET (rientro dall'interruzione) ripristino dei vecchi valori di CS, IP e FLAG L'esecuzione del programma riprende dall'istruzione successiva all'ultima eseguita prima dell'interruzione
22 888 - Ciclo di Interrupt Acknowledge ALE LOCK* INTA* AD-AD7 INT TYPE 859 BD BD BD7 CS5* IO IO L D D D7 IR IR IR IR IR4 IR5 IR6 IR7 INTR INTA * INTA * CAS CAS CAS SP*/EN*
23 859 -Schema interno INTA* INT D-D7 Data Buffer Logica di controllo Logica RD/WR I S R P R I O R I R R CAS CAS CAS logica cascata IMR SP/EN* IR-IR7 IRR: Interrupt Request Register ISR: In Service Register IMR: Interrupt Mask Register Sequenza di Intr ) Si attivano uno o piu' ingressi IR (i corrispondenti bit nel registro IRR vengono posti a ) ) L'859 valuta le richieste e invia un segnale di INTR alla CPU ) La CPU riconosce l'intr e invia un primo impulso INTA* in corrispondenza del quale viene portato a il bit del registro ISR relativo alla richiesta di interruzione di priorità più alta e portato a il corrispondente bit del registro IRR 4) La CPU invia un secondo impulso INTA* durante il quale l'859 rilascia sul data bus il codice di interruzione (INTERRUPT TYPE VECTOR) 5) Al termine viene portato a il bit nel registro ISR CODICE DI INTERRUZIONE D7 D6 D5 D4 D D D D T7 T6 T5 T4 T IR T7 T6 T5 T4 T IR T7 T6 T5 T4 T IR T7 T6 T5 T4 T IR
24 859 - Disposizione in cascata up INTR INTA * D:7 859 MASTER INT INTA * IR IR IR IR IR4 IR5 IR6 IR7 CAS CAS CAS TXRDY RXRDY D:7 859 SLAVE INTA * D:7 859 SLAVE INTA * IR IR IR IR IR4 IR5 IR6 IR7 CAS CAS CAS IR IR IR IR IR4 IR5 IR6 IR7 CAS CAS CAS Programmazione ICW ICW NO (SINGL=) IN CASCADE MODE ICW YES (SINGL=) NO (IC4=) IS ICW4 NEEDED ICW4 YES (IC4=) READY TO ACCEPT INTR REQUESTS 4
25 859 - ICW ICW 7 6 X X 5 4 X LTI M X SNGL ICW4 con 886 =singolo =cascata =livello =fronte ICW T7 T6 T5 T4 T X X X 5 BIT + significativi del vettore di interruzione ICW ICW MASTER S7 S6 S5 S4 S S S S Si= assenza slave Si= presenza slave ICW SLAVE ID ID ID CASi 5
26 859 - ICW ICW SFNM BUF M/S AEOI =AEOI =normal EOI X=unbuffered =Buff Slave =Buff Master =SFNM = Normal Mode OCW OCW M7 M6 M5 M4 M M M M INTERRUPT MASK =RESET =SET 6
27 855 BD BD D D P:7 BD7 CS55* IO IO L LA BRDRES D7 A RESET PC4:7 PC: PB: Modo (schema interno) 855 REG OUT A_ A_IN/OUT* OE* PORTA A BUFFER IN A_ OE* 7
28 855 - Modo Input 855 P:7 SIST CPU INTR PC PC5 PC4 IBF STB* REMOTO STB* IBF INTR P: Modo Output 855 P:7 SIST CPU INTR PC PC7 PC6 OBF* ACK* REMOTO INTR OBF* ACK* P:7 8
29 855 - Modo 855 P:7 SIST CPU INTR PC PC7 PC6 PC5 PC4 OBF* ACK* IBF STB* REMOTO Programmazione A READ WRITE IND BASE + PORTA A PORTA A IND BASE + PORTA B PORTA B IND BASE + PORTA C PORTA C IND BASE + CONTROL WORD 9
30 855 - Mode Control Word D7 D6 D5 D4 D D D D GROUP B PORT C (LOWER) =INPUT =OUTPUT PORT B =INPUT =OUTPUT MODE SELECTION =MODE =MODE GROUP A PORT C (UPPER) =INPUT =OUTPUT PORT A =INPUT =OUTPUT MODE SELECTION = MODE O = MODE X = MODE MODE SET FLAG = ACTIVE Bit set/reset Control Word D7 D6 D5 D4 D D D D DON'T CARE BIT SET\RESET =SET =RESET BIT SELECT BIT SET/RESET FLAG = ACTIVE
Richiamo: Interfacce di I/O
Richiamo: Interfacce di I/O Bus Bus comandi indirizzi SISTEMA A µp Bus dati MONDO ESTERNO Dec D[0:7] CS* RD* INTERFACCIA DI I/O S[0:k-] UNITA DI I/O WR* (8 bit ) A[0:n-] Interfaccia standard verso il bus
DettagliInterruzioni (1) Periferiche I/O 2 1
Interruzioni () Un interrupt è un evento inatteso che interrompe il normale flusso di esecuzione del programma e causa il trasferimento del controllo ad una apposita procedura di servizio in grado di gestire
DettagliInterruzioni (1) Interruzioni (2)
Interruzioni () Un interrupt è un evento inatteso che interrompe il normale flusso di esecuzione del programma e causa il trasferimento del controllo ad una apposita procedura di servizio in grado di gestire
DettagliFormato tipico delle istruzioni nelle architetture R-R (Es. DLX)
Formato tipico delle istruzioni nelle architetture R-R (Es. DLX) 6 bit 5 bit 5 bit 5 bit bit R Codice operativo RS RS2 Rd Estensione al Cod. op ( bit) Istruzioni aritmetiche e logiche del tipo Rd Rs op
DettagliIl sottosistema di I/O
Il sottosistema di I/O Il sottosistema di I/O consente la comunicazione fra il calcolatore ed il mondo esterno. Fanno parte del sottosistema i dispositivi (Unità di I/O) per la comunicazione uomo/macchina
DettagliIl sottosistema di I/O. Input Output digitale
Il sottosistema di I/O Il sottosistema di I/O consente la comunicazione fra il calcolatore ed il mondo esterno. Fanno parte del sottosistema i dispositivi (Unità di I/O) per la comunicazione uomo/macchina
DettagliSistemi di Elaborazione a Microprocessore 8259. (Controllore Program m abile delle Interruzioni) M. Rebaudengo - M. Sonza Reorda
8259 (Controllore Program m abile delle Interruzioni) M. Rebaudengo - M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica 1 M. Rebaudengo, M. Sonza Reorda Generalità L'8259 è stato progettato
DettagliPin-out logico di una CPU CPU. Reset Clock Ready. Architettura di un Sistema
Pin-out logico di una CPU Int/Inta Hold/Holda CPU Bus Comandi Bus Indirizzi Bus Dati Reset Clock Ready 1 Architettura di un Sistema Il termine architettura di un sistema basato su microprocessore comprende
DettagliCALCOLATORI ELETTRONICI II
CALCOLATORI ELETTRONICI II L INTERFACCIA PARALLELA Argomenti della lezione Le interfacce parallele Il dispositivo Intel 855 Architettura Funzionamento Le interfacce parallele Esempio Le interfacce parallele
DettagliBus RS-232. Ing. Gianfranco Miele April 28, 2011
Ing. Gianfranco Miele (g.miele@unicas.it) http://www.docente.unicas.it/gianfranco_miele April 28, 2011 Alcune definizioni Comunicazione seriale Bit trasmessi in sequenza Basta una sola linea Più lenta
Dettaglicpu CONTROLLORI DI I/O All interno della periferica registri o parole di stato e memoria ADDRESS BUS CONTROL BUS DATA BUS D[0:7] dec CS# RD# WR#
CONTROLLORI DI I/O ADDRESS BUS CONTROL BUS DATA BUS dec D[0:7] CS# RD# WR# A0,..An RESET...? cpu Controllori di I/O (anche detti periferiche): Due interfacce: - 1 verso la CPU, standard BTU=Bus Transfer
DettagliBIU - Bus Interface Unit. EU - Execution Unit. indipendente e asincrono: Costituito da due unità che operano in modo parzialmente
Sistemi Roberta Gerboni Introdotto sul mercato nel giugno 1978 Primo processore a 16 bit Costituito da due unità che operano in modo parzialmente indipendente e asincrono: EU - Execution Unit BIU - Bus
Dettaglicpu CONTROLLORI DI I/O ADDRESS BUS CONTROL BUS DATA BUS D[0:7] dec CS# RD# WR# A0,..An RESET ...?
CONTROLLORI DI I/O ADDRESS BUS CONTROL BUS DATA BUS dec D[0:7] CS# RD# WR# A0,..An RESET...? cpu Controllori di I/O (anche detti periferiche): Due interfacce: - 1 verso la CPU, standard - 1 verso l'esterno,
DettagliComunicazione. Prof. Antonino Mazzeo. Corso di Laurea Specialistica in Ingegneria Informatica
Comunicazione Seriale Prof. Antonino Mazzeo Corso di Laurea Specialistica in Ingegneria Informatica UART/USART Intel 8251A Standard Universal Synchronous/Asynchronous Receiver/Trasmitter (USART) Progettata
DettagliPrincipali periferiche
Principali periferiche Timer Periferica per il conteggio esatto del tempo Esempio: 8254 3 contatori "indietro" da 16 bit: si può impostare un valore iniziale fino a 0xFFFF in ciascuno dei tre contatori;
Dettagliper(il(corso(di(architetture(dei(sistemi(di(elaborazione(
Esercizi(Assembler(8086(e(ARM( per(il(corso(di(architetture(dei(sistemi(di(elaborazione( Prof.(Mezzalama,(Ing.(Bernardi( v1.0marzo2013 Autore:MaggioLuigi E6mail:luis_may86@libero.it Portfolio:http://www.luigimaggio.altervista.org
DettagliIl sottosistema di I/O (Richiamo)
Il sottosistema di I/O (Richiamo) Il sottosistema di I/O consente la comunicazione fra il calcolatore ed il mondo esterno. Fanno parte del sottosistema i dispositivi (Unità di I/O) per la comunicazione
DettagliSistemi di Elaborazione a Microprocessore (interfaccia parallela) M. Rebaudengo - M. Sonza Reorda
8255 (interfaccia parallela) M. Rebaudengo - M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica 1 M. Rebaudengo, M. Sonza Reorda Generalità L'Intel 8255 implementa un interfaccia di
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Gruppo H: Sistemi Elettronici Lezione n H - 5: Collegamenti seriali Conclusione
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo H: Sistemi Elettronici Lezione n. 40 - H - 5: Collegamenti seriali Conclusione Elettronica II - Dante Del Corso - Gruppo H - 4 n. 1-15/11/97
DettagliAppendice. Comunicazione seriale
Appendice Comunicazione seriale Appendice - Comunicazione seriale 93 A.1 Introduzione La comunicazione seriale è spesso usata sia per controllare che per ricevere dati da un microprocessore di tipo embedded.
DettagliCalcolatori Elettronici L A Prova scritta del 20/12/ 02
Nome Cognome Matricola Calcolatori Elettronici L A Prova scritta del 20/12/ 02 Esercizio N. 1 Si supponga di voler estendere il set di istruzioni del DLX con l istruzione BEQ Rx, Ry, (Rz) che confronta
DettagliCalcolatori Elettronici L A Prova scritta del 15/12/ 03
Calcolatori Elettronici L A Prova scritta del 15/12/ 03 Nome Cognome Matricola Esercizio N. 1 (12 punti) Si vuole estendere il set di istruzioni del DLX sequenziale aggiungendo le istruzioni PUSH e POP
DettagliL 8251 è una USART che controlla la ricezione/trasmissione e che può essere. configurata via software per lo scambio di dati con diversi formati:
Interfaccia 8251 L 8251 è una USART che controlla la ricezione/trasmissione e che può essere configurata via software per lo scambio di dati con diversi formati: - i caratteri possono essere lunghi da
DettagliManualetto. Aggiornato al 31/07/2014
Sistema emulato Periferiche 8086 Manualetto s165178 @ studenti.polito.it Aggiornato al 31/07/2014 Canali del sistema emulato Routine Descrizione Canale Indice IVT ISR_PA_IN L 8086 riceve un dato dalla
DettagliCIRCUITI INTEGRATI DI INTERFACCIA
CIRCUITI INTEGRATI DI INTERFACCIA 74XX373 Modo In Out Funz. OE* LE Dn Qn Transparent L H L L L H H H In Disab L L X L Out Activate L L X H In disab H L X HiZ Out Latched H L X HiZ CLOCK (ALE) Di (ADi)
DettagliARCHITETTURA A LIVELLO DI SISTEMA. Interfaccia standard nei microprocessori I segnali esterni dei microprocessori 8088 e 8086
ARCHITETTURA A IVEO DI SISTEMA Architettura a livello di sistema Interfaccia standard nei microprocessori I segnali esterni dei microprocessori 8088 e 8086 Architettura dei bus Il ciclo di bus nell'8088
DettagliCalcolatori Elettronici T Ing. Informatica. Traccia soluzione 8 Gennaio 2015
Calcolatori Elettronici T Ing. Informatica Traccia soluzione 8 Gennaio 2015 Esercizio 1 Nel sistema è presente una periferica a 8 bit in grado di leggere dati da una unità esterna mediante il protocollo
DettagliSistemi di Elaborazione: esercizio con il D12
Sistemi di Elaborazione: esercizio con il D12 Un sistema basato su PIC18F8720 a 24 MHz è dotato di 32 KB di EPROM agli indirizzi alti e 64 KB di RAM statica agli indirizzi bassi. Il sistema è dotato inoltre
DettagliIl sistema di I/O. Calcolatori Elettronici
Il sistema di I/O 1 Architettura a bus singolo Memoria CPU Interfaccia Unità di I/O Interfaccia Unità di I/O 2 Interfaccia Svolge la funzione di adattamento sia elettrico sia logico tra le unità periferiche
DettagliUNITA PERIFERICA DI TIPO PARALLELO - PIA MC 6821
UNITA PERIFERICA DI TIPO PARALLELO - PIA MC 6821 Indirizzamento interno dei registri: Registro di controllo CRA: Bit 7 Bit 6 Bit 5,4,3 Bit 2 Bit 1,0 IRQA1 IRQA2 CA2 DDRA CA1 Significato dei singoli bit:
DettagliCOMUNICAZIONE SERIALE a cura dell' Ing. Buttolo Marco
COMUNICAZIONE SERIALE a cura dell' Ing. Buttolo Marco Un PC può comunicare in vari modi con le periferiche. Fondamentalmente esistono due tipi di comunicazione molto comuni: 1. La comunicazione seriale
DettagliPROGRAMMAZIONE DELL ACE
PROGRAMMAZIONE DELL ACE L esposizione degli argomenti seguenti è finalizzata alla programmazione dell ACE per realizzare programmi di trasmissione seriale tra due PC, (o tra microcontrollore e PC) operando
DettagliGestione dell I/O. Nuovo Corso di Calcolatori Elettronici I. Dipartimento di Informatica e Sistemistica Università degli Studi di Napoli Federico II
Gestione dell I/O Nuovo Corso di Calcolatori Elettronici I Dipartimento di Informatica e Sistemistica Università degli Studi di Napoli Federico II Roadmap Ø Modello architetturale» Struttura a bus singolo
DettagliDavide Gennaretti, Matteo Nicolini
Seminario sui Microcontrollori Davide Gennaretti, Matteo Nicolini AA 2003-04 II Facoltà di Ingegneria Elettronica Cesena Cosa sono i microcontrollori? Piccoli computer concentrati in un chip Un Datapath
DettagliInterfacciamento a periferiche
Interfacciamento a periferiche Periferica controller o interfaccia CPU/RAM. In genere la periferica è elettromeccanica e l interfaccia digitale (scheda sul bus o integrata su motherboard). Ma l esatta
DettagliFondamenti di Informatica P2 Ing. Meccatronica. Traccia soluzione 27 Giugno 2019
Fondamenti di Informatica P2 Ing. Meccatronica Traccia soluzione 27 Giugno 2019 Rif. lucidi/lezioni. Esercizio 1 Esercizio 2 Dato un contatore modulo 8 (come quello visto a lezione) dotato di comando di
DettagliMicrocontrollori Periferiche Interne
Microcontrollori Periferiche Interne 2013/2014 1 Microcontrollori Periferiche Interne Peripherals registers uc CORE Peripheric Device 2013/2014 2 Microcontrollori Periferiche Interne Peripherals registers
DettagliIng. Emiliano Capuzzo Remote Contro NEC 11/11/2003. Remote Control NEC
Remote Control NEC Questo progetto risponde all esigenza di decodificare ed utilizzare i codici prodotti da telecomandi IR che adottano la codifica NEC Trasmissione Format. Questo tipo di codifica è attualmente
DettagliPage 1. Elettronica per l informatica ELINF - D6 10/10/ DDC 1. Facoltà dell Informazione. Lezione D6
Facoltà dell Informazione Lezione D6 Modulo Elettronica per l informatica D Protocolli D6 - Protocolli seriali» Trasmissione seriale» Modulazioni e codifiche» Recupero del clock» Sincronismo (rev 2/9/25
Dettagli2001 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1
RETI DI CALCOLATORI Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 2 Pier Luca Montessoro (si veda la nota a pagina 2) Nota di Copyright Questo insieme di trasparenze
DettagliRETI DI CALCOLATORI. Prof. PIER LUCA MONTESSORO. Facoltà di Ingegneria Università degli Studi di Udine
RETI DI CALCOLATORI Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 2001 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright Questo insieme di trasparenze
DettagliIncremento prestazioni
Architettura degli elaboratori II Incremento prestazioni DMA ARGOMENTI DELLA LEZIONE Architettura degli elaboratori II Interazione con i dispostivi di Generalità Un calcolatore comunica con l esterno attraverso
DettagliArchitettura 8086/8088
Architettura 8086/8088 M. Rebaudengo - M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica 1 M. Sonza Reorda, M. Rebaudengo - a.a. 2007/08 Caratteristiche generali dell'8086 Usa la tecnologia
DettagliSottosistemi ed Architetture Memorie
Sottosistemi ed Architetture Memorie CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II La memoria centrale Memoria centrale: array di
DettagliI BUS DI COMUNICAZIONE SERIALI
Corso di Misure per la Automazione e la Produzione Industriale (Studenti Ingegneria Elettrica e Meccanica V anno Vecchio Ordinamento) Misure per la Automazione e la Qualità (Studenti Ingegneria Elettrica
DettagliI BUS DI COMUNICAZIONE SERIALI
Corso di Strumentazione e Misure per l Automazione (Studenti Ingegneria Meccanica II anno Laurea Magistrale curr. Automazione e Produzione) I BUS DI COMUNICAZIONE SERIALI Andrea Bernieri bernieri@unicas.it
DettagliLA GESTIONE DELLA I/O
LA GESTIONE DELLA I/O Il S.O. È l interfaccia tra l hardware e i programmi che effettuano richieste di I/O Sottosistema di I/O strutturato in moduli chiamati DRIVER uno per ogni dispositivo I Driver rendono
DettagliCorso di Reti di Calcolatori
Politecnico di Torino Corso di Reti di Calcolatori Commutazione e trasmissione Indice degli argomenti... Architettura di una rete Nodi di una rete Canali locali e geografici Commutazione di circuito Commutazione
Dettaglicpu CONTROLLORI DI I/O ADDRESS BUS CONTROL BUS DATA BUS D[0:7] dec CS# RD# WR# A0,..An RESET ...
CONTROLLORI DI I/O ADDRESS BUS CONTROL BUS DATA BUS dec D[0:7] CS# RD# WR# A0,..A RESET...? cpu Cotrollori di I/O (ache detti periferiche): Due iterfacce: - 1 verso la CPU, stadard - 1 verso l'estero,
DettagliLezione XII: La gestione delle eccezioni in MINIX
1 Dip. di Informatica e Comunicazione Università degli Studi di Milano, Italia mattia.monga@unimi.it 4 aprile 2008 1 c 2008 M. Monga. Creative Commons Attribuzione-Condividi allo stesso modo 2.5 Italia
DettagliArchitettura di un calcolatore: introduzione. Calcolatore: sottosistemi
Corso di Calcolatori Elettronici I A.A. 2010-2011 Architettura di un calcolatore: introduzione Lezione 18 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso
DettagliProgetto e realizzazione di un sistema che rileva la temperatura a distanza
Progetto e realizzazione di un sistema che rileva la temperatura a distanza Obiettivo e specifiche del progetto 1. Monitoraggio in tempo reale della temperatura in una stanza (Tacq= 4 sec, Input range=
DettagliProtocolli di Comunicazione
Protocolli di Comunicazione Elettronica dei Sistemi Digitali L-A Università di Bologna, Cesena Aldo Romani A.a. 2005-2006 UART UART Universal Asynchronous Receiver/Transmitter Clock implicito e trasmissione
DettagliIl sistema di I/O. Calcolatori Elettronici 1. Architettura a bus singolo. Memoria. Unità di I/O. Interfaccia. Unità di I/O.
Il sistema di I/O Calcolatori Elettronici 1 Architettura a bus singolo Memoria CPU Interfaccia Unità di I/O Interfaccia Unità di I/O Calcolatori Elettronici 2 1 Interfaccia Svolge la funzione di adattamento
DettagliCalcolatori Elettronici T Ing. Informatica. Traccia soluzione 18 Luglio 2019
Calcolatori Elettronici T Ing. Informatica Traccia soluzione 18 Luglio 2019 Esercizio 1 Nell esercizio è necessario eseguire dei convenzionali trasferimenti dalle porte, una input e una output, ed evidenziare,
DettagliINGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo. Classificazione. I microcontrollori
INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO per sistemi di controllo Prof. Carlo Rossi DEIS - Università di Bologna Tel: 051 2093020 email: crossi@deis.unibo.it Classificazione General Purpose CISC
DettagliINGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo
INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo Prof. Carlo Rossi DEIS - Università di Bologna Tel: 051 2093020 email: crossi@deis.unibo.it Classificazione Processori
DettagliITALIAN TECHNOLOGY grifo PRELIMINARE ETI 324. ETI 324 Rel Pagina 1
ITALIAN TECHNOLOGY grifo PRELIMINARE ETI 324 ETI 324 Rel. 3.30 Pagina 1 grifo ITALIAN TECHNOLOGY CN1 - CONNETTORE PER ABACO I/O BUS CN1 è un connettore a scatolino verticale con passo 2.54 mm a 26 piedini.
DettagliRETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE
RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright
DettagliIM-IU v0.1. alternata e continua. pag. 1 / 5
MANUALE OPERATIVO IM-IU v0.1 INSTRUCTION MANUAL SERIE TTC-V-485 Trasformatore di corrente alternata e continua PROTOCOLLO DI COMUNICAZIONE MODBUS TTC-V-485 SERIES AC/DC current transformer MODBUS COMMUNICATION
DettagliRemotaggio Caricabatterie NG3
SEIA Snc ELETTRONICA Remotaggio Caricabatterie NG3 Remote control (RC162) Attenzione: collegare e scollegare il pannello di comando remoto solo con il caricabatterie spento Utilizzare un cavo pin-to-pin
DettagliInput/Output. Input/Output
Massimo VIOLANTE Politecnico di Torino Dipartimento di Automatica e Informatica Sommario Organizzazione di sistema; Trasferimento dati; Gestione I/O. 2 M. Violante 1.1 Organizzazione di sistema Memoria
DettagliA.S. 2017/2018 PIANO DI LAVORO PREVENTIVO CLASSE 4Be
A.S. 2017/2018 PIANO DI LAVORO PREVENTIVO CLASSE 4Be Docenti Disciplina Cinzia Brunetto, Antonino Cacopardo SAE Sistemi Automatici Elettronici Competenze disciplinari di riferimento Il percorso formativo
DettagliArchitettura di un calcolatore: introduzione. Calcolatore: sottosistemi
Corso di Calcolatori Elettronici I Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie
DettagliEMS_ _State_GenericInput_ModbusTable_LG_EN_v1.00.xlsx
GENERAL MODBUS TABLE ORGANIZATION Starting of the Group s Starting of the Group s System Version (Release) System Version (Build) Group Name (Text) Group Code Group Complexity Group Version 4096 1000 01
DettagliEML-16 EML-16. Pulses concentrator. Concentratore impulsi MODBUS COMMUNICATION PROTOCOL PROTOCOLLO DI COMUNICAZIONE MODBUS
MANUALE OPERATIVO / INSTRUCTION MANUAL IM-IU v0.1 EML-16 Concentratore impulsi PROTOCOLLO DI COMUNICAZIONE MODBUS EML-16 Pulses concentrator MODBUS COMMUNICATION PROTOCOL PROTOCOLLO MODBUS Il concentratore
DettagliI BUS DI COMUNICAZIONE SERIALI
Corso di Misure per l Automazione e la Qualità (Studenti III anno Laurea Ingegneria Elettrica) I BUS DI COMUNICAZIONE SERIALI Andrea Bernieri bernieri@unicas.it Alcune definizioni i i i... - Comunicazione
DettagliLinguaggio macchina e register file
Linguaggio macchina e register file Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4,
DettagliMicrocontrollori 12/03/2014. Progettazione Sistemi Elettronici 2013/2014 1
Microcontrollori 2013/2014 1 Microcontrollori 2013/2014 2 Microcontrollori CPU Instruction set -CISC Complex Instruction Set Computing (Intel x86 family; Motorola 680x0) -RISC Reduced Instruction Set computer
DettagliEMS_ _Interface_ModbusTable_LG_EN_v1.00.xlsx
GENERAL MODBUS TABLE ORGANIZATION Starting of the Group s Starting of the Group s System Version (Release) System Version (Build) Group Name (Text) Group Code Group Complexity Group Version 9472 2500 01
DettagliPROTOCOLLO DI COMUNICAZIONE MODBUS MODBUS COMMUNICATION PROTOCOL. MANUALE ISTRUZIONI / INSTRUCTION MANUAL IM163-IU v0.61
MANUALE ISTRUZIONI / INSTRUCTION MANUAL IM163-IU v0.61 COMPALARM C2C Annunciatore d allarme PROTOCOLLO DI COMUNICAZIONE MODBUS COMPALARM C2C Alarm annunciator MODBUS COMMUNICATION PROTOCOL Compalarm C2C
DettagliCalcolatori Elettronici L-A
Calcolatori Elettronici L-A Mapping di chip di memoria e interfacce negli spazi di indirizzamento di sistemi con bus dati da 8 bit Decodifica degli indirizzi Decodifica completa Decodifica semplificata
DettagliArchitettura di un calcolatore: introduzione. Calcolatore: sottosistemi
Corso di Calcolatori Elettronici I A.A. 2012-2013 Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e
DettagliProgettazione dell unità di elaborazioni dati e prestazioni. Il processore: unità di elaborazione. I passi per progettare un processore
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliArchitettura di una CPU
Massimo VIOLANTE Politecnico di Torino Dipartimento di Automatica e Informatica Sommario Organizzazione di un processore Linguaggio macchina Modi di indirizzamento Tipi di istruzioni 2 M. Violante 1.1
DettagliI Descrizione dell interfaccia Pagina 2. KERN EW-A01 Versione /99. EW-A01-SB-i-9910
I Descrizione dell interfaccia Pagina 2 KERN EW-A01 Versione 1.0 08/99 I KERN EW/EG Descrizione dell interfaccia Sommario 1 UTILIZZAZIONE DEI CONTATTI 3 2 CARATTERISTICHE DELL INTERFACCIA 4 3 USCITA DEI
DettagliSistemi operativi. Lez. 18 Interrupt ed Eccezioni in IA-32. Corso: Sistemi Operativi Danilo Bruschi A.A. 2010/2011
Sistemi operativi Lez. 18 Interrupt ed Eccezioni in IA-32 1 Il ciclo fetch-decode-execute Il processore opera costantemente sotto il controllo del seguente ciclo: 1) Fetch the next instruction from ram
DettagliSi pone allora il problema fondamentale: come far dialogare la CPU con le periferiche nel modo più efficiente possibile CPU
Sistemi Roberta Gerboni 1 Un computer è un sistema complesso costituito da: - una Unità Centrale di Elaborazione (CPU) - e da un insieme più o meno numeroso di dispositivi periferici chiamati, semplicemente,
DettagliArchitettura di un calcolatore: introduzione
Corso di Calcolatori Elettronici I Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie
DettagliCalcolatori Elettronici T Ingegneria Informatica 06 Programmable Interrupt Controller (PIC)
Calcolatori Elettronici T Ingegneria Informatica 06 Programmable Interrupt Controller (PIC) Stefano Mattoccia Gestione delle interruzioni con PIC Abbiamo già visto che è possibile, opzionalmente, utilizzare
DettagliARCHITETTURA DEL CALCOLATORE
ARCHITETTURA DEL CALCOLATORE AVVERTENZE Questi appunti non vogliono essere degni sostituti di un buon libro di testo e hanno il solo scopo di aiutare gli studenti dei corsi di informatica che affrontano
DettagliIl processore: unità di elaborazione
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliCALCOLATORI ELETTRONICI. I dispositivi di memoria
CALCOLATORI ELETTRONICI I dispositivi di memoria I dispositivi di memoria Linguaggi ad alto livello/ Applicazioni SW Informatica Sistema operativo Assembler ISA Architettura di un calcolatore Memoria I/O
DettagliUSART PIC 16F876. R/W-0 R/W-0 R/W-0 R/W-0 U-0 R/W-0 R-1 R/W-0 CSRC TX9 TXEN SYNC _ BRGH TRMT TX9D Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
USART PIC 16F876 L USART (Universal Synchronous Asynchronous Receiver Trasmitter) è uno dei due moduli di I/O seriali, esso è conosciuto anche come Serial Comunications Interface (SCI). L USART può essere
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo H: Sistemi Elettronici Lezione n. 36 - H -1: Piastra di memoria statica Interfaccia con registri di I/O Interconnessioni e sistemi Protocolli
DettagliIl sistema delle interruzioni nel processore MC68000 (cenni)
Corso di Calcolatori Elettronici I A.A. 2011-2012 Il sistema delle interruzioni nel processore MC68000 (cenni) Lezione 33 Prof. Antonio Pescapè Università degli Studi di Napoli Federico II Facoltà di Ingegneria
DettagliLABORATORIO DI SISTEMI
ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 6 LABORATORIO DI SISTEMI OGGETTO: Trasmissione di un byte attraverso la porta RS 232, programmata in maniera diretta 1) CD : pin 1 - (Carrier
DettagliArchitettura. Argomenti. Modello di Von Neumann. Corso di Laurea in Ingegneria Biomedica aa 2003/2004. Ing. Antonio Coronato. Modello di Von Neumann
Architettura Corso di Laurea in Ingegneria Biomedica aa 2003/2004 Ing. Antonio Coronato 1 Argomenti Modello di Von Neumann, Bus, Memoria centrale e dispositivi Data Path delle architetture di Von Neumann
DettagliIstruzioni di funzionamento Ecograph T, RSG35 Slave Modbus
BA01258R/16/it/01.13 N. 71236915 Software V1.00.xx Prodotti Soluzioni Servizi Istruzioni di funzionamento Ecograph T, RSG35 Slave Modbus Connessione Modbus mediante TCP o RS485 Indice: 1 Informazioni generali...
DettagliPD-32. Connessione di dispositivi esterni (periferiche)
PD-32 Seconda parte Connessione di dispositivi esterni (periferiche) Ogni dispositivo di I/O è connesso al PD-32 mediante un interfaccia suddivisa in una parte dipendente dal dispositivo ed un altra indipendente
DettagliNote su. Interruzioni. e Multi Rate Timer
Introduzione alla progettazione di sistemi embedded a microcontrollore Note su Interruzioni e Multi Rate Timer prof. Stefano Salvatori A.A. 2017/2018 Eccetto dove diversamente specificato, i contenuti
DettagliCorso Sistemi Operativi
Corso Sistemi Operativi Prof. Pierfrancesco Bellini pierfrancesco.bellini@unifi.it Laboratorio DISIT Dip. Ingegneria dell Informazione Via S. Marta, 3 Programma A.A. 2018/19 Introduzione Struttura di un
DettagliL unità di controllo di CPU a singolo ciclo
L unità di controllo di CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D,
DettagliIl Microprocessore. Modello di Von Neumann
Il Microprocessore Modello di Von Neumann Comunicazione tramite bus Le linee di comunicazione tra il microprocessore e i dispositivi di supporto sono denominate bus. Si chiama bus dati, o data bus, il
DettagliUNITA DICO Manuale d uso e manutenzione
UNITA DICO 508-058 Manuale d uso e manutenzione Codice ordine: 5904515812 Data: 04/2014 - Rev: 1.0 Sommario 1. Introduzione...3 2. Specifiche tecniche...3 3. Modulo CPU DICO508...3 3.1 Specifiche tecniche...3
DettagliInterfaccia tra Centralino Telefonico e PC parte prima : gli aspetti dell Hardware
Istituto Professionale di Stato per l'industria e l'artigianato MORETTO Via Luigi Apollonio, 21 BRESCIA Interfaccia tra Centralino Telefonico e PC parte prima : gli aspetti dell Hardware Realizzato da
DettagliQC-POWER-3PC MAPPA DEI REGISTRI MODBUS pag. 1/ 5
MAPPA DEI REGISTRI QC-POWER-3PC La seguente tabella mostra tutti i registri del QC-POWER-3PC. Tutti i registri sono a 16 bit di tipo integer (signed o unsigned). VALORI MISURATI (Codice Funzione $ 03)
DettagliAssembly. Modello x86
Assembly Modello x86 1 Il microprocessore Un MICROPROCESSORE è un circuito integrato dotato di una struttura circuitale in grado di attuare un prefissato SET di ISTRUZIONI 2 Caratteristiche del microprocessore
DettagliFilippo Bagnato Corso di Elettronica digitale a.a. 2016/2017
Filippo Bagnato filippo.bagnato92@gmail.com Corso di Elettronica digitale a.a. 2016/2017 Il protocollo SPI Sensore di pressione HCE0611 Sensore di temperatura ADT7320 ALU Il protocollo SPI: alcune applicazioni
Dettagli