Architettura degli elaboratori - Luigi Lavazza A.A. 2014/15

Transcript

1 niversità degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori Tema d esame del 14/09/2015 Luigi Lavazza Dipartimento di Scienze Teoriche e Applicate luigi.lavazza@uninsubria.it Esercizio 1 a b c d Z Si desidera un circuito combinatorio che realizza la funzione definita dalla tavola delle verità qui a fianco. Domanda A. Realizzare il circuito, minimizzandone il costo. A questo scopo, si utilizzino le mappe di Karnaugh, e si sintetizzi la funzione come prodotto di somme. NB: si ipotizzi di dover realizzare il circuito usando porte a non più di due ingressi. Domanda B. Si valuti il tempo di commutazione del circuito, considerando che ogni porta a due ingressi introduce un ritardo di 3 ns e le porte not un ritardo di 1 ns. Esame del 14 settembre

2 Esercizio 1 a b c d Z ab cd f = (a+/b) (/c+/b) (/a+b+d) (/c+d) Esercizio 1: Circuito minimo f = (a+/b) (/c+/b) (/a+b+d) (/c+d) = (/b + a/c) (d+(/c (/a+b))) a b c d Rit.= 1 ns Rit.= 4 ns Rit.= 7 ns Rit.= 103 ns Rit.= 13 ns Esame del 14 settembre

3 Esercizio 2 Si realizzi un circuito sequenziale avente i seguenti ingressi, oltre al clock: un numero naturale N da 8 bit; un ingresso di controllo S. Il circuito ha un uscita da 8 bit. Il circuito deve mantenere in uscita il valore N anche dopo che il valore N non è più presente in ingresso. L ingresso S indica quando si deve aggiornare l uscita. Il comportamento del circuito è illustrato dal diagramma seguente. N 0x15 0x2A S 0x33 0x15 0x2A clock t Esercizio 2 - Soluzione N D Q S clock Esame del 14 settembre

4 Esercizio 3 Si supponga di avere a disposizione questo datapath. L AL disponga delle funzioni: Add: R = A+B Pass: R = B Sub: R = A B And: R = A and B Shl: R = shift right(a) Not: R = not A Addr Data select 4 ALctrl MX PC MAR MDR Z V A B AL R Zin PCin PCout MARin MDRin MDRout Vin Zout CP BS SignExtout ZExtout IRin Ri_in Ri_out Temp_in Temp_out Extender IR Reg. file R 0..R n Temp Esercizio 3 Si scriva un microprogramma che realizza l operazione StoreMemReg Rs Rd avente opcode = 8 e che ha l effetto di assegnare il valore contenuto in Rs alla parola di memoria il cui indirizzo è contenuto in Rd. Si consideri ad es. StoreMemReg R2 R3, quando R2 vale 0x00FF e R3 vale 0x2340: dopo l esecuzione, la parola di memoria di indirizzo 0x2340 conterrà il valore 0x00FF. Si richiede di scrivere anche il microcodice della fase di fetch. Esame del 14 settembre

5 Esercizio 3 - soluzione Passo (ciclo di clock) Azione 1 PCout, MARin, read, select 4, add, Zin 2 Zout, PCin, Vin, WMFC 3 MDRout, Irin, goto opcode 8 Rsout, MDRin 9 Rdout, MARin, write, WMFC 10 end Esercizio 4 Si disegni un AL a 8 bit che fornisce le operazioni A+B, A-B, A+1 e A- 1, e l esito overflow. Ingressi e uscite sono in complemento a due. Esame del 14 settembre

6 Esercizio 4 - soluzione A 8 B Cin 8 S 1 MSB MSB MSB ovf ovf S 0 La rete ovf verifica che se gli addendi hanno lo stesso segno, anche l uscita abbia lo stesso segno. Chiamata X l uscita del MX, ovf = MSB(A) MSB(X) /MSB() + /MSB(A) /MSB(X) MSB() Esercizio 5 Domanda A. Si dica in non più di 15 righe: a cosa serve la memoria cache; cosa vuol dire che la cache può essere a più livelli ; Domanda B. In un sistema di memoria con due livelli di cache, si ha: hit rate di livello 1 = 90%, tempo di accesso 1 ns; hit rate di livello 2 = 90%, tempo di accesso 5 ns; tempo di accesso alla memoria principale: 10 ns. Si calcoli il tempo medio di accesso a memoria. Esame del 14 settembre

7 Esercizio 5 Per la domanda A si vedano le slide delle lezioni Per la domanda B, consideriamo che: In 90 casi su 100 avremo l accesso in 1 ns Nei restanti 10 casi: In 9 avremo l accesso in 1+5 ns In 1 avremo l accesso in ns NB: al livelli inferiori si accede solo dopo un miss al livello superiore. Quindi i tempi da considerare si sommano: ad es., accedere al livello 2 implica un accesso fallito al livello 1 (1 ns) e un accesso al livello 2 (5 ns); totale: 6 ns. Complessivamente: Tempo medio di accesso alla memoria = (90 x x (1+5) + 1 x (1+5+10))/100 = 1.6 ns Architettura degli elaboratori - Luigi Lavazza Esame del 7 febbraio 2011 Esame del 14 settembre