Esercizio 1 S 3 S 1 S 2

Documenti analoghi
Problema 1. ) e da quattro segnali di uscita (O 0

Problema 1. In un sistema di comunicazione digitale vengono trasferiti messaggi costituiti da al più N max. ) con un ulteriore bit (b k

Esercizio 1. semaforo verde semaforo rosso T V1 VG 1. semaforo verde-giallo semaforo rosso T G V 2. semaforo rosso semaforo verde T V2 VG 2

Problema 1. ) e da un segnale di uscita (D O

Esercizio 1. presenta lo stesso valore (0 o 1) in corrispondenza del fronte di discesa e del successivo fronte di salita del segnale X 1

Reti sequenziali asincrone

Reti Logiche T. Esercizi reti sequenziali sincrone

Ia Prova finale MATRICOLA COGNOME NOME 29/06/2006 ESERCIZIO 1, pagina 1

Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie

Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:

Prova d esame di Reti Logiche T 13 Luglio 2016

Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA:

ESERCIZIO N. 1 - PAGINA 1

Sintesi di Reti Sequenziali Sincrone

DOMANDA N. 1 Quale frequenza del clock minimizza il numero di stati della rete sequenziale sincrona?

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Esigenze. 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 Analisi e Sintesi

Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D

Un contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso

Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)

Macchine Sequenziali

Sintesi di Reti sequenziali Sincrone

Capitolo 6. Reti asincrone. 6.1 Struttura, comportamento e corretto impiego. Reti sequenziali asincrone (struttura)

Progetto di Contatori sincroni. Mariagiovanna Sami Corso di reti Logiche 8 Anno

RETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone

Prova d esame di Reti Logiche T 12Giugno 2015 COGNOME:.. NOME:.. MATRICOLA:

Esercizio 1. L uscita può cambiare valore solo ai fronti di discesa di A e C, evidenziati nel grafico.

Reti Logiche A Prova di giovedì 3 febbraio 2005

Circuiti sequenziali

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)

Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali

RETI LOGICHE T Ingegneria Informatica. Esercitazione 2 Reti Sequenziali Asincrone

Reti sequenziali. Nord

Sintesi di Reti sequenziali Sincrone

Automa a Stati Finiti (ASF)

FONDAMENTI DI INFORMATICA Lezione n. 10

FONDAMENTI DI INFORMATICA Lezione n. 10

Capitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone

COGNOME NOME COGNOME NOME

Introduzione. Progetto di Contatori sincroni. Contatori definizioni caratteristiche. Contatori

Capitolo 7. Reti sincrone. 7.1 Elaborazione sincrona Analisi e Sintesi 7.3 Registri e Contatori

Architettura dell elaboratore

Architettura dell elaboratore

Reti sequenziali sincrone

Fondamenti di Informatica B

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9

Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori

Reti Logiche T. Esercizi reti sequenziali asincrone

Modelli per le macchine digitali

13/01/2005 COGNOME NOME MATRICOLA. SOLUZIONE ESERCIZIO N. 1 Pagina 1. Si consideri la rete sequenziale asincrona rappresentata in figura:

ESAME di PROGETTAZIONE di SISTEMI DIGITALI. Nome e Cognome

Macchine sequenziali

Calcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin

I Indice. Prefazione. Capitolo 1 Introduzione 1

Prova d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA:

Capitolo 3. Modelli. 3.1 La macchina a stati finiti 3.2 La macchina combinatoria 3.3 La macchina asincrona 3.4 La macchina sincrona

Indice. Prefazione. sommario.pdf 1 05/12/

Alee in macchine combinatorie

Prova d esame di Reti Logiche T 10 Giugno 2016

Reti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo

Prefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali

Reti combinatorie. Reti combinatorie (segue)

Reti combinatorie (segue) Reti combinatorie. Lezione 2. Architettura degli Elaboratori A. Sperduti 1

Reti Logiche A II Prova - 1 febbraio 2010

Calcolatori Elettronici

ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI

Livello logico digitale

A.C. Neve Esercizi Digitali 1

I Componenti di un Sistema Digitale e Progetto Controllore data path

I CONTATORI. Definizioni

Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone

Somma 3-bit. somma 3-bit con I/O sequenziale. somma 3-bit con I/O sequenziale. Osservazione

I REGISTRI. Reti autonome e contatori

UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A

Calcolatori Elettronici Gli Automi

ESA_2014_5 BM Prova scritta ESD del

Compito A (Per il canale Velardi P-Z) Orale: 26 febbraio aula alfa ore 10, portare la prova Circuimaker

Linguaggio macchina e register file

Esercizio 1 Domanda 1

Circuiti di commutazione, codifica e decodifica

Macchine sequenziali. Automa a Stati Finiti (ASF)

ESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A:

Macchine combinatorie: encoder/decoder e multiplexer/demultiplexer

Le Alee. La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi

A.A. 2018/2019. CPU e Linguaggio Macchina FONDAMENTI DI INFORMATICA E PROGRAMMAZIONE. Docente Prof. Raffaele Pizzolante

Elementi di informatica

La macchina di Von Neumann. UNIVERSITÀ DEGLI STUDI DEL SANNIO Benevento DING DIPARTIMENTO DI INGEGNERIA CORSO DI "PROGRAMMAZIONE I"

Esercitazione 1 di verifica

Data-Path & Control Unit

Reti Logiche Appello del 1 marzo 2011

Programmazione modulare a.s

Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.

Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere

Macchine a Stati finiti

Macchine a Stati finiti

Capitolo 4 Reti Sequenziali. Reti Logiche T

Alee in macchine combinatorie. Le Alee

Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici

Transcript:

Esercizio Due agenti mobili (A, A ) operano in una struttura ad anello comprendente N = 4 stazioni (S,,, ) ed altrettanti collegamenti unidirezionali, singolarmente percorribili in un tempo unitario (T ). Inizialmente i due agenti sono dislocati nella stessa stazione (S ). Successivamente, in ogni intervallo T, in dipendenza del valore corrispondentemente assunto da un segnale sincrono, un solo agente alla volta può muoversi nella struttura, migrando dalla stazione in cui si trova ad operare a quella che la segue in senso orario (S,,, S ). L agente S selezionato (S A se =, S A se = ), tuttavia, deve effettivamente compiere uno spostamento elementare soltanto se il numero di stazioni n S da esso complessivamente visitate è minore, a meno di una prefissata soglia k, del numero di stazioni n S visitate dall altro agente: n S < n S + k, k =, 2,. Un sistema sequenziale sincrono, operante in base ad un segnale di clock di periodo T, deve simulare il moto dei due agenti. A tal fine il sistema dispone di un segnale d ingresso, da cui apprende di volta in volta quale sia l agente candidato a migrare nella stazione successiva, e di due coppie di segnali di uscita e, su cui deve presentare la codifica binaria (S :, :, :, : ) dell ultima stazione raggiunta da A e da A, rispettivamente.. Si formalizzi il comportamento del sistema in termini di automa a stati finiti nelle ipotesi: a) k = (spostamento incondizionato dell agente selezionato); b) k =. S

2. Si progetti il sistema in accordo al modello data-path & control unit, secondo lo schema indicato in figura. Ai due contatori binari aventi base di conteggio N = 4 è affidato il compito di aggiornare, in base ai comandi di abilitazione E e E generati dall unità di controllo, i segnali di uscita e, rispettivamente. All unità di controllo è delegato il compito di decidere se l agente selezionato è autorizzato a muoversi e di procedere conseguentemente ad abilitare il relativo contatore. Due soltanto sono i segnali di ingresso dell unità di controllo: il segnale ed un segnale F generato da una rete combinatoria. Tale rete, disponendo in ingresso dei segnali, e, ha il compito di evidenziare tramite il segnale F se nel successivo intervallo di clock l agente selezionato, qualora autorizzato a muoversi, raggiungerà (F = ) o meno (F = ) la stazione in cui si trova ad operare l altro agente. Si individui: a) l espressione minima SP per il segnale F ed una sua possibile realizzazione mediante un decoder 2:4 ed un multiplexer 8:; b) l automa minimo dell unità di controllo nell ipotesi k = N = 4, ed una sua possibile realizzazione basata su un contatore binario bidirezionale. R.C. power-up F > control unit E E R E > R E 2-bit counter 2-bit counter y y y y clock >

.a Grafo degli stati del sistema (k= ) power-up S A S A

.b Grafo degli stati del sistema (k=) power-up S A S A e A nella stessa stazione A precede A di stazione A precede A di stazione A

2.a Progetto della rete combinatoria ( k) = = I I I 2 2:4 O I 8: 4 DEC MU O I I O 2 I 3 I 5 Z F O 3 I 6 I 7 F = ( ) ( ) ( ) ( ) + ( ) ( ) ( ) ( ) + S ( ) ( ) ( ) ( ) + ( ) ( ) ( ) ( ) + ( ) ( ) ( ) ( ) + ( ) ( ) ( ) ( ) + ( ) ( ) ( ) ( ) + ( ) ( ) ( ) ( )

2.b Progetto dell unità di controllo (k=n=4),,, F,EE,,, 6,, 7,,,, 2,, A precede A di N stazioni A precede A di n < N stazioni A e A nella stessa stazione A precede A di n < N stazioni A precede A di N stazioni rete combinatoria U/D c = U/D c E c 3-bit counter Q Q Q 2 R c < power-up clock F E c = O +F+O 2 +O 6 E = O 6 E = O 2 I I I 2 decoder 3:8 O O 2 O 6

Problema 2 Una macchina comprende tre dispositivi meccanici D, D 2, D 3, ciascuno dei quali, a comando, compie un ciclo di lavoro passando dalla posizione di riposo alla posizione di lavoro e da questa di nuovo alla posizione di riposo. Ad ogni dispositivo è associato un segnale di controllo (rispettivamente C, C 2, C 3 ) ed un segnale di posizione (rispettivamente,, ): il segnale di controllo abilita (valore logico ) o inibisce (valore logico ) il movimento del dispositivo; il segnale di posizione indica se il dispositivo si trova (valore logico ) o meno (valore logico ) nella posizione di riposo. Una rete sequenziale asincrona, disponendo in ingresso dei segnali,,, funge da unità di coordinamento dei movimenti dei tre dispositivi, gestendone opportunamente i segnali di controllo C, C 2, C 3 in modo tale che nel tempo si alternino, senza soluzione di continuità, le seguenti due fasi: ) D e D 2 rimangono nella posizione di riposo mentre D 3 compie un intero ciclo di lavoro, abbandonando ed in seguito rientrando nella posizione di riposo. 2) D 3 rimane nella posizione di riposo mentre D e D 2 compiono un intero ciclo di lavoro, abbandonando ed in seguito rientrando nella posizione di riposo (in questa fase non è da escludersi la simultanea variazione dei segnali e ) Nell ipotesi che i tre dispositivi siano caratterizzati da inerzie e tempi di ciclo qualsiasi (v. figura), si esegua il progetto dell unità preposta al coordinamento dei loro movimenti, determinandone: l automa minimo; una possibile codifica degli stati che non dia luogo a corse critiche. C C 2 C 3

Grafo degli stati I, D, G, A, B, C, F, C C 2 C 3 E, H, L, Fase Fase 2

Classi massime di compatibilità α {F,G,H,A} I, β {B,C} γ {E,L} δ {D,I} A, B, C, D, F, G, C C 2 C 3 E, H, Grafo minimo degli stati L,,C C 2 C 3,,,,,,,, α γ,,,,, δ β,,,,, Diagramma delle adiacenze (2 corse non critiche in colonne di reset) e mappa di codifica Y Y 2 α δ γ β ecc.