PROVA SCRITTA DEL CORSO DI CALCOLATORI ELETTRONICI 19 Febbraio 2013

Transcript

1 PROVA SCRITTA DEL CORSO DI CALCOLATORI ELETTRONICI 19 Febbraio 2013 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (10 punti) Si consideri un calcolatore che dispone di una memoria principale di 256 Mbyte e di una memoria cache di 512 Kbyte. E' possibile accedere al singolo byte e la memoria è suddivisa in blocchi da 16 byte. 1. (4 punti) Spiegare, precisando il significato e la funzione dei diversi campi, come vengono interpretati gli indirizzi logici per recuperare l informazione contenuta nella cache, nel caso venga usata la modalità di indirizzamento: a. diretto; b. associativo su insiemi, in cui ciascun insieme contenga due blocchi. 2. (6 punti) Si consideri la cache di cui alla domanda precedente. Ipotizzare che il processore acceda in sequenza ai byte dall'indirizzo a 00007FF e da a 01807FF in questo ordine, e ripeta questa sequenza di accesso per 5 volte consecutive. Si ipotizzi inoltre che la cache sia inizialmente vuota. Calcolare il numero di miss sia nel caso di modalità ad indirizzamento diretto sia nel caso di modalità ad indirizzamento associativo su insiemi spiegata nel punto precedente. Calcolare quindi l hit ratio per i due casi. ESERCIZIO 2 (8 punti) 1. (5 punti) Progettare un flip flop JK a partire da un flip flop D. Disegnare il circuito finale indicando chiaramente: la rete per il calcolo delle transizioni di stato, il numero di stati e la rete per il calcolo dell uscita. 2. (3 punti) Spiegare in sintesi la differenza tra una rete sequenziale sincrona e una asincrona. ESERCIZIO 3 (9 punti) Si scriva il codice Assembly MIPS di una funzione che, ricevendo in ingresso l indirizzo iniziale di un vettore di interi v, la sua dimensione N, un secondo vettore di interi w, la sua dimensione M, scriva nel vettore w il numero di occorrenze degli interi da 0 a M-1. In altri termini w[j] conterrà il numero di occorrenze del valore j nel vettore v. Si assuma che il contenuto di w sia inizializzato a 0. Si consideri inoltre la seguente allocazione dei parametri di ingresso: &v[0] à $4, N à $5, &w[0] à $6, M à $7. Il codice MIPS potrebbe implementare il seguente codice C: void occorrenze(int v[], int N, int w[], int M) { for(int i=0; i<n; i++) { int j=v[i]; if((j<m)&&(j>=0)) w[j]++; } } ESERCIZIO 4 (6 punti) Si consideri un disco rigido con le seguenti caratteristiche: velocità di rotazione 5400 giri/min, tempo di spostamento da una traccia alla traccia adiacente 1 ms, 34 settori per traccia di 512 byte ciascuno. Calcolare il tempo medio di trasferimento di un file da 8 kbyte considerando che: 1. (3 punti) Il file sia posizionato su settori collocati in tracce diverse, mediamente distanti 5 tracce, e la testina all istante iniziale sul primo settore del file. 2. (3 punti) Il file sia posizionato su settori contigui collocati a quattro a quattro in tracce diverse, mediamente distanti 5 tracce, e la testina si trova inizialmente in una posizione qualunque.

2 ESERCIZIO 1 1. Per indirizzare 256 Mbyte occorre un indirizzo di almeno 28 bit. Per indirizzare il singolo byte all interno di un blocco occorrono 4 bit (16 = 2 4 ), che coincidono con i 4 bit meno significativi dell'indirizzo di memoria primaria. I restanti 24 bit costituiscono l'indirizzo del block frame. Per indirizzare la cache, il "block frame" viene interpretato diversamente a seconda che l'indirizzamento sia di tipo "diretto" o "associativo su insiemi". a. Indirizzamento diretto. In questo caso devo poter indirizzare ciascuno dei 32K blocchi contenuti nella cache (512Kbyte/(16byte/blocco)). Occorrono 15 bit che coincidono con i 15 bit meno significativi del "block frame" Pertanto i 28 bit di indirizzo della memoria primaria vengono interpretati come: tag cache index Offset 9 bit 15 bit 4 bit b. Indirizzamento "associativo su insiemi". In questo caso devo poter indirizzare ciascuno dei 16 insiemi in cui sono suddivisi i blocchi contenuti nella cache ( 512Kbyte 2blocchi insieme 16byte blocco = 16K insiemi). Occorrono 14 bit che coincidono con i 14 bit meno significativi del "block frame" Pertanto i 28 bit di indirizzo della memoria primaria vengono interpretati come: tag cache index offset 10 bit 14 bit 4 bit 2. La memoria è divisa in blocchi di 16 byte ciascuno in modo che la richiesta di un dato non presente in cache causa il trasferimento del blocco a cui appartiene il dato richiesto dalla memoria principale alla cache. Nel caso proposto i dati richiesti sono così suddivisi (N.B. per semplicità i valori di index sono riportati in formato decimale, mentre gli indirizzi in esadecimale): indirizzi F ð index 0; indirizzi F ð index 1; ; 00007F FF ð index 127; a F ð index 0; ; 01807F0 a 01807FF ð index 127. (N.B. in questa sequenza l'index è identico nel caso di indirizzamento diretto e associativo su insiemi). La prima volta che viene richiesta la parola avremo un "cache miss" che provoca il caricamento del blocco 0 nella linea di cache di indirizzo 0. Le successive richieste dei dati di indirizzo F vengono quindi soddisfatte dalla cache ("cache hit"). Analogamente avviene per tutti i blocchi fino al blocco 127, che vengono allocati in linee consecutive della cache fino alla 127. Quando viene richiesta la parola (index 0), nel caso di indirizzamento diretto questa sovrascrive il blocco F e così via per tutte le richieste consecutive. Nel caso di indirizzamento associativo su insiemi a due vie uno stesso index corrisponde a un insieme di due blocchi. Pertanto le parole da a 01807FF non sovrascrivono quelle precedentemente inserite, ma vengono memorizzate nel secondo blocco disponibile in ciascun insieme memorizzato. Nei cicli successivi al primo il processore richiede nuovamente tutti i dati, a partire da 0. Nel caso di indizzamento diretto avremo un miss per il caricamento della prima parola di ciascun blocco e 15 hit per le parole dello stesso blocco, per tutti i 256 blocchi. Nel caso di indirizzamento associativo su insiemi si hanno solo hit perché tutti blocchi sono presenti in cache. In sintesi: - nel caso di indirizzamento diretto avremo per ciascun ciclo 256 miss, quindi 1280 miss in totale (256*5); - nel caso di indirizzamento associativo su insiemi a due vie avremo soltanto 256 miss in totale, tutti relativi al primo ciclo. Poiché il numero totale di accessi è sempre 256*5*16, si ricava: H(diretto)=0,9375; H(associativo su insiemi)=0,9875.

3 ESERCIZIO 2 1. Come in ogni rete logica sequenziale, lo schema del dispositivo è il seguente: J K RETE DI TRANSIZIONE DELLO STATO D FLIP FLOP D Q RETE DI USCITA Z FLIP FLOP JK L uscita di un flip flop JK corrisponde ai valori dello stato (due), per cui si ha Z=Q. Rimane da definire solo la funzione di transizione dello stato, che si ottiene dalla tabella di transizione di un flip flop JK e dalla tabella di eccitazione del flip flop D: J K Q Q D Sintetizzando con le mappe di Karnaugh: JK Q D = JQ + KQ 2. Vedi dispense del corso.

4 ESERCIZIO 3 $8 ß i; $9 ß v[i]; $10 ß w[j]; $11 ß (v[i]<m); $12 ß (v[i]<0); $13 ß &w[j] occorrenze: addi $29, $29, -28 #salvataggio contesto sw $8, 0($29) sw $9, 4($29) sw $10, 8($29) sw $11, 12($29) sw $12, 16($29) sw $13, 20($29) sw $4, 24($29) move $8, $0 #i=0 for: beq $8, $5, exit lw $9, 0($4) #j=v[i] addi $4, $4, 4 #aggiorno indici addi $8, $8, 1 slt $11, $9, $7 #$11 ß (v[i]<m) beq $11, $0, for #if!($11) then for slt $12, $9, $0 #$12 ß (v[i]<0) bne $12, $0, for #if ($12) then for muli $13, $12, 4 add $13, $13, $6 #calcolo indirizzo di w[j] lw $10, 0($13) # addi $10, $10, 1 #w[j]++ sw $10, 0($13) # j for exit: lw $8, 0($29) #ripristino contesto lw $9, 4($29) lw $10, 8($29) lw $11, 12($29) lw $12, 16($29) lw $13, 20($29) lw $4, 24($29) addi $29, $29, 28 jr $31 #ritorno a chiamante

5 ESERCIZIO 4 Trot = 60/5400 sec = msec. Tlat = Trot/2 = msec. Tls = Trot /34 = msec. (tempo di lettura di un settore) Tpos = Tsp * 5 = 5 msec. Numero di settori richiesti dal file N = 8kbyte / 512byte = 16 settori. 1. T = (N-1) * (Tlat + Tpos + Tls) + Tls = 15 * = msec 2. T = N*Tls + (N-2)/2 * (Tpos + Tlat) = 16* *10.55 ms = 79 ms