PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 26 Settembre 2007

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 26 Settembre 2007"

Transcript

1 PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 26 Settembre 27 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (NO: 0 punti VO: 8 punti) Progettare una rete sequenziale che presenti un ingresso X e un uscita Z posta a ogni volta che viene riconosciuta la sequenza. Si richiee: a) (NO: 6 punti VO: 4 punti) il iagramma egli stati, la tabella i flusso e la tabella elle transizioni; b) (NO: 4 punti VO: 2 punti) il calcolo elle forme minime elle variabili i eccitazione ei flip flop con le mappe i Karnaugh. Si usino flip flop JK. Calcolare anche la rete combinatoria per l uscita Z. c) (solo VO: 2 punti) Realizzare un flip flop T a partire a un flip flop JK. Soluzione. Il iagramma egli stati è il seguente: /0 S0 /0 /0 S S2 / /0 S4 /0 S3 Calcolatori Elettronici 26 Settembre 27

2 La tabella i flusso è ata a: Stato successivo/uscita Stato presente X=0 X= S0 S S/0 S S2/0 S/0 S2 S S3/0 S3 S2/0 S4/0 S4 S2/0 S/ Per coificare 5 stati occorrono tre flip flop. La coifica è la seguente: S ; ; S Nel seguito inicheremo ciascun bit ella coifica con le lettere A, B, C. L apice inicherà il bit nell istante successivo a quello consierato. A partire alla tabella i eccitazione el flip flop JK: Q Q J K D 0 D 0 D D 0 A B C X A Ja Ka B Jb Kb C Jc Kc Z D 0 0 D 0 0 D D 0 0 D D D D 0 D D 0 0 D D D 0 D 0 0 D D D 0 D D D 0 0 D 0 0 D 0 D 0 D D D 0 0 D D 0 0 D D 0 0 D D D D D D D D D D 0 D D D D D D D D D D 0 0 D D D D D D D D D D 0 D D D D D D D D D D 0 D D D D D D D D D D D D D D D D D D D D Ora possiamo isegnare le mappe i Karnaugh J A = B K A = Calcolatori Elettronici 26 Settembre 27

3 J B = C X + AX K B = C! X J C = X K C = B + X Infine, per quanto riguara l uscita Z: Z = A! B! C! X Voleno utilizzare anche i on t care: 0 0 Z = AX Calcolatori Elettronici 26 Settembre 27

4 c) Per realizzare un flip flop T a un JK, è sufficiente connettere fra loro gli ingressi J e K, come si può veere confrontano la tabella elle transizioni el JK con quella el T: J K Q Q T Q Q Calcolatori Elettronici 26 Settembre 27

5 ESERCIZIO 2 (NO: 8 punti VO: 7 punti) Si consieri una gerarchia i memoria a tre livelli: cache, primaria, isco. Per mezzo i alcune prove vengono effettuate le seguenti misurazioni: - numero totale i accessi alla memoria: 50 - numero i hit in cache: 45 - numero i hit in primaria: 49 - tempo meio i accesso in cache: 4 ns - tempo meio i accesso in primaria: ns - tempo meio i accesso a isco: 50 ms a) (solo VO: 2 punti) Qual è lo scopo i un'architettura gerarchica i memoria? Come funziona? b) (NO: 4 punti VO: 3 punti) Scrivere e spiegare la formula per il calcolo el tempo meio i accesso alla gerarchia; c) (NO: 4 punti VO: 2 punti) Calcolare il tempo meio i accesso alla gerarchia. Soluzione. a) Lo scopo i un'architettura gerarchica i memorie è quello i far intenere all'utilizzatore i isporre i una memoria i grani imensioni e veloce. Tale concetto è noto come "virtualizzazione ella memoria". Per questo motivo il livello più basso ella gerarchia è costituito alla memoria più piccola e veloce (la cache), e a salire i livello troviamo memorie i imensioni superiori ma più lente (il isco). Naturalmente, per massimizzare le prestazioni i una simile architettura è molto importante massimizzare il numero i successi al primo livello ella gerarchia. Il funzionamento segue il concetto che si vuole realizzare: quano viene richiesto un accesso alla memoria, il ato viene cercato nella memoria el livello più basso ella gerarchia. Ciò richiee un tempo pari al tempo meio i accesso a tale memoria, nel nostro caso la cache. Se non viene trovato nessun ato in cache, si passa al livello successivo, che richiee un ulteriore tempo pari al tempo i accesso alla primaria. Infine, se il ato non viene trovato nemmeno in primaria, si passa alla memoria isco che richiee un tempo aggiuntivo pari appunto al tempo meio i accesso al isco. b) In accoro con quanto espresso al punto preceente, la formula per il calcolo el tempo meio i accesso alla gerarchia è la seguente: T = H CTC + ( H P! H C )( TP + TC ) + ( H D! H P )( TD + TP + TC ) TC, TP, TD, sono i tempi mei i accesso a cache, primaria e isco. HC, HP, HD, sono gli hit ratio i cache, primaria e isco. Di solito HD =, in quanto si assume che tutti i ati siano contenuti nella memoria el livello più alto ella gerarchia. Hi (i=c,p,d) è la probabilità i trovare un ato nella memoria i livello i ella gerarchia. La ifferenza (HP - HC) è la probabilità i trovare un ato in primaria e i non trovarlo in cache. Stesso significato, associato al livello superiore ella gerarchia, ha la ifferenza (HD - HP). c) Gli hit ratio i primaria e i cache si calcolano immeiatamente ai ati forniti: HC = 45/50; HP = 49/50. Sostitueno questi e gli altri valori nella formula inicata al punto preceente, si ottiene: T = = 4ns 50 Calcolatori Elettronici 26 Settembre 27

6 ESERCIZIO 3 (solo NO: 7 punti) Scrivere il coice Assembler MIPS i una funzione che, ati l inirizzo iniziale i un vettore v e la sua imensione N (in $4 e $5 rispettivamente), scambi i valori v[i] con v[n--i], per i=0,,(n/2-). E ato il coice C ella funzione corrisponente: voi inverti(int *v, int N) { int i, Nmezzi, temp ; } Nmezzi=iv(N,2) ; for (i=0 ; i<nmezzi; i++) { temp=v[i]; v[i]=v[n--i]; v[n--i]=temp; } Nello scrivere la funzione, si faccia uso i una funzione esistente iv(a,b) che riceveno a in $4 e b in $5, scrive in $6 il valore a/b. Soluzione. I $8; &v[0]+i*4 $9; &v[0]+(n--i)*4 $0 V[i] $; v[n--i] $2 Copia i &v[0] $3; copia i N $4 Inverti: ai $29, $29, -32 sw $8, 0($29) sw $9, 4($29) sw $0, 8($29) sw $, 2($29) sw $2, 6($29) sw $3, 20($29) sw $4, 24($29) sw $3, 28($29) move $3, $4 move $4, $5 move $4, $5 ai $5, $0, 2 move $5, $4 subi $4, $4, move $4, $3 jal iv move $8, $0 for: beq $8, $6, exit subi $0, $4, $8 muli $9, $8, 4 muli $0, $0, 4 a $9, $9, $3 a $0, $0, $3 lw $, 0($9) lw $2, 0($0) sw $, 0($0) sw $2, 0($9) ai $8, $8, j for exit: lw $8, 0($29) lw $9, 4($29) lw $0, 8($29) lw $, 2($29) lw $2, 6($29) lw $3, 20($29) lw $4, 24($29) lw $3, 28($29) ai $29, $29, 32 jr $3 Calcolatori Elettronici 26 Settembre 27

7 ESERCIZIO 3 (solo VO: 6 punti) Si supponga i isporre i tre macchine: a pila, a uno e a ue inirizzi. Per ognuna i queste si abbiano le seguenti istruzioni: A pila A un inirizzo A ue inirizzi Istruzione Semantica Istruzione Semantica Istruzione Semantica PUSH X M[X] push STORE X ACC M[X] MOV X, X2 M[X] M[X2] POP X pop M[X] LOAD X M[X] ACC ADD X, X2 M[X] + M[X2] M[X2] ADD pop + pop push ADD X ACC + M[X] ACC DIV X, X2 M[X] / M[X2] M[X2] DIV pop / pop push DIV X ACC / M[X] ACC ACC è il registro accumulatore ella macchina a un inirizzo. M{X] inica il ato nella locazione i memoria X. Si scriva, per ognuna elle tre macchine, la sequenza elle istruzioni necessarie per realizzare la seguente operazione: Z = (A + B) / C. Le lettere inicano le locazioni i memoria ove si trovano i ati. Nella macchina a ue inirizzi si faccia uso i una ulteriore locazione P ove introurre i risultati parziali, pena la perita ei ati iniziali nelle locazioni A, B o C. Soluzione. A pila A un inirizzo A ue inirizzi PUSH C LOAD A ADD A,B MOV B,P PUSH A ADD B DIV B,C ADD A,P PUSH B DIV C MOV C,Z MOV C,Z ADD STORE Z DIV P,Z DIV POP Z I contenuti elle locazioni A, B e C rimangono intatti. I contenuti elle locazioni A, B e C rimangono intatti. Vengono peruti i contenuti elle locazioni B e C. I contenuti elle locazioni A, B e C rimangono intatti. Calcolatori Elettronici 26 Settembre 27

8 ESERCIZIO 4 (NO: 8 punti VO: 7 punti) Sia ata la seguente lista i processi (si supponga che l istante iniziale sia 0): Job Tempo i Tempo i CPU Richiesta i Arrivo Richiesto Memoria K K K K K Il sistema ha K i memoria isponibile che viene gestita con partizioni inamiche non rilocabili.. (NO: 4 punti VO: 3 punti) Mostrare, utilizzano il metoo grafico, la sequenza i esecuzione ei job qualora si impieghi la politica i scheuling FIFO multiprogrammata roun robin". 2. (NO: 4 punti VO: 2 punti) Inicare, negli istanti in cui un job va in esecuzione e termina, la partizioni i memoria occupate a ciascun job e le partizioni libere, giustificano l eventuale messa in attesa ei job. 3. (solo VO: 2 punti) Calcolare il tempo i turnaroun meio e il tempo i turnaroun pesato meio. Soluzione: Job t arrivo t start t finish Turnaroun time Weighte Turnaroun time Meia ESERCIZIO 5 (solo VO: 5 punti) Descutere in moo chiaro e sintetico vantaggi e svantaggi elle architetture CISC rispetto alle RISC. (Per la soluzione leggi ispense el corso) Calcolatori Elettronici 26 Settembre 27

PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 23 Aprile 2014

PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 23 Aprile 2014 PRIMA PROVA INTERMEDIA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 23 Aprile 24 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO (7 punti) (a) (5 punti) Si progetti

Dettagli

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 14 Settembre 2004

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 14 Settembre 2004 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 4 Settembre 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (0 punti) () (5 punti)

Dettagli

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (9 punti) Si

Dettagli

PROVA SCRITTA DEL MODULO/CORSO DI. 24 novembre 2016

PROVA SCRITTA DEL MODULO/CORSO DI. 24 novembre 2016 PROVA SCRITTA DEL MODULO/CORSO DI 24 novembre 206 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI NOME: COGNOME: MATRICOLA: ESERCIZIO (6 punti) Progettare un riconoscitore

Dettagli

SIMULAZIONE DELLA PROVA INTERMEDIA DEL CORSO DI CALCOLATORI ELETTRONICI

SIMULAZIONE DELLA PROVA INTERMEDIA DEL CORSO DI CALCOLATORI ELETTRONICI SIMULAZIONE DELLA PROVA INTERMEDIA DEL CORSO DI CALCOLATORI ELETTRONICI ESERCIZIO 1 (10 Punti) Si implementi una rete sequenziale la cui uscita valga Z=1 solo quando viene riconosciuta la sequenza in ingresso

Dettagli

SIMULAZIONE DELLA PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 21 Aprile 2015

SIMULAZIONE DELLA PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 21 Aprile 2015 SIMULAZIONE DELLA PRIMA PROVA INTERMEDIA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO 1 (7 punti) Disegnare il circuito

Dettagli

Esercizi S A 2.0 S B. =0.2; Metodo B: S B ii)

Esercizi S A 2.0 S B. =0.2; Metodo B: S B ii) Si usano ue metoi ifferenti per misurare il carico i rottura i un filo i acciaio e si fanno 0 misure per ognuno ei metoi. I risultati, espressi in tonnellate, sono i seguenti: Metoo :..5.7..6.5.6.4.6.9

Dettagli

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Capitolo 5 Linguaggio Assembly

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Capitolo 5 Linguaggio Assembly Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Capitolo 5 Linguaggio Assembly Richiami: v[i] e &v[i] v[i] è il valore dell elemento i nel vettore

Dettagli

ε = ε = x TFA A048. Matematica applicata Incontro del 16 aprile 2014, ore 17-19

ε = ε = x TFA A048. Matematica applicata Incontro del 16 aprile 2014, ore 17-19 TFA A048. Matematica applicata Incontro el 16 aprile 014, ore 17-19 Appunti i iattica ella matematica applicata all economia e alla finanza. Funzioni (i una variabile) utilizzate nello stuio ell Economia

Dettagli

Richiami: v[i] e &v[i] Organizzazione della memoria. Organizzazione della memoria. Esercitazione di Calcolatori Elettronici Ing. Gian Luca Marcialis

Richiami: v[i] e &v[i] Organizzazione della memoria. Organizzazione della memoria. Esercitazione di Calcolatori Elettronici Ing. Gian Luca Marcialis Esercitazione di Ing. Gian Luca Corso di Laurea in Ingegneria Elettronica Capitolo 5 Linguaggio Assembly Richiami: v[i] e &v[i] v[i] è il valore dell elemento i nel vettore v; &v[i] è il suo indirizzo.

Dettagli

Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 18 Febbraio Attenzione:

Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 18 Febbraio Attenzione: Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 18 Febbraio 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.

Dettagli

Istruzioni assembler Istruzione N Registri

Istruzioni assembler Istruzione N Registri Istruzioni assembler Istruzione N Registri Aritmetica add a, b, c a = b+c addi a, b, num a = b + sub a, b, c a = b - c mul a, b, c a = b*c div a, b, c a = b/c utilizzati Descrizione 3 Somma. Somma b e

Dettagli

Architetture dei Calcolatori

Architetture dei Calcolatori Architetture dei Calcolatori Lezione 11 -- 10/12/2011 Procedure Emiliano Casalicchio emiliano.casalicchio@uniroma2.it Fattoriale: risparmiamo sull uso dei registri q Rispetto alla soluzione precedente

Dettagli

Il linguaggio del calcolatore: linguaggio macchina e linguaggio assembly

Il linguaggio del calcolatore: linguaggio macchina e linguaggio assembly Il linguaggio del calcolatore: linguaggio macchina e linguaggio assembly Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin Richiamo sull

Dettagli

Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)

Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti) Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 14 febbraio 2013 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)

Dettagli

Nozioni elementari di calcolo differenziale e integrale

Nozioni elementari di calcolo differenziale e integrale Nozioni elementari i calcolo ifferenziale e integrale DIPARTIMENTO DI FISICA E INFN UNIVERSITÀ DEL SALENTO a.a. 013/014 L. Renna - Dipartimento i Fisica 1 Sommario 1 Funzioni... 3 Derivate... 4 3 Integrali...

Dettagli

Introduzione alle gerarchie di memoria

Introduzione alle gerarchie di memoria Introduzione alle gerarchie di memoria 1 Un ripasso Circuito sequenziale Segnale di clock Circuito sincrono Temporizzazione sensibile ai fronti Latch tipo S-R Latch tipo D Flip-flop tipo D Register file

Dettagli

Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini

Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità

Dettagli

1. Si effettui la divisione di 7/5 utilizzando un efficiente algoritmo e illustrando la corrispondente architettura hardware.

1. Si effettui la divisione di 7/5 utilizzando un efficiente algoritmo e illustrando la corrispondente architettura hardware. 1. Si effettui la divisione di 7/5 utilizzando un efficiente algoritmo e illustrando la corrispondente architettura hardware. 2. Spiegare i diversi tipi di indirizzamento usati dalle istruzioni del set

Dettagli

ESPERIENZE DI DIFFRAZIONE CON IL LASER

ESPERIENZE DI DIFFRAZIONE CON IL LASER ESPERIENZE DI DIFFRAZIONE CON IL LASER PERCORSO DIDATTICO CORSO DI PERFEZIONAMENTO PERCORSI DIDATTICI DI FISICA E MATEMATICA II DIPARTIMENTO DI FISICA UNIVERSITÀ DEGLI STUDI DI SIENA Σιλϖια Χασινι A.A.

Dettagli

Esercitazioni di Reti Logiche. Lezione 5

Esercitazioni di Reti Logiche. Lezione 5 Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti

Dettagli

Si considera un corpo solido a forma di parallelepipedo, di spessore d [m] e facce maggiori con superficie S [m 2 ], tale che sia T 1

Si considera un corpo solido a forma di parallelepipedo, di spessore d [m] e facce maggiori con superficie S [m 2 ], tale che sia T 1 I sistemi termici La resistenza termica Se ue corpi aventi temperature iverse vengono messi a contatto, si ha un passaggio i quantità i calore al corpo a temperatura maggiore verso quello a temperatura

Dettagli

Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori

Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto

Dettagli

ESERCIZI SVOLTI DI FLUIDODINAMICA Parte 3: Equazione di Bernoulli Versione 1.0

ESERCIZI SVOLTI DI FLUIDODINAMICA Parte 3: Equazione di Bernoulli Versione 1.0 Moulo i Elementi i Fluioinamica Corso i Laurea in Ingegneria ei Materiali/Meccanica AA 00/005 Ing Paola CINNELLA ESERCIZI SVOLTI I FLUIOINAMICA Parte 3: Equazione i Bernoulli Versione 10 Esercizio 1 Si

Dettagli

System Calls, Register Spilling

System Calls, Register Spilling System Calls, Register Spilling Ultimo aggiornamento: 8/4/2016 UNIVERSITÀ DEGLI STUDI DI MILANO nicola.basilico@unimi.it http://basilico.di.unimi.it/ Esercizio 3.1 Eseguire il seguente codice assembly

Dettagli

Compito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati

Compito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati Compito A Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati stato/input x=0 x=1 A B/0 A/0 B C/0 A/0 C B/0 D/1 D B/0 E/0 E B/0 D/1 Esercizio 2. (17 punti) Realizzare

Dettagli

Il set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini

Il set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano

Dettagli

Sommario. Indirizzamento della memoria cache. Indirizzamento della memoria cache. Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis

Sommario. Indirizzamento della memoria cache. Indirizzamento della memoria cache. Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Esercitazione 2 (Capitolo 3) Memoria Cache Memoria Disco Codice di Hamming Sommario Memoria

Dettagli

Esercitazioni di Reti Logiche

Esercitazioni di Reti Logiche Esercitazioni di Reti Logiche Sintesi di Reti Sequenziali Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Sintesi dei circuiti sequenziali

Dettagli

8 bit per la parola nel blocco 10 bit per l insieme (gruppo) nella cache 12 bit di etichetta. Esercizio 3 Memoria Cache

8 bit per la parola nel blocco 10 bit per l insieme (gruppo) nella cache 12 bit di etichetta. Esercizio 3 Memoria Cache Esercizio 3 Memoria Cache Prima parte - memoria di 1 Giga parole da 16 bit (indirizzata a livello di parola) - cache di 1 Mega parole da 16 bit (indirizzata a livello di parola) - ogni della cache contiene

Dettagli

Riassunto. Riassunto. Ciclo fetch&execute. Concetto di programma memorizzato. Istruzioni aritmetiche add, sub, mult, div

Riassunto. Riassunto. Ciclo fetch&execute. Concetto di programma memorizzato. Istruzioni aritmetiche add, sub, mult, div MIPS load/store word, con indirizzamento al byte aritmetica solo su registri Istruzioni Significato add $t1, $t2, $t3 $t1 = $t2 + $t3 sub $t1, $t2, $t3 $t1 = $t2 - $t3 mult $t1, $t2 Hi,Lo = $t1*$t2 div

Dettagli

6. Applicazione di curve di probabilità pluviometrica in ambito di verifica.

6. Applicazione di curve di probabilità pluviometrica in ambito di verifica. 6. Applicazione i curve i probabilità pluviometrica in ambito i verifica. Viene qui riportato un esempio i applicazione i curve i probabilità pluviometrica per la eterminazione el perioo i ritorno i un

Dettagli

Controlli Automatici

Controlli Automatici Controlli Automatici (Prof. Casella) II Prova in Itinere 3 Luglio 2014 TRACCIA DI SOLUZIONE Domana 1 Si consieri il sistema i controllo schematizzato in figura. Definire la funzione i sensitività, illustrano

Dettagli

Gomma - Resina acetalica Resina poliestere. MAD-UMAD-M Poliuretano Tenuta su pistone e stelo 8. CSC Poliuretano Tenuta su stelo 29

Gomma - Resina acetalica Resina poliestere. MAD-UMAD-M Poliuretano Tenuta su pistone e stelo 8. CSC Poliuretano Tenuta su stelo 29 Guarnizioni i tenuta per movimenti alternativi Profilo Riferimento Materiale Applicazione Pagina EP Poliuretano + cariche lubrificanti Tenuta su pistone 2 ASR-BA Poliuretano + cariche lubrificanti Tenuta

Dettagli

Reti sequenziali. Nord

Reti sequenziali. Nord Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella

Dettagli

Istruzioni macchina. Dove sono gli operandi? Ciclo della CPU. Elementi di un istruzione macchina. Rappresentazione delle istruzioni

Istruzioni macchina. Dove sono gli operandi? Ciclo della CPU. Elementi di un istruzione macchina. Rappresentazione delle istruzioni Istruzioni macchina Linguaggio macchina Insieme delle istruzioni (instruction set) che la CPU puo eseguire Capitolo 10 1 2 Elementi di un istruzione macchina Codice operativo Specifica l operazione da

Dettagli

Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone

Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero

Dettagli

è definito in tutto il dielettrico e dipende dalla sola carica libera

è definito in tutto il dielettrico e dipende dalla sola carica libera Dielettrici I. Un conensatore a facce piane e parallele, i superficie S e istanza fra le armature, h, viene parzialmente riempito con un ielettrico lineare omogeneo i costante ielettrica.e spessore s Il

Dettagli

Esercizio 1. Progettare la PO a partire dal microprogramma eseguibile e successivamente:

Esercizio 1. Progettare la PO a partire dal microprogramma eseguibile e successivamente: Architettura degli Elaboratori Prima prova di verifica intermedia - A.A. 2014-2015 Riportare Nome, Cognome, Numero di matricola e Corso di appartenenza su tutti i fogli consegnati. I risultati saranno

Dettagli

Perché il giorno ha 24 ore, l'ora è di 60 minuti e il minuto di 60 secondi?

Perché il giorno ha 24 ore, l'ora è di 60 minuti e il minuto di 60 secondi? Le misure sessagesimali. A) Le unità i misura el tempo. Perché il giorno ha 24 ore, l'ora è i 60 minuti e il minuto i 60 seconi? Il sistema i misurazione el tempo, assieme a quello ell'ampiezza egli angoli,

Dettagli

Lecture 2: Prime Istruzioni

Lecture 2: Prime Istruzioni [http://www.di.univaq.it/muccini/labarch] Modulo di Laboratorio di Architettura degli Elaboratori Corso di Architettura degli Elaboratori con Laboratorio Docente: H. Muccini Lecture 2: Prime Istruzioni

Dettagli

Esercizi Logica Digitale,Circuiti e Bus

Esercizi Logica Digitale,Circuiti e Bus Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:

Dettagli

Sezione 5. Mezzi trasmissivi e sistemi

Sezione 5. Mezzi trasmissivi e sistemi sercitazioni i sistemi i comunicazione 9/ ezione 5 5. i consieri la trasmissione i canali teleonici CM canale vieo coiicato a Mbit/s. er trasmettere i ati si impiega una multiplazione M su un ponte raio

Dettagli

Lezione 20. Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly

Lezione 20. Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly Architettura degli Elaboratori Lezione 20 Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly Prof. F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano

Dettagli

1 EQUAZIONI DI MAXWELL

1 EQUAZIONI DI MAXWELL 1 EQUAZIONI DI MAXWELL Il campo elettromagnetico è un campo i forze. Può essere utile utilizzare una efinizione oparativa i campo: iciamo che in unazona ello spazio è presente un campo seèutile associare

Dettagli

static dynamic random access memory

static dynamic random access memory LA MEMORIA SRAM e D R A M static dynamic random access memory SRAM: unità che memorizza un gran numero di parole in un insieme di flip-flop, opportunamente connessi, mediante un sistema di indirizzamento

Dettagli

Elaborazione dell informazione

Elaborazione dell informazione Elaborazione dell informazione Primo esempio Ricominciamo dai numeri (45 + 25) è definita rigorosamente Un primo calcolatore (a) Figura 1.1 Configurazione del pallottoliere (a) prima e (b) dopo l esecuzione

Dettagli

Laboratorio di Architettura degli Elaboratori

Laboratorio di Architettura degli Elaboratori Laboratorio di Architettura degli Elaboratori Dott. Massimo Tivoli Set di istruzioni del MIPS32: istruzioni aritmetiche e di trasferimento Istruzioni (Alcune) Categorie di istruzioni in MIPS Istruzioni

Dettagli

Le etichette nei programmi. Istruzioni di branch: beq. Istruzioni di branch: bne. Istruzioni di jump: j

Le etichette nei programmi. Istruzioni di branch: beq. Istruzioni di branch: bne. Istruzioni di jump: j L insieme delle istruzioni (2) Architetture dei Calcolatori (lettere A-I) Istruzioni per operazioni logiche: shift Shift (traslazione) dei bit di una parola a destra o sinistra sll (shift left logical):

Dettagli

Il Linguaggio Assembly: Gestione della memoria e controllo

Il Linguaggio Assembly: Gestione della memoria e controllo Il Linguaggio Assembly: Gestione della memoria e controllo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/42 Sommario L organizzazione

Dettagli

L'equazione di continuità

L'equazione di continuità L'equazione i continuità Una prima imostrazione. Consieriamo il volume occupato a una istribuzione i cariche ρ (t, x). È possibile esprimere la proprietà i conservazione ella carica nel seguente moo t

Dettagli

CALCOLO IMMEDIATO DEI GIUNTI DI BASE DI PILASTRI DI LEGNO

CALCOLO IMMEDIATO DEI GIUNTI DI BASE DI PILASTRI DI LEGNO Giuseppe Stagnitto Erica Barzoni CALCOLO IMMEDIATO DEI GIUNTI DI BASE DI PILASTRI DI LEGNO Utilizzo i iagramma aimensionale universale 1. Ipotesi el calcolo. Calcolo analitico iretto. Esempi i calcolo

Dettagli

Blocchi di più parole

Blocchi di più parole Blocchi di più parole Per trarre vantaggio dalla località spaziale non conviene avere blocchi di una sola parola ma blocchi di più parole che occupano nella memoria principale posizioni vicine. Esempio:

Dettagli

Calcolatori Elettronici A a.a. 2008/2009

Calcolatori Elettronici A a.a. 2008/2009 Calcolatori Elettronici A a.a. 2008/2009 Instruction Set Architecture: nozioni generali Massimiliano Giacomin 1 DOVE CI TROVIAMO Livello del linguaggio specializzato Traduzione (compilatore) o interpretazione

Dettagli

Programmazione Assembly per 8088: Esercizi svolti

Programmazione Assembly per 8088: Esercizi svolti Programmazione Assembly per 8088: Esercizi svolti Marco Di Felice 13 dicembre 2006 1 Esercizio 1 (esercizio 1 del Tanenbaum, Appendice C) TESTO. Dopo l esecuzione dell istruzione MOV AX, 702 qual è il

Dettagli

U"lizzo della memoria (Indirizzamento, le2ura, scri2ura) Dire8ve Assembler in SPIM

Ulizzo della memoria (Indirizzamento, le2ura, scri2ura) Dire8ve Assembler in SPIM U"lizzo della memoria (Indirizzamento, le2ura, scri2ura) Dire8ve Assembler in SPIM nicola.basilico@unimi.it http://homes.di.unimi.it/basilico/teaching/ Organizzazione della memoria Cosa con"ene la memoria?

Dettagli

Fisica II. 14 Esercitazioni

Fisica II. 14 Esercitazioni Esercizi svolti Esercizio 141 La lunghezza 'ona in aria ella luce gialla el soio è λ 0 = 589nm eterminare: a) la sua frequenza f; b) la sua lunghezza 'ona λ in un vetro il cui inice i rifrazione è n =

Dettagli

Università degli Studi di Padova Dipartimento di Matematica. - Corso di Laurea in Informatica

Università degli Studi di Padova Dipartimento di Matematica. - Corso di Laurea in Informatica Università degli Studi di Padova Dipartimento di Matematica. - Corso di Laurea in Informatica Regole dell'esame Il presente esame scritto deve essere svolto in forma individuale in un tempo massimo di

Dettagli

PRESTAZIONI. senza e con memoria cache

PRESTAZIONI. senza e con memoria cache PRESTAZIONI del processore MIPS pipeline senza e con memoria cache Prestazioni del processore GENERICO (P&H pp 29 31) Definizioni dei parametri di prestazione fondamentali del processore: sia P una prova,

Dettagli

Linguaggi, compilatori e interpreti

Linguaggi, compilatori e interpreti Linguaggi, compilatori e interpreti 1 Il codice macchina Ciascun calcolatore ha un ampio insieme di istruzioni che è in grado di eseguire. Le istruzioni vengono rappresentate mediante sequenze di bit 001000100011

Dettagli

Architettura dei calcolatori e sistemi operativi. Sottoprogrammi e MIPS. Espressioni algebriche. Capitolo 2 P&H

Architettura dei calcolatori e sistemi operativi. Sottoprogrammi e MIPS. Espressioni algebriche. Capitolo 2 P&H Architettura dei calcolatori e sistemi operativi Sottoprogrammi e MIPS Espressioni algebriche Capitolo 2 P&H Sottoprogrammi Modello di chiamata Area di attivazione Calcolare un espressione algebrica 2

Dettagli

Richiami sull architettura del processore MIPS a 32 bit

Richiami sull architettura del processore MIPS a 32 bit Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini Caratteristiche principali dell architettura del processore MIPS E un architettura RISC

Dettagli

RETTA, SEMIRETTA E SEGMENTO

RETTA, SEMIRETTA E SEGMENTO RETT, SEMIRETT E SEGMENTO La RETT viene definita come un insieme infinito di punti allineati secondo una stessa direzione : r le parti tratteggiate stanno proprio ad indicare che essa si estende all'infinito:

Dettagli

SIA DATO UN SOLENOIDE RETTILINEO DI LUNGHEZZA d, RAGGIO R e COSTITUITO DA N SPIRE.

SIA DATO UN SOLENOIDE RETTILINEO DI LUNGHEZZA d, RAGGIO R e COSTITUITO DA N SPIRE. POBLEMA 11 SIA DATO UN SOLENOIDE ETTILINEO DI LUNGHEZZA, AGGIO e COSTITUITO DA N SPIE. A) DETEMINAE IL CAMPO MAGNETICO PODOTTO LUNGO L ASSE DEL SOLENOIDE. Un solenoie rettilineo è costituito a un filo

Dettagli

OSCILLAZIONI TORSIONALI

OSCILLAZIONI TORSIONALI OSCILLAZIONI TORSIONALI Introuzione Come è noto, per un corpo i imensione estesa vincolato a ruotare attorno a un asse (volano), vale la seguente relazione tra l'accelerazione angolare e il momento ella

Dettagli

Lezione 2 Chiamate di procedura e risposta alle interruzioni

Lezione 2 Chiamate di procedura e risposta alle interruzioni Modulo 1 U.D. 1 Lez. 2 Lezione 2 Chiamate di procedura e risposta alle interruzioni Sistemi Operativi I Modulo 1 - Architettura del Calcolatore Unità didattica 1 - Architettura e funzionamento dei sistemi

Dettagli

Laboratorio di Architettura lezione 5. Massimo Marchiori W3C/MIT/UNIVE

Laboratorio di Architettura lezione 5. Massimo Marchiori W3C/MIT/UNIVE Laboratorio di Architettura lezione 5 Massimo Marchiori W3C/MIT/UNIVE Da Alto a Basso livello: compilazione Come si passa da un linguaggio di alto livello a uno di basso livello? Cioe a dire, come lavora

Dettagli

Reti Logiche Appello del 1 marzo 2011

Reti Logiche Appello del 1 marzo 2011 Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi prof.ssa Cristiana Bolchini Esercizio n. 1 Si consideri la macchina sequenziale sincrona a

Dettagli

2. Canali radio, propagazione per canali a banda larga/stretta.

2. Canali radio, propagazione per canali a banda larga/stretta. istemi i raiocomunicazione: esercitazioni.. Canali raio, propagazione per canali a bana larga/stretta.. Definizione i bana i coerenza e tempo i coerenza Bana i coerenza B C : Misura statistica ell intervallo

Dettagli

Sommario Introduzione al linguaggio Assembly. Calcolatori Elettronici Prof. Gian Luca Marcialis. Le operazioni fondamentali

Sommario Introduzione al linguaggio Assembly. Calcolatori Elettronici Prof. Gian Luca Marcialis. Le operazioni fondamentali Prof. Gian Luca Marcialis Corso di Laurea di Ingegneria Elettronica Capitolo 5 Linguaggio Assembly Fonti principali: Patterson, A.D., Hennessy, J., "Struttura, organizzazione e progetto dei calcolatori

Dettagli

RIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA

RIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA RIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA Il numero degli stati di un automa può risultare elevato, perché l insieme stesso degli stati può essere ridondante, in quanto vi possono essere più stati che

Dettagli

Quinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine.

Quinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine. Quinto Homework 1) Si vuole progettare una cache a mappatura diretta per un sistema a 32 bit per una memoria da 2 GB (quindi sono solo 31 i bit utili per gli indirizzi) e blocchi di 64 byte. Rispondere

Dettagli

Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali

Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti

Dettagli

Soluzione Esercizio 1

Soluzione Esercizio 1 Esercizio 1 Si consideri una notazione binaria in virgola mobile a 16 bit, detta ALFA, di cui (nell ordine da sinistra a destra) si usa 1 bit per il segno (0=positivo), 6 bit per l esponente, che è rappresentato

Dettagli

Esercitazione su Instruction Level Parallelism

Esercitazione su Instruction Level Parallelism Esercitazione su Instruction Level Parallelism Salvatore Orlando Arch. Elab. - S. Orlando 1 Pipeline con e senza forwarding Si considerino due processori MIPS (processore A e B) entrambi con pipeline a

Dettagli

Il linguaggio di programmazione Python

Il linguaggio di programmazione Python Università Roma Tre Dipartimento di Matematica e Fisica Percorso Abilitante Speciale Classe A048 Matematica Applicata Corso di Informatica Il linguaggio di programmazione Python Marco Liverani (liverani@mat.uniroma3.it)

Dettagli

QUADRILATERO DI AREA MASSIMA ASSEGNATI I LATI

QUADRILATERO DI AREA MASSIMA ASSEGNATI I LATI 1 QUADRILATERO DI AREA MASSIMA ASSEGNATI I LATI Margherita Moretti (3D P.N.I.) Viviana Scoca (3D P.N.I.) Simone Moretti (3H P.N.I.) Abstract Si affronta il problema ella eterminazione el quarilatero i

Dettagli

Università degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri

Università degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri di assino e del Lazio Meridionale orso di alcolatori Elettronici Elementi di memoria e Registri Anno Accademico Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario

Dettagli

Esercizi sulla memoria cache - Informatica 2 - L. Breveglieri 1

Esercizi sulla memoria cache - Informatica 2 - L. Breveglieri 1 Esercizio 1 Sia data una memoria cache di tipo a indirizzamento diretto (direct-mapped), con blocchi di dimensioni pari a una sola parola per blocco, e contenente. La parola è lunga 16 bit, e la memoria

Dettagli

x y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario

x y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario Esercitazione di Calcolatori Elettronici Prof. Gian Luca Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali

Dettagli

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 1 (Capitolo 2) Reti Logiche Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie

Dettagli

NOTE SUI CONVERTITORI D/A e A/D

NOTE SUI CONVERTITORI D/A e A/D OTE SUI COETITOI D/A e A/D A.A. 15-16 Massimo Piotto ote sui convertitori D/A e A/D 1 Il convertitore igitale-analogico Un convertitore igitale-analogico (D/A o DAC a Digital-to-Analog Converter) a bit

Dettagli

Guarnizioni di tenuta per movimenti alternativi. Listino prezzi Nr. 01/2010

Guarnizioni di tenuta per movimenti alternativi. Listino prezzi Nr. 01/2010 Guarnizioni i tenuta per movimenti alternativi istino prezzi Nr. 01/2010 Inice Profilo Riferimento Materiale Applicazione Pagina GPUM Gomma Tenuta su pistone e stelo 2 GPM Gomma Tenuta su pistone e stelo

Dettagli

Architettura di una CPU

Architettura di una CPU Massimo VIOLANTE Politecnico di Torino Dipartimento di Automatica e Informatica Sommario Organizzazione di un processore Linguaggio macchina Modi di indirizzamento Tipi di istruzioni 2 M. Violante 1.1

Dettagli

Linguaggio Assembly e linguaggio macchina

Linguaggio Assembly e linguaggio macchina Architettura degli Elaboratori e delle Reti Lezione 11 Linguaggio Assembly e linguaggio macchina Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano

Dettagli

FONDAMENTI DI INFORMATICA. Prof. PIER LUCA MONTESSORO. Facoltà di Ingegneria Università degli Studi di Udine. Reti logiche

FONDAMENTI DI INFORMATICA. Prof. PIER LUCA MONTESSORO. Facoltà di Ingegneria Università degli Studi di Udine. Reti logiche FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Reti logiche 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1 Nota di

Dettagli

Corso di Architettura (Prof. Scarano) 09/04/2002

Corso di Architettura (Prof. Scarano) 09/04/2002 Corso di Architettura (Prof. Scarano) 09/0/2002 Un quadro della situazione Lezione 15 Il Set di Istruzioni (1) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno

Dettagli

Pulegge trapezoidali SIT

Pulegge trapezoidali SIT Pulegge trapezoiali SIT Descrizione Sul mercato esistono varie tipologie i cinghie trapezoiali, fra i esse, quelle più iffuse sono: le strette SP - SPA - SPB - SPC (ISO 4184 - DIN 7753), le classiche -

Dettagli

GESTIONE DELLA MEMORIA CENTRALE 6.1 D. - UNICAL

GESTIONE DELLA MEMORIA CENTRALE 6.1 D. - UNICAL GESTIONE DELLA MEMORIA CENTRALE 6.1 Gestione della Memoria Background Spazio di indirizzi Swapping Allocazione Contigua Paginazione 6.2 Background Per essere eseguito un programma deve trovarsi (almeno

Dettagli

1. Che cos è un sistema multiprogrammato? Si può realizzare la multiprogrammazione

1. Che cos è un sistema multiprogrammato? Si può realizzare la multiprogrammazione 1. Che cos è un sistema multiprogrammato? Si può realizzare la multiprogrammazione su un sistema con una sola CPU? 2. Qual è la differenza tra un interruzione e una trap? Si faccia qualche esempio. 1.

Dettagli

Dalla tabella alla funzione canonica

Dalla tabella alla funzione canonica Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili

Dettagli

COMPITO A Esercizio 1 (13 punti) Dato il seguente automa:

COMPITO A Esercizio 1 (13 punti) Dato il seguente automa: COMPITO A Esercizio 1 (13 punti) Dato il seguente automa: 1/0 q8 1/0 q3 q1 1/0 q4 1/0 q7 1/1 q2 1/1 q6 1/1 1/1 q5 - minimizzare l automa usando la tabella triangolare - disegnare l automa minimo - progettare

Dettagli

Introduzione alle memorie cache. Cristina Silvano, 06/01/2013 versione 2 1

Introduzione alle memorie cache. Cristina Silvano, 06/01/2013 versione 2 1 Introduzione alle memorie cache Corso ACSO prof. Cristina SILVANO Politecnico di Milano Cristina Silvano, 06/01/2013 versione 2 1 Obiettivo Sommario Livelli della gerarchia di memoria Memoria cache: concetti

Dettagli

Linguaggio Macchina. Linguaggio Macchina. Linguaggio Macchina. Linguaggio Macchina ADD A,B ISTRUZIONE SUCCESSIVA

Linguaggio Macchina. Linguaggio Macchina. Linguaggio Macchina. Linguaggio Macchina ADD A,B ISTRUZIONE SUCCESSIVA Lezione n.11 n.11 Lezione n. 11 ARCHITETTURA INTERNA ARCHITETTURA ESTERNA CODICE MACCHINA MODI DI INDIRIZZAMENTO ARCHITETTURE A PIU' INDIRIZZI In questa lezione verranno introdotti i concetti di base relativi

Dettagli

Processore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)

Processore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa) Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo

Dettagli

Architettura di un calcolatore e linguaggio macchina. Primo modulo Tecniche della programmazione

Architettura di un calcolatore e linguaggio macchina. Primo modulo Tecniche della programmazione Architettura di un calcolatore e linguaggio macchina Primo modulo Tecniche della programmazione CPU Central Processing Unit, processore Unita logica/aritmetica: elaborazione dati Unita di controllo: coordina

Dettagli

CLASSE III A I.T.I. (ABACUS) SISTEMI DI ELABORAZIONE E TRASMISSIONE DEI DATI VERIFICA DI RECUPERO

CLASSE III A I.T.I. (ABACUS) SISTEMI DI ELABORAZIONE E TRASMISSIONE DEI DATI VERIFICA DI RECUPERO CLASSE III A I.T.I. (ABACUS) SISTEMI DI ELABORAZIONE E TRASMISSIONE DEI DATI VERIFICA DI RECUPERO 1 Domanda [1 punto] Dato il formato in virgola mobile su 32 bit così definito (precisione singola): o 1

Dettagli

1 Progettare e verificare la trave di colmo con sezione presunta di mm2, che viene appoggiata sui pilastri prolungati

1 Progettare e verificare la trave di colmo con sezione presunta di mm2, che viene appoggiata sui pilastri prolungati 4 Il legno 4. Elementi strutturali e strutture in legno ESERCIZI SVOLTI 4.. Coperture Progettare e verificare la trave i colmo con sezione presunta i 0 0 mm, che viene appoggiata sui pilastri prolungati

Dettagli

Elementi base per la realizzazione dell unità di calcolo

Elementi base per la realizzazione dell unità di calcolo Elementi base per la realizzazione dell unità di calcolo Memoria istruzioni elemento di stato dove le istruzioni vengono memorizzate e recuperate tramite un indirizzo. ind. istruzione Memoria istruzioni

Dettagli

Capitolo 7: Input/Output. Es.1 - Bus sincrono. Es.1 - Risposta (a)

Capitolo 7: Input/Output. Es.1 - Bus sincrono. Es.1 - Risposta (a) Esercitazione di Calcolatori Elettronici Ing. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Capitolo 7: Input/Output Capitolo 7 Input/Output Esercizi sul BUS: 1. Bus sincrono 2. Arbitraggio

Dettagli