SIMULAZIONE DELLA PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 21 Aprile 2015
|
|
- Guido Antonella
- 7 anni fa
- Visualizzazioni
Transcript
1 SIMULAZIONE DELLA PRIMA PROVA INTERMEDIA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO 1 (7 punti) Disegnare il circuito completo della rete sequenziale associata al seguente grafo degli stati, utilizzando flip flop JK per la memorizzazione dei bit di stato: ESERCIZIO 2 (8 punti) Si consideri una memoria primaria costituita da 512 B e una memoria cache costituita da 16 B, con blocchi di 4 B. E possibile indirizzare il singolo byte. 1. (2 punti) Spiegare, precisando il significato e la funzione dei diversi campi, come vengono interpretati gli indirizzi logici per recuperare l informazione contenuta nella cache nel caso di indirizzamento diretto ed indirizzamento associativo su insiemi a due vie. 2. (3 punti) Supponendo la cache inizialmente vuota, si considerino le chiamate ai seguenti indirizzi (espressi in decimale): da 0 a 15, da 40 a 55 in questo ordine, per dieci volte consecutive. Si indichi il contenuto della cache, ovvero quali byte occupano le linee di cache, dopo l ultima chiamata, utilizzando i due metodi di indirizzamento al punto (1 punto) Si calcoli l hit ratio di cache sulla base delle chiamate al punto precedente per entrambi i metodi. 4. (2 punti) Si consideri infine una gerarchia di memoria a due livelli costituita da cache e primaria. Se il tempo medio di accesso non deve essere superiore a 10 nsec, e il tempo di accesso in cache è pari a 2 nsec mentre quello in primaria è pari a 20 nsec, quale dei due metodi di indirizzamento ai punti precedenti soddisfa le specifiche? Esprimere tutti i tempi in nanosecondi. ESERCIZIO 3 (6 punti) Si consideri ora un disco caratterizzato dai seguenti parametri: velocità 5600 rpm, 128 tracce, 64 settori per traccia, 64 KB per settore, tempo di posizionamento dalla traccia 0 alla traccia 127 pari a 127 msec. (a) (4 punti) Calcolare il tempo medio di lettura di un blocco di 4 MB ipotizzando che i settori siano disposti su tracce diverse distanti mediamente 3 tracce, che la testina all istante iniziale si trovi nella traccia 0 e che il primo settore del blocco sia localizzato in un punto qualunque della traccia 127. (b) (2 punti) Ipotizzando di deframmentare il disco, di quale percentuale si ridurrebbe il tempo di lettura? ESERCIZIO 4 (6 punti) I trasferimenti di parole a/dalla memoria di un calcolatore sono codificati utilizzando il codice di Hamming. 1. (3 punti) Codificare la stringa (il bit meno significativo è a sinistra), secondo il codice di Hamming, motivando ogni passaggio intermedio. Scrivere la stringa codificata. 2. (3 punti) Supporre che in ricezione si ottenga il codice di errore Descrivere e spiegare nel dettaglio come si arriva ad ottenere tale configurazione. ESERCIZIO 5 (6 punti) Si consideri un architettura basata su accumulatore, con 16 bit disponibili per ogni istruzione, da ripartire nei campi codice operativo ed operando. 1) (3 punti) Decidere quanti bit riservare a ciascuno dei campi suddetti nell ipotesi di progettare un set costituito dalle seguenti istruzioni: LOAD X (ACC M[X]), STORE X (ACC M[X]), ADD X (ACC ACC + M[X]), DIV X (ACC ACC / M[X]), SUB X (ACC ACC M[X]), MUL X (ACC ACC * M[X]). Si ipotizzi inoltre di dover implementare le varianti commutative delle istruzioni SUB e DIV. Nella semantica tra parentesi si interpreti M[X] come il contenuto dell indirizzo X. 2) (3 punti) Indicare quante parole si possono indirizzare in memoria in funzione del numero di bit associati al campo operando nel punto precedente, nonché il metodo di indirizzamento impiegato. 3) (4 punti) Osservando lo stato della memoria indicato dalla figura a destra, scrivere la sequenza di istruzioni che realizza l operazione: M[250] M[100] + M[300] / M[400] Si dia precedenza alla divisione, e si indichi ad ogni passaggio il contenuto dell accumulatore. Indicare quale sarà il contenuto finale all indirizzo 250.
2 Soluzione degli esercizi. ESERCIZIO 1 Dal diagramma degli stati possiamo ricavare la tabella di flusso: Stato successivo/uscita Stato presente X=0 X=1 S0 S1/1 S2/1 S1 S3/0 S2/1 S2 S1/1 S3/0 S3 S3/0 S0/0 Poiché gli stati sono 4 saranno sufficienti 2 bit per la memorizzazione dello stato, saranno questi i bit A e B. Seguendo l ordine naturale degli stati questi saranno codificati come: A B S0 = 0 0 S1 = 0 1 S2 = 1 0 S3 = 1 1 Souendo alla rappresentazione simbolica degli stati della tabella di flusso la rappresentazione binaria come da tabella precedente otterremmo la tabella delle transizioni: Stato successivo/uscita Stato presente X=0 X= /1 10/ /0 10/ /1 11/ /0 00/0 A questo punto possiamo costruire la tabella di verità utilizzando i FF-JK di cui conosciamo la tabella di eccitazione: Q(t) Q(t') J K d d 1 0 d d 0 La tabella di verità sarà dunque: A B X A JA KA B JB KB Z d 1 1 d d 0 0 d d 1 d d 0 d d d d d d 0 1 d d 1 0 d 1 0
3 Semplificando con le mappe le espressioni delle rete logiche per la transizione dello stato saranno: L espressione dell uscita Z è invece data da: Quindi il circuito completo della rete sequenziale sarà:
4 ESERCIZIO 2 (16 punti) 1. Essendo la memoria primaria costituita da 512 B = 2 9 B, l indirizzamento è a 9 bit. Di questi, i due meno significativi compongono l offset (i blocchi sono di quattro parole). Il numero di linee di cache è invece 4 (16 B/4 B), per cui il cache index è formato da 2 bit. I restanti 5 costituiscono il TAG. Nel metodo set associativo a due vie un bit di index è sufficiente per indirizzare i set. Si ottiene dunque un TAG di 6 bit. 2. Per verificare come i blocchi sono assegnati alle linee di cache ed indicare lo stato finale della cache, bisogna innanzi tutto vedere quali sono i valori di index nei due casi di indirizzamnento. Cominciamo dal metodo diretto. La prima parola chiamata ha indirizzo 0. Dividendo per la dimensione dei blocchi si ha: 0/4=0 con resto 0. L index si calcola con l ulteriore divisione 0/4 che da resto 0. Si ottiene dunque che la parola 0 è la prima parola di un blocco di quattro parole (dalla 0 alla 3) che verranno tutte memorizzate nella linea 0 di cache. Quando devo caricare la parola all indirizzo 1 della memoria principale, questa sarò già contenuta nella cache in quanto caricata precedentemente. Avrò quindi il primo Hit. La stessa cosa accade quando dovrò elaborare le parole contenute nell indirizzo 2 e 3. Quando arriva la richiesta 4, questa non è più contenuta nella cache, si verifica una Miss, e dovrò caricarla dalla memoria principale. L indirizzo 4 fa parte del blocco 1 che va dall indirizzo 4 all indirizzo 7. Per calcolare in quale linea di cache andrà scritto il blocco 1 dovrò dividere 1/4 = 0 con resto 1. Il blocco occuperà verrà scritto nella linea 1 della cache. Le chiamate all indirizzo 5, 6 e 7 saranno Hit in quanto sono già caricate in cache. Alla richiesta 8 ci sarà di nuovo una miss. L indirizzo 8 fa parte del blocco 2. 2/4 = 0 con il resto di 2 e quindi tutto il blocco sarà scritto sull ancora libera linea 2 della cache. Alla richiesta degli indirizzi 9, 10 e 11avrò tre Hit. La richiesta dell indirizzo 12 generà una nuova miss, in quanto non è presente nella cache. 12/4 = 3, quindi sarà la prima parola del blocco 3 che va dall indirizzo 12 al 15. Tutto il blocco verrà caricato in cache alla linea 3 poiché 3/4 = 0 con resto di 3. A questo punto la cache sarà piena e si troverà nello stato qui soto rappresentato: DIRETTO Index di linea Ora deve arrivare la prima richiesta della parola all indirizzo 40 della memoria primaria. Poiché non è già presente nella cache dovrò caricarla dalla memoria primaria. 40/4 = 10 con resto di 0 quindi tale parola sarà la prima parola del blocco 10 che va dall indirizzo 40 al 43. Poiché 10/4 = 2 con resto di 2 tale blocco si andrà a sovrascrivere nella linea 2 della cache sovrascrivendo il blocco 2 che andava dall indirizzo 8 all 11. Le chiamate 41,42 e 43 saranno tre Hit. La chiamata 44 genera una miss e il blocco 44/4 = 11 dovrà essere caricato in cache nella linea 3 in quanto 11/4 = 2 con resto di 3. Verrà quindi sovrascritto il blocco 3 precedentemente caricato. Le tre chiamate successive saranno 3 hit. La seguente chiamata è alla parola di indirizzo /4 = 12 con resto 0, quindi tale parola sarà la prima del blocco 12 che va dall indirizzo 48 al 51. Poiché 12/4 = 3 con resto 0, l intero blocco sarà caricato in cache nella linea 0. Le chiamate successive, 49, 50 e 51 saranno 3 Hit. Quando all elaboratore servirà la parola all indirizzo di memoria 52 questa genera una miss in quanto la parola non è presente il cache. 52/4 = 13, e 13/4 = 3 con resto 1, quindi il blocco di parole degli indirizzi 52 al 55 (il blocco 13) sarà caricato in cache nella linea 1. Le ultime chiamate del primo di 10 cicli, quindi le chiamate agli indirizzi 53, 54 e 55 saranno 3 hit. Ora abbiamo concluso il primo dei 10 cicli di chiamate richieste dall elaboratore. Non è necessario ripetere altre 9 volte le chiamate in quanto ad ogni ciclo si ripeterà esattamente la stessa situazione. Lo stato finale della cache, per il metodo diretto, sarà dunque: DIRETTO Index di linea
5 L Hit Ratio del metodo diretto sarà 0,75 in quanto per ogni blocco di parole chiamato, la prima parola genera una miss mentre le tre restanti chiamate saranno chiamate a parole contigue dello stesso blocco caricato, avrò sempre una miss e tre Hit. Hcdiretto = 3 / 4 = 0,75 Per quanto riguarda il metodo set associativo a due vie, il procedimento inizia calcolando la divisione 0/4 = 0 con resto 0. L ulteriore divisione è 0/2 = 0 con resto 0. Quindi questa parola, e tutto il resto del blocco (parole 0-3) viene allocato nella prima linea libera dell insieme 0. Le chiamate 1, 2 e 3 saranno dunque tre hit. Il secondo gruppo di quattro parole, dalla 4 alla 7, viene invece allocato nella prima linea libera dell insieme 1. Infatti 4/4 = 1 e 1/2 = 0 con resto 1. Le chiamate 5, 6 e 7 saranno dunque 3 hit. Quando arriva la chiamata alla parola 8 ci sarà una miss e dovrò caricare in cache il blocco 2. 2/2 = 1 con resto 0, quindi il blocco verrà allocato sul set 0 nella prima linea libera. Il set 0 avrà la prima linea occupata dal blocco 0 mentre la seconda linea è ancora vuota. A questo punto il blocco 2 verrà allocato nella seconda riga del set 0 della cache. Le chiamate 9, 10 e 11 generano tre hit. Alla chiamata 12 ci sarà una nuova miss. Il blocco 3 (12/4 = 3) dovrà essere allocato in cache. 3/2 = 1 con resto 1, dunque l intero blocco verrà allocato sulla seconda linea del set 1 della cache, in quanto la prima riga è già occupata dal blocco 1. A questo punto la cache è piena e si troverà nella seguente situazione: SET ASSOCIATIVO Index di set Il secondo nucleo di chiamate inizia con la parola /4=10 con resto 0. Per calcolare il set index: 10/2 = 5 con resto 0. Anch essa, assieme alle parole componenti il blocco, vengono memorizzate nel set 0, ma l intero set è occupato. Indipendentemente dalla politica di sostituzione, LRU, FIFO etc la linea da sostituire sarà la prima riga del set 0. Infatti questa è sia la prima caricata che quella usata da più tempo. La prima riga del set 0 sarà quindi sovrascritto con le parole contenute nel blocco 10, quelle che vanno dall indirizzo 40 all indirizzo 43 della memoria. Le chiamate 41, 42 e 43 saranno così 3 hit in quanto appena caricate in cache. Alla chiamata 44 l intero blocco 11 (44/4 = 11 con resto 0, quindi il blocco andrà dal 44 al 47) sarà allocato in cache nel set 1 in quanto 11/2 = 5 con resto 1. Come nel caso precedente, quale che sia la politica di rimpiazzamento adottato, il blocco sovrascritto sarà quello della prima linea. Le chiamate 45, 46 e 47 saranno 3 hit. Chiamata 48: blocco 12 (48-51); set index = 0 (12/2 = 6 con resto 0). L intero blocco andrà a sostituire il blocco contenuto nella seconda riga del set 0, in quanto il blocco contenuto nella prima riga è stato allocato poche chiamate fa. Le chiamate 49, 50 e 51 generano 3 hit. Alla chiamata 52 si chiude il primo dei 10 cicli di allocamenti della cache, in quanto il blocco 13 (52-55) verrà caricato in cache nell insieme 1 ed precisamente nella seconda riga. Le tre chiamate successive, 53, 54 e 55 generano 3 hit. Orà dovrei riniziare da capo il ciclo di chiamate ma si può osservare che lo stato di chiamate dopo 10 cicli sarà identico a quello dopo un solo ciclo ed esattamente la cache si troverà nella seguente situazione: SET ASSOCIATIVO Index di set L hit ratio nel metodo associativo a 2 vie sarà identico a quello diretto, in quanto cambia solo la riga in cui i blocchi si posizioneranno nella cache ma avremmo sempre 1 miss e 3 hit ogni 4 chiamate, quindi Hcass2v = 3 / 4 = 0,75
6 Il tempo medio di accesso si calcola con la formula: ( ) I due metodi hanno lo stesso hit ratio e sostituendo i valori di dell esercizio e considerando i dati del problema si ha: trovati nel precedente punto ( ) Il metodo di indirizzamento come abbiamo visto è in questo caso ininfluente ed entrambi soddisfana la specifica di un tempo di accesso medio inferiore od uguale a 10 ns. ESERCIZIO 3 a) Il blocco da leggere occupa 4 MB = 2 2 *2 10 KB = 2 12 KB che richiedono 64 settori. Leggere i settori di un blocco simile richiede dunque un tempo di rotazione, pari a in quanto il numero di settori corrisponde a quello presente in una traccia. Le altre componenti della lettura sono i tempi di latenza, posizionamento e tempo di lettura di un settore. Il problema dice che il primo settore utile si trova nell ultima traccia, la 127 mentre la testina parte dalla posizione iniziale sulla traccia 0. Una volta che la testina si sarà posizionato sulla traccia 127 dovrà aspettare mediamente mezzo giro di disco (tempo di latenza) perché si trovi nella posizione iniziale del settore utile. Avremo quindi che per la lettura del primo settore saranno richiesti: Per i restanti 63 settori dopo il primo, avremo un posizionamento che si calcola moltiplicando per 3 (la distanza fra un settore e il successivo) il tempo necessario per posizionare la testina da una traccia a quella adiacente. Il tempo per ciascun settore successivo da leggere sarà dunque: [ ] Il tempo totale di lettura sarà dato da: b) Poiché il blocco occupa esattamente 64 settori, è possibile, deframmentando il disco, memorizzarlo in una unica traccia. Se ipotizzo che tutti i 64 settori siano posizionati nella traccia 0 e che la testina si trovi già nella traccia zero e all inizio del primo settore utile sarà sufficiente il tempo di una rotazione del disco per leggere l intero file. Siano sicuramente nella condizione migliore. In questo caso il tempo di lettura sarà uguale a 10,71 ms. La percentuale di miglioramento si calcola come
7 ESERCIZIO 4 1) Deve essere rispettata la condizione: K 2 N K 1 (1), dove K è il numero di bit di controllo inseriti. Essendo N = 8, si evince dalla (1) che K = 4. Nella codifica di Hamming, la sequenza in uscita deve presentare la seguente struttura: c0 c1 b0 c2 b1 b2 b3 c3 b4 b5 b6 b Dove c0 c3 sono i quattro bit costituenti il vettore di controllo, e b0 b7 gli otto bit trasmessi. Calcolando i bit di controllo rispetto alla sequenza b0 b7 ricevuta si ottiene: c0 = XOR(1,1,1,0,1) = 0 c1 = XOR(1,1,1,1,1) = 1 c2 = XOR(1,1,1,0) = 1 c3 = XOR(0,1,1,0) = 0 La stringa codificata è dunque ) Se in ricezione si ottiene il codice di errore 0110 significa che c è stato un errore in trasmissione. In caso di un singolo errore il bit sbagliato sarà il sesto, quindi b2, ricevendo la stringa Ricalcolando i bit di controllo si ottiene: c 0 = XOR(1,1,1,0,1) = 0 c 1 = XOR(1,0,1,1,1) = 0 c 2 = XOR(1,0,1,0) = 0 c 3 = XOR(0,1,1,0) = 0 Calcolando il vettore di errore: e0 = XOR(c0, c 0) = XOR(0, 0) = 0 e1 = XOR(c1, c 1) = XOR(1, 0) = 1 e2 = XOR(c2, c 2) = XOR(1, 0) = 1 e3 = XOR(c3, c 3) = XOR(0, 0) = 0 che è esattamente il vettore d errore ricevuto. ESERCIZIO 5 1) Considerando i 16 bit disponibili, poiché devono essere realizzate 8 istruzioni, è sufficiente utilizzare 3 bit per il codice operativo lasciando i restanti al campo operandi (13 bit). 2) Il metodo di indirizzamento impiegato è ovviamente diretto, in quanto l operando contiene l indirizzo del dato da prelevare. Poiché abbiamo 13 bit nel campo operandi, la memoria indirizzabile è pari a 2 13 parole, ovvero 8 Kparole. 3) La sequenza è data da: LOAD 300 (ACC 500) DIV 400 (ACC 500 / 250 ACC 2) ADD 100 (ACC ACC 302) STORE 250 Nella locazione 250 alla fine sarà presente il valore 302.
SIMULAZIONE DELLA PROVA INTERMEDIA DEL CORSO DI CALCOLATORI ELETTRONICI
SIMULAZIONE DELLA PROVA INTERMEDIA DEL CORSO DI CALCOLATORI ELETTRONICI ESERCIZIO 1 (10 Punti) Si implementi una rete sequenziale la cui uscita valga Z=1 solo quando viene riconosciuta la sequenza in ingresso
DettagliPRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 23 Aprile 2014
PRIMA PROVA INTERMEDIA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 23 Aprile 24 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO (7 punti) (a) (5 punti) Si progetti
DettagliSommario. Indirizzamento della memoria cache. Indirizzamento della memoria cache. Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis
Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Esercitazione 2 (Capitolo 3) Memoria Cache Memoria Disco Codice di Hamming Sommario Memoria
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2006
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 26 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (8 punti)
DettagliEsercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 2 (Capitolo 3) Memoria Cache Memoria Disco Codice di Hamming Sommario Memoria cache
DettagliSommario. Indirizzamento della memoria cache. Indirizzamento della memoria cache. Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis
Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Esercitazione 2 (Capitolo 3) Memoria Cache Memoria Disco Codice di Hamming Sommario Memoria
DettagliSOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 19 Aprile 2007
SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 9 Aprile 27 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (0 punti) Progettare
DettagliPROVA SCRITTA DEL MODULO/CORSO DI. 24 novembre 2016
PROVA SCRITTA DEL MODULO/CORSO DI 24 novembre 206 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI NOME: COGNOME: MATRICOLA: ESERCIZIO (6 punti) Progettare un riconoscitore
DettagliSOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 11 Aprile 2006
SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO Aprile 26 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (8 punti) Progettare
DettagliPRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 15 Aprile 2009
PRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 15 Aprile 2009 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (11 punti) Progettare una rete sequenziale
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (9 punti) Si
DettagliPROVA SCRITTA DEL MODULO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-7 CFU) 19 febbraio 2015 NOME: COGNOME: MATRICOLA:
PROVA SCRITTA DEL MODULO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-7 CFU) 9 febbraio 205 NOME: COGNOME: MATRICOLA: ESERCIZIO (5-6 CFU: 0 punti; 7 CFU: 8 punti) Progettare una rete sequenziale che presenti
DettagliMOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 20 Settembre 20 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (NO: 9 punti
Dettaglidi correggere 2 bit, purché siano contigui
UNIVERSITÀ EGLI STUI I CAMERINO - LAUREA IN INFORMATICA I Q U E S T I O N A R I O 1) Quali tra le seguenti rappresenta il valore corretto di un codice di Hamming con h=3 del valore originario: 0x2B18 a)
Dettagli8 bit per la parola nel blocco 10 bit per l insieme (gruppo) nella cache 12 bit di etichetta. Esercizio 3 Memoria Cache
Esercizio 3 Memoria Cache Prima parte - memoria di 1 Giga parole da 16 bit (indirizzata a livello di parola) - cache di 1 Mega parole da 16 bit (indirizzata a livello di parola) - ogni della cache contiene
DettagliBus di sistema. Struttura della memoria centrale. Bus di sistema. TUTORATO DIFONDAMENTI DIINFORMATICA
Facoltà di Ingegneria e Architettura Corsi di Laurea in Ingegneria Chimica e Ingegneria Meccanica TUTORATO DI http://www.diee.unica.it/~marcialis/fi A.A. 2015/2016 CAPITOLO 2: Architettura dei Calcolatori
DettagliCorso di laurea in ingegneria informatica Esame di sistemi operativi 21 gennaio 2009 SOLUZIONI
Corso di laurea in ingegneria informatica Esame di sistemi operativi 21 gennaio 2009 SOLUZIONI 1. Si consideri il programma C seguente (gli #include necessari sono omessi): / programma principale / 1.
DettagliMiglioramento delle prestazioni
Miglioramento delle prestazioni Migliorare sia larghezza di banda sia latenza: uso di cache multiple Introdurre una cache separata per istruzioni e dati (split cache) Beneficio: Le operazioni di lettura/scrittura
DettagliMOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 4 Ottobre 2 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (9 punti) Progettare una rete
DettagliEsercizi sulla memoria cache - Informatica 2 - L. Breveglieri 1
Esercizio 1 Sia data una memoria cache di tipo a indirizzamento diretto (direct-mapped), con blocchi di dimensioni pari a una sola parola per blocco, e contenente. La parola è lunga 16 bit, e la memoria
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 14 Settembre 2004
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 4 Settembre 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (0 punti) () (5 punti)
DettagliCaching Andrea Gasparetto
Tutorato di architettura degli elaboratori Caching Andrea Gasparetto andrea.gasparetto@unive.it Esercizio 1 Dati una cache con 4096 blocchi, e con dimensione dell INDEX di 10 b, determinare il grado di
DettagliSoluzione Esercizio 1
Esercizio 1 Si consideri una notazione binaria in virgola mobile a 16 bit, detta ALFA, di cui (nell ordine da sinistra a destra) si usa 1 bit per il segno (0=positivo), 6 bit per l esponente, che è rappresentato
DettagliCache associativa. Possibili alternative per il trasferimento di un blocco dalla memoria inferiore alla memoria superiore:
Cache associativa Possibili alternative per il trasferimento di un blocco dalla memoria inferiore alla memoria superiore: 1. Indirizzamento diretto (già visto). Ogni blocco della memoria inferiore può
DettagliArchitettura degli elaboratori Tema d esame del 20/01/2016
Architettura degli elaboratori - Luigi Lavazza A.A. 5/6 Università degli Studi dell Insubria Dipartimento di Informatica e Comunicazione Architettura degli elaboratori Tema d esame del //6 Luigi Lavazza
DettagliCalcolatori Elettronici II parte (CdL Ingegneria Informatica) Esame del 22 settembre 2011 tempo a disposizione: 1 ora e 30 minuti
Calcolatori Elettronici II parte (CdL Ingegneria Informatica) Esame del 22 settembre 2011 tempo a disposizione: 1 ora e 30 minuti Compito Num. 1 COGNOME:...NOME:... 1) (20%) Si vuole realizzare una CPU
DettagliArchitettura hardware
Architettura hardware la parte che si può prendere a calci Architettura dell elaboratore Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliLa struttura gerarchica delle memorie
Architettura degli Elaboratori e delle Reti Lezione 27 La struttura gerarchica delle memorie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliArchitetture degli Elaboratori I I Compito di Esonero (A) - 14/11/1996
1 Architetture degli Elaboratori I I Compito di Esonero (A) - 14/11/1996 Riportare le soluzioni su questi fogli utilizzando eventualmente il retro come brutta. Non è ammessa la consultazione di nessun
DettagliLa struttura gerarchica delle memorie
Architettura degli Elaboratori e delle Reti Lezione 27 La struttura gerarchica delle memorie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliLa gerarchia di Memoria
La gerarchia di Memoria Calcolatori Elettronici 1 Gap delle prestazioni DRAM - CPU 1000 CPU 100 10 DRAM 1 1980 1981 1982 1983 1984 1985 1986 1987 1988 1989 1990 1991 1992 1993 1994 1995 1996 1997 1998
DettagliCodifica dell informazione
Codifica dell informazione Gli algoritmi sono costituiti da istruzioni (blocchi sequenziali, condizionali, iterativi) che operano su dati. Per trasformare un programma in una descrizione eseguibile da
DettagliEsercitazione su Gerarchie di Memoria
Esercitazione su Gerarchie di Memoria Introduzione Memoria o gerarchie di memoria: cache, memoria principale, memoria di massa etc. (con possibilità di fallimenti nell accesso) o organizzazione, dimensionamento,
DettagliCorso di Laurea in Ingegneria Elettronica
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 3 (Capitolo 4) Set di istruzioni Outline Set di istruzioni di macchina Metodi di indirizzamento
DettagliLa codifica dei numeri
La codifica dei numeri La rappresentazione dei numeri con il sistema decimale può essere utilizzata come spunto per definire un metodo di codifica dei numeri all interno degli elaboratori: la sequenza
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 Memoria cache: Esercizi Massimiliano Giacomin 1 Esercizio: miss della cache e collocazione dei blocchi nella cache Sia data la seguente sequenza di indirizzi a
DettagliPROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 26 Settembre 2007
PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 26 Settembre 27 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI
DettagliSOLUZIONI: Memoria virtuale
SOLUZIONI: Memoria virtuale INTRODUZIONE Memoria Virtuale: Si parla di memoria virtuale quando la memoria principale viene utilizzata come cache per la memoria di massa (dischi, nastri): - I programmi
DettagliSistemi operativi 2/ed Paolo Ancilotti, Maurelio Boari, Anna Ciampolini, Giuseppe Lipari Copyright 2008 The McGraw-Hill Companies srl
SOLUZIONI DEI PROBLEMI DEL CAPITOLO 4. Soluzione: Adottando lo schema best-fit la partizione libera utilizzata per allocare un segmento di dimensione pari a 56 byte è quella le cui dimensioni siano le
DettagliIntroduzione alle gerarchie di memoria
Introduzione alle gerarchie di memoria 1 Un ripasso Circuito sequenziale Segnale di clock Circuito sincrono Temporizzazione sensibile ai fronti Latch tipo S-R Latch tipo D Flip-flop tipo D Register file
DettagliCodifica binaria. Rappresentazioni medianti basi diverse
Codifica binaria Rappresentazione di numeri Notazione di tipo posizionale (come la notazione decimale). Ogni numero è rappresentato da una sequenza di simboli Il valore del numero dipende non solo dalla
DettagliEsercitazione su Gerarchie di Memoria
Esercitazione su Gerarchie di Memoria Introduzione Memoria o gerarchie di memoria: cache, memoria principale, memoria di massa etc. (con possibilità di fallimenti nell accesso) o organizzazione, dimensionamento,
DettagliEsercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis. Corso di Laurea in Ingegneria Elettronica
Esercitazione di Prof. Gian Luca Corso di Laurea in Ingegneria Elettronica Esercitazione 3 (Capitolo 4) Set di istruzioni Outline Set di istruzioni di macchina Metodi di indirizzamento Implementazione
DettagliCriteri di caratterizzazione di una memoria
La memoria Supporto alla CPU: deve fornire alla CPU dati e istruzioni il più rapidamente possibile; Archivio: deve consentire di archiviare dati e programmi garantendone la conservazione e la reperibilità
DettagliPrestazioni & Co: CPU, Memoria, I/O
Prestazioni & Co: CPU, Memoria, I/O CPU - progettazione - prestazioni ideali Panoramica Memoria - gerarchie di memoria: cache, memoria principale, etc. - organizzazione, dimensionamento, indirizzamento,
DettagliPer gli esercizi sulla algebra booleana, si consiglia di verificare tramite tabelle di verità le equivalenze logiche proposte sulle dispense.
Fondamenti di Informatica - A. Fantechi Raccolta di esercizi Per gli esercizi sulla algebra booleana, si consiglia di verificare tramite tabelle di verità le equivalenze logiche proposte sulle dispense.
Dettaglistatic dynamic random access memory
LA MEMORIA SRAM e D R A M static dynamic random access memory SRAM: unità che memorizza un gran numero di parole in un insieme di flip-flop, opportunamente connessi, mediante un sistema di indirizzamento
DettagliIntroduzione alle memorie cache. Cristina Silvano, 06/01/2013 versione 2 1
Introduzione alle memorie cache Corso ACSO prof. Cristina SILVANO Politecnico di Milano Cristina Silvano, 06/01/2013 versione 2 1 Obiettivo Sommario Livelli della gerarchia di memoria Memoria cache: concetti
DettagliEsercizi sulle prestazioni delle memorie cache
Esercizi sulle prestazioni delle memorie cache Prof. Alberto Borghese Dott. Massimo Marchi Dipartimento discienzedell Informazione dell alberto.borghese@unimi.it Università degli Studi di Milano A.A. 2012
DettagliCorso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 6 dicembre 2005 Esercizio 1 (punti -1, 2) Considerare una codifica su 8 bit in complemento a due e rappresentare i
DettagliAppunti di informatica. Lezione 3 anno accademico Mario Verdicchio
Appunti di informatica Lezione 3 anno accademico 2015-2016 Mario Verdicchio Numeri binari in memoria In un calcolatore, i numeri binari sono tipicamente memorizzati in sequenze di caselle (note anche come
DettagliArchitettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore la memoria principale (memoria centrale, RAM) la memoria secondaria i dispositivi di input/output La
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 19 Febbraio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 19 Febbraio 2016 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliArchitettura hardware
Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 18 Febbraio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 18 Febbraio 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliRappresentazione dell Informazione
Rappresentazione dell Informazione Rappresentazione delle informazioni in codice binario Caratteri Naturali e Reali positivi Interi Razionali Rappresentazione del testo Una stringa di bit per ogni simbolo
DettagliCorso di Laurea in Informatica
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 13 Dicembre 2004 Esercizio 1 (punti -1, 3) Si consideri l architettura nota come macchina di von Neumann (a) Come le
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 Rappresentazione dell'informazione I calcolatori
DettagliLe Memorie. Si distinguono per: Supporti sui quali le informazioni vengono fisicamente memorizzate.
Le Memorie Supporti sui quali le informazioni vengono fisicamente memorizzate. Si distinguono per: Velocità Costo per bit Tipo di accesso Accesso a byte o blocchi di byte Volatilità Parte I 15 Due Tipi
DettagliEsercitazione E3 File System
Esercitazione E3 File System Sistemi Operativi - prof. Silvio Salza - a.a. 2008-2009 E3-1 Indici ISAM Si consideri un file di 60.000 record di 80 byte ciascuno, con un campo chiave di 16 byte, sul quale
DettagliInformatica. Mario Pavone - Dept. Mathematics & Computer Science - University of Catania. Trasferimento. Ambiente esterno.
Trasferimento Ambiente esterno Controllo Informatica Mario Pavone - Dept. Mathematics & Computer Science - University of Catania mpavone@dmi.unict.it Cos è l Informatica La scienza della rappresentazione
DettagliAritmetica dei Calcolatori
Aritmetica dei Calcolatori Nicu Sebe March 14, 2016 Informatica Nicu Sebe 1 / 34 Operazioni su Bit Bit Scienza della rappresentazione e dell elaborazione dell informazione Abbiamo visto come i computer
DettagliUn ripasso di aritmetica: Conversione dalla base 10 alla base 2
Un ripasso di aritmetica: Conversione dalla base 10 alla base 2 Dato un numero N rappresentato in base dieci, la sua rappresentazione in base due sarà del tipo: c m c m-1... c 1 c 0 (le c i sono cifre
DettagliLezione n.14. La memoria cache
Lezione n. La memoria cache Sommario: Politiche di sostituzione Memoria cache Mapping degli indirizzi (modo in cui i dati sono memorizzati nella cache) Capacità e prestazioni Questa lezione conclude la
DettagliEsercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.
Compito A Esercizio (2 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S / S 2 / S 3 / S 4 / S 5 / Esercizio 2 (5 punti) Progettare un circuito il cui output
DettagliEsercizi svolti sulle cache - Soluzioni
Esercizi svolti sulle cache - Soluzioni 1. Si progetti una cache di 16K a 8 vie per un sistema con indirizzamento al byte di 32bit, bus dati a 32 bit, bus indirizzi a 30bit, e word di 4 byte. In quale
DettagliMemoria Virtuale e I/O
Memoria Virtuale e I/O Paolo Baldan Baldan@dsi.unive.it Introduzione CPU - progettazione - prestazioni ideali Le prestazioni reali sono influenzate (pesantemente) da memoria e I/O. Memoria - gerarchie
DettagliArchitettura di un calcolatore: Introduzione parte 2
Corso di Calcolatori Elettronici I Architettura di un calcolatore: Introduzione parte 2 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle
DettagliEsercitazioni di Reti Logiche. Lezione 5
Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti
DettagliInformatica 10. appunti dalla lezione del 16/11/2010
Informatica 10 appunti dalla lezione del 16/11/2010 Memorie Dispositivi in grado di conservare al loro interno informazione per un intervallo di tempo significativo RAM chiavetta USB Hard disk CD/DVD SD
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliLezione 22 La Memoria Interna (1)
Lezione 22 La Memoria Interna (1) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Organizzazione della lezione Dove siamo e dove stiamo andando La gerarchia
DettagliEsercizio: memoria virtuale
Siano dati un indirizzo logico con la struttura ed il contenuto mostrati in figura, dove è anche riportata la funzione di rilocazione. Si indichi l indirizzo fisico corrispondente all indirizzo logico
DettagliSistemi Operativi Esercizi Gestione Memoria
Sistemi Operativi Esercizi Gestione Memoria Docente: Claudio E. Palazzi cpalazzi@math.unipd.it Crediti per queste slides ad A. Memo e T. Vardanega Sistemi Operativi - C. Palazzi 64 Esercizio 1 Dato un
DettagliLa gerarchia delle memorie. Sommario
La gerarchia delle memorie Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: Sezioni 5.1, 5.2 1/37 http:\\homes.dsi.unimi.it\
DettagliStruttura delle cache a indirizzamento diretto
Struttura delle cache a indirizzamento diretto Ogni posizione della cache include: Valid bit che indica se questa posizione contiene o meno dati validi. 0: posizione di cache non ancora utilizzata 1: posizione
DettagliLa memoria cache. Lab di Calcolatori
La memoria cache 1 Gap delle prestazioni DRAM - CPU 1000 CPU- DRAM Gap CPU Proc 60%/yr. (2X/1.5yr) 100 10 ProcessorMemory Performance Gap: (grows 50% / year) D R A M DRAM9%/yr.(2X/10 yrs) 1 1980 1981 1982
DettagliLa Rappresentazione dell Informazione
La Rappresentazione dell Informazione Parte III I codici Codici a.a. 27-28 Un codice è una funzione che associa ad una sequenza di simboli un significato Codice : {entità} {sequenze di simboli} Un codice
DettagliGli attori principali di un architettura
Memoria Architettura degli Elaboratori e delle Reti, Turno I Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it Gli attori principali
DettagliFondamenti di Informatica - 1. Prof. B.Buttarazzi A.A. 2011/2012
Fondamenti di Informatica - 1 Prof. B.Buttarazzi A.A. 2011/2012 Sommario I sistemi di numerazione Il sistema binario Altri sistemi di numerazione Algoritmi di conversione Esercizi 07/03/2012 2 Sistemi
DettagliElementi di Architettura e Sistemi Operativi. problema punti massimi i tuoi punti problema 1 6 problema 2 7 problema 3 7 problema 4 10 totale 30
Elementi di Architettura e Sistemi Operativi Bioinformatica - Tiziano Villa 28 Settembre 2012 Nome e Cognome: Matricola: Posta elettronica: problema punti massimi i tuoi punti problema 1 6 problema 2 7
DettagliUniversità degli Studi di Padova Dipartimento di Matematica. - Corso di Laurea in Informatica
Università degli Studi di Padova Dipartimento di Matematica. - Corso di Laurea in Informatica Regole dell'esame Il presente esame scritto deve essere svolto in forma individuale in un tempo massimo di
DettagliSi può simulare una struttura di directory a multilivelli con una struttura di directory a singolo livello?"
Si può simulare una struttura di directory a multilivelli con una struttura di directory a singolo livello?" SOL Se è permesso che i nomi dei file abbiano lunghezza arbitraria, basta associare al nome
DettagliEsercizi per il corso di Architettura dei Calcolatori. Anno accademico 2008/09. Si prevede l utilizzo dell emulatore Eniac ( presentato a lezione )
Esercizi per il corso di Architettura dei Calcolatori Anno accademico 2008/09 Si prevede l utilizzo dell emulatore Eniac ( presentato a lezione ) 1) Caricare nel registro accumulatore AX il contenuto della
DettagliSimuliamo ora il funzionamento di LRU sulla reference string data:
1. Un computer ha quattro frame, i cui istanti di caricamento, di ultimo riferimento e i reference bit sono riportati nella seguente tabella: Frame Caric. Rifer. R 2 135 287 1 1 240 250 1 0 169 253 0 3
Dettagli0/0 1/0 1/0 0/0 0/1 1/0 1/0
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO Gennaio 2008 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI
DettagliDalla tabella alla funzione canonica
Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili
DettagliEsercizi vari. CPI e influenza cache
Esercizi vari Salvatore Orlando Arch. Elab. - S. Orlando 1 CPI e influenza cache Siano dati un processore, una cache e un mix di programmi le istruzioni di lw/sw eseguite sono il 20% di IC il CPI delle
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliUn ripasso di aritmetica: Conversione dalla base 10 alla base 2
Un ripasso di aritmetica: Conversione dalla base 10 alla base 2 Dato un numero N rappresentato in base dieci, la sua rappresentazione in base due sarà del tipo: c m c m-1... c 1 c 0 (le c i sono cifre
DettagliMOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I 4 Maggio 20 E L E T T R O N I C I MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI IMPORTANTE: Leggere
DettagliMacchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
DettagliCodifica. Rappresentazione di numeri in memoria
Codifica Rappresentazione di numeri in memoria Rappresentazione polinomiale dei numeri Un numero decimale si rappresenta in notazione polinomiale moltiplicando ciascuna cifra a sinistra della virgola per
DettagliSintesi Calcolatori Elettronici
Sintesi Calcolatori Elettronici Unità di misura Byte 1 2 KiloByte 1024 2 MegaByte 1048576 2 GigaByte 1073741824 2 TeraByte 1099511627776 2 1 Byte = 8 bit Complemento a 1 I numeri positivi vengono rappresentati
DettagliArchitettura degli elaboratori - 2 -
Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori e gerarchie di memoria Marco Tarini Dipartimento di Scienze Teoriche e Applicate marco.tarini@uninsubria.it
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori a.a. 2013/14 appello straordinario, 13 aprile 2015 Riportare nome, cognome, numero di matricola e corso A/B Domanda 1 Si consideri la seguente gerarchia di memoria memoria
DettagliEsercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 14 febbraio 2013 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
DettagliEsercizi sulla macchina assembler, strutturazione a livelli, spazio di indirizzamento
Architettura degli Elaboratori, a.a. 2005-06 Esercizi sulla macchina assembler, strutturazione a livelli, spazio di indirizzamento Esercizio 1 (svolto) a) Compilare in assembler Risc (Cap. V) un programma
DettagliL insieme delle istruzioni (6)
L insieme delle istruzioni (6) Architetture dei Calcolatori (lettere A-I) Alcune note conclusive I due principi dell architettura a programma memorizzato Uso di istruzioni indistinguibili dai dati Uso
DettagliAppunti del corso di Informatica 1 (IN110 Fondamenti) 5 Rappresentazione delle informazioni
Università di Roma Tre Dipartimento di Matematica e Fisica Corso di Laurea in Matematica Appunti del corso di Informatica 1 (IN110 Fondamenti) 5 Rappresentazione delle informazioni Marco Liverani (liverani@mat.uniroma3.it)
Dettagli