AXO Architettura dei Calcolatori e Sistemi Operativi

Transcript

1 Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Luca Breveglieri prof. Giuseppe Pelagatti prof.ssa prof.ssa prof. Donatella Sciuto Cristina Silvano Roberto Negrini AXO Architettura dei Calcolatori e Sistemi Operativi prova di mercoledì 6 febbraio 2013 CON SOLUZIONI Cognome Nome Matricola Firma Istruzioni Scrivere solo sui fogli distribuiti. Non separare questi fogli. È vietato portare all esame libri, eserciziari, appunti, calcolatrici e telefoni cellulari. Chiunque fosse trovato in possesso di documentazione relativa al corso anche se non strettamente attinente alle domande proposte vedrà annullata la propria prova. Non è permesso lasciare l aula conservando il tema della prova in corso. Tempo a disposizione: 2 h : 00 m Valore indicativo di domande ed esercizi, voti parziali e voto finale: Esercizio 1 (4 punti) Esercizio 2 (4 punti) Esercizio 3 (4 punti) Esercizio 4 (4 punti) Voto finale: (16 punti) I NUMERI INDICANO I PUNTEGGI APPROSSIMATIVI.

2 esercizio n. 1 logica digitale prima parte logica combinatoria Si vuole realizzare un circuito combinatorio con quattro ingressi ( a, b, c, d ) e una uscita F, caratterizzata dai mintermini seguenti ( 0, 1, 2, 3, 7, 8, 9, 11, 13 ). (a) Si scriva la prima forma canonica (somma di prodotti SOP) della funzione F: F ( a, b, c, d ) =!a!b!c!d +!a!b!c d +!a!b c!d +!a!b c d +!a b c d + a!b!c!d + a!b!c d + a!b c d + a b!c d (b) Si disegni la mappa di Karnaugh della funzione F, si evidenzino gli implicanti primi, e per ogni implicante primo individuato si scriva la corrispondente forma algebrica: ci sono cinque implicanti primi, tutti essenziali: (0,1,2,3) =!a!b; (0,1,8,9) =!b!c, (1,3,9,11) =!b d, (9,13) = a!c d, (3,7) =!a c d a b / c d (c) Si sintetizzi la funzione F tramite il metodo delle mappe di Karnaugh e si scriva la forma minima come somma di prodotti (SOP). Qualora esistano più forme minime le si indichino tutte (il numero di righe date sotto non è significativo): F ( a, b, c, d ) =!a!b +!b!c +!b d + a!c d +!a c d F ( a, b, c, d ) = c è una sola forma di costo minimo poiché la funzione è copribile con soli implicanti primi essenziali (d) Si disegni una rete combinatoria che realizza la funzione F sintetizzata al punto precedente, utilizzando solamente porte a tre ingressi. Nel caso di termine a soli due ingressi nell espressione algebrica, nel circuito si introduca il terzo ingresso alla porta in modo opportuno (p. es. con un valore costante di segnale o utilizzando la proprietà di idempotenza): lasciato al lettore (e) Si calcoli il ritardo massimo (percorso critico) della rete disegnata al punto precedente supponendo che ogni porta AND a tre ingressi abbia ritardo di 2 ns e che ogni porta OR a tre ingressi abbia ritardo pari a 3 ns (non si consideri il ritardo delle porte NOT applicate agli ingressi primari): ritardo (F) = 1 2 ns (strato AND) ns (strato OR) = 8 ns AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 2 di 19

3 seconda parte logica sequenziale Sia dato il circuito sequenziale descritto dalle equazioni logiche seguenti: D1 = IN or (not Q1 or Q2) D2 = not IN and (not Q1 or Q2) Z = (not Q1 or Q2) Il circuito è composto da due bistabili master / slave di tipo D (D1, Q1) e (D2, Q2), con Di ingresso del bistabile e Qi stato / uscita del bistabile; ed è dotato di un ingresso IN e di un uscita Z. Si chiede di completare il diagramma temporale riportato qui sotto. Si noti che: si devono trascurare completamente i ritardi di propagazione delle porte logiche AND e OR, e i ritardi di commutazione dei bistabili i bistabili sono di tipo master-slave con uscita che commuta sul fronte di discesa del clock l ingresso IN può variare in qualunque momento diagramma temporale da completare IN 0 Z 1 D1 1 Q1 0 D2 1 Q2 0 CLK AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 3 di 19

4 Si noti che: soluzione D1 = IN or (not Q1 or Q2) D2 = not IN and (not Q1 or Q2) Z = (not Q1 or Q2) = IN or Z = not IN and Z Pertanto ricavare il diagramma temporale è semplice e rapido. Eccolo: IN 0 Z 1 D1 1 Q1 0 D2 1 Q2 0 CLK AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 4 di 19

5 AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 5 di 19

6 esercizio n. 2 linguaggio macchina Si deve tradurre in linguaggio macchina simbolico (linguaggio assemblatore) il programma C (main e funzione mkelems) riportato sotto. Non si tenti di accorpare od ottimizzare insieme istruzioni C indipendenti. La memoria ha indirizzi da 32 bit ed è indirizzabile per byte. Le variabili intere sono da 32 bit e i puntatori sono da 32 bit. Si facciano le ipotesi seguenti: i parametri di tutte le funzioni sono passati sulla pila in ordine inverso di elencazione i valori restituiti dalle funzioni ai chiamanti rispettivi sono passati sulla pila, sovrascrivendo il primo parametro passato o nello spazio libero lasciato appositamente le variabili locali vengono impilate in ordine di elencazione le funzioni e il programma main non salvano i registri che utilizzano il programma main è una funzione e ha una sua area di attivazione, che non si chiede di progettare Si chiede di svolgere i punti seguenti: 1. Riportare il contenuto simbolico (espresso usando i nomi delle variabili, dei parametri, dei registri, ecc) e i valori dell indirizzo dell area dati statici e dell area di attivazione della funzione mkelems, così come risultano subito dopo l esecuzione dell istruzione macchina LINK. 2. Scrivere, in linguaggio macchina 68000, il codice di main coerente con le specifiche e con le risposte ai punti precedenti (il numero di righe non è significativo e le prime righe sono già date). 3. Si immagini di simulare il funzionamento del programma, fino a quando la seconda chiamata a mkelems (la prima è quella che figura in main) si trova subito dopo lo statement 1, sapendo che la prima chiamata a malloc restituisce 2500 e la seconda restituisce Rispondere ai due punti seguenti: a) indicare lo stato della pila, scrivendo i nomi simbolici e i contenuti numerici delle celle della pila, questi ultimi se sono precisabili b) indicare i valori contenuti nei registri FP e SP, subito dopo la LINK della 2 a chiamata a mkelems AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 6 di 19

7 programma in linguaggio C / costanti e tipi definiti da utente funz. di libreria / #define LEN = 5 / lunghezza lista da creare ex-novo / #define NULL = 0 / valore del puntatore nullo / typedef struct { / tipo dell elemento di lista / int val; / campo valore di elemento lista / PEL nxt; / campo puntatore a prox elemento / } ELM; typedef ELM PEL; / tipo puntatore a elemento di lista / / funzione malloc allocazione dinamica di memoria / void malloc (int) / testata della funzione / / variabili globali / PEL head = NULL; / puntatore alla testa di lista / / funzione mkelems aggiunge n elementi alla lista old / / i nuovi elementi vengono concatenati in testa alla lista / PEL mkelems (PEL old, int n) { / old: punt. a lista esistente - n: num. di nuovi elem. / / variabili locali / PEL new; / puntat. al nuovo elem. di lista / / parte esecutiva / if (n == 0) { / cond. di terminazione / return old; / fine aggiunta elem. / } else { / passo induttivo / new = malloc (sizeof (ELM)); / crea un nuovo elem. / new->val = 0; / inizializ. val. elem. / new->nxt = old; / statement 1 concat. / / aggiungi gli n 1 elementi rimanenti / return mkelems (new, n 1); / chiamata ricorsiva / } / if / } / mkelems / / programma principale main / void main ( ) { head = mkelems (NULL, LEN); / crea lista ex novo / } / main / AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 7 di 19

8 spazio per le variabili globali indirizzo contenuto (simbolico) (domanda 1)... celle già occupate 2000 head - 4 byte 2004 area di attivazione della funzione mkelems indirizzo contenuto (simbolico) (domanda 1) 3040 new - 4 byte 3044 FP precedente - 4 byte 3048 indirizzo di rientro - 4 byte 3052 old - 4 byte 3056 n e valusc - 4 byte AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 8 di 19

9 codice di main (domanda 2) NON OTTIMIZZATO ORG 2000 // indirizzo virtuale del segmento unico costanti (numero di righe non significativo) LEN: EQU 5 // costante LEN = 5 AGGIUNGERE VALORE NULL: EQU 0 // costante NULL = 0 AGGIUNGERE VALORE eventuali variabili globali (numero di righe non significativo) HEAD: DC.L NULL // testa della lista iniz. a NULL istruzioni macchina (numero di righe non significativo) MAIN:... // inizio del codice di MAIN (LINK) MOVE.L #LEN, D0 MOVE.L D0, -(SP) MOVE.L #NULL, A0 MOVE.L A0, -(SP) // inizializza D0 a LEN // impila 2 arg di mkelems // inizializza A0 a NULL // impila 1 arg di mkelems BSR MKELEMS // chiama mkelems ADDA.L #4, SP MOVEA.L (SP)+, A0 MOVE.L A0, HEAD // abbandona old di mkelems // spila valusc di mkelems // memorizza A0 in head... // resto del codice di MAIN (UNLK e RTS) AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 9 di 19

10 codice di main (domanda 2) OTTIMIZZATO ORG 2000 // indirizzo virtuale del segmento unico costanti LEN: EQU 5 // costante LEN = 5 NULL: EQU 0 // costante NULL = 0 eventuali variabili globali HEAD: DC.L NULL // testa della lista iniz. a NULL istruzioni macchina MAIN:... // inizio del codice di MAIN (LINK) MOVE.L #LEN, -(SP) // impila LEN come 2 arg di mkelems MOVE.L #NULL, -(SP) // impila NULL come 1 arg di mkelems BSR MKELEMS // chiama mkelems ADD.L #4, SP // abbandona old di mkelems MOVE.L (SP)+, head // spila valusc in head... // resto del codice di MAIN (UNLK e RTS) Osservazioni: per ottimizzare, qui si sfrutta l ortogonalità di MOVE. AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 10 di 19

11 indirizzo contenuto (simbolico) della pila (domanda 3) valore (reale) subito dopo avere eseguito lo statement 1 nella seconda chiamata a mkelems (domanda 3) 3020 new - 4 byte 2668 (punt a elem testa lista) 3024 FP precedente - 4 byte 3044 (ind campo FP di 1 a mkelems) 3028 indirizzo di rientro - 4 byte indirizzo di rientro a mkelems 3032 old - 4 byte n e valusc - 4 byte 4 (LEN 1) 3040 new - 4 byte 2500 (punt a elem fondo lista) 3044 FP precedente - 4 byte 3060 (ind campo FP di main) 3048 indirizzo di rientro - 4 byte indirizzo di rientro a main 3052 old - 4 byte NULL 3056 n e valusc - 4 byte 5 (LEN) 3060 FP precedente a main NULL (non punta a niente) valore (reale) subito dopo avere eseguita l istruzione LINK nella seconda chiamata a mkelems (domanda 3) registro FP 3024 registro SP 3020 AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 11 di 19

12 esercizio n. 3 microarchitettura Lo schema logico a destra illustra la micro-architettura di processore con un solo bus interno. Si consideri la seguente estensione del processore finalizzata a porre sulla pila l elemento i-esimo di un array il cui indirizzo è stato passato come parametro a una funzione, dove il valore dell indice i è contenuto nel registro R0: linee di indirizzo bus di memoria 32 bit PC MAR bus interno del processore 32 bit ordini decodificatore di istruzioni e circuito di controllo MOVE (spi (FP), RO), (SP) linee di dato MDR IR L operando sorgente è dunque costituito dalla cella di memoria il cui indirizzo è ottenuto come somma di: costante 4 V R 0 1. l indirizzo dell array, contenuto nella cella spi (FP), il cui indirizzo è a sua volta ottenuto come somma del contenuto di FP e dello spiazzamento 2. il valore dell indice, contenuto nel registro R0 L interpretazione in RTL dell istruzione è data dai due passi a destra sotto la figura. Dati, indirizzi e spiazzamento sono tutti da 32 bit. In totale l istruzione ingombra due parole da 32 bit: una parola di codice operativo e una parola aggiuntiva per codificare lo spiazzamento spi. L unità di controllo è cablata. linee di comando della ALU select add sub and MUX A ALU R Z B riporto in ingresso R n 1 TEMP 32 bit Nella sequenza di controllo si usi il nome del registro FP (che corrisponde a uno dei registri generali indicati nell architettura). 1. SP [SP] 4 2. [SP] [ [R0] + [ [FP] + spi ] ] SP 1) Si scriva la sequenza di passi di controllo per l istruzione illustrata sopra. Si usi la tabella a pagina seguente. Nello scrivere la sequenza di passi di controllo, si cerchi di ottimizzarla quanto possibile sfruttando i tempi di accesso a memoria per svolgere attività utili durante le operazioni di memoria. Si ricordi che durante un operazione di memoria non si possono modificare i registri MAR e MDR. 2) Si analizzi il comportamento della sequenza di passi di controllo progettata. Con il termine ritardo (di memoria) si indica il numero di cicli supplementari necessari alla memoria per eseguire le operazioni di lettura e scrittura, cioè il numero di cicli successivi agli ordini read e write che devono trascorrere prima che il segnale MFC arrivi dalla memoria. Per esempio: se ritardo = 0 l operazione di memoria termina nello stesso ciclo dell ordine se ritardo = 1 l operazione di memoria termina alla fine del ciclo successivo all ordine e così via Nota Bene: il registro MDR (MAR) è utilizzabile nel ciclo successivo a quello di terminazione dell operazione di accesso a memoria. In base alla sequenza progettata al punto (1), si indichi quanti cicli di clock sono necessari per eseguire l istruzione, nelle diverse ipotesi relative al ritardo di memoria indicate sulle colonne della tabella predisposta a pagina seguente. AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 12 di 19

13 (1) si compili la tabella seguente (il numero di righe non è significativo) passo ordini 1 PC out MAR in read select 4 add Z in descrizione RTL MAR [PC], read, Z [PC] Z out PC in V in WMFC PC, V [Z], wait 3 MDR out IR in IR [MDR] // fine fetch opcode 4 PC out MAR in read select 4 add Z in MAR [PC], read, Z [PC] Z out PC in PC [Z] 6 FP out V in WMFC V [FP], wait // attesa fine fetch spi 7 MDR out select V add Z in Z [V] + [MDR] // spi + [FP] 8 Z out MAR in read MAR [Z], read // legge ind. array 9 R0 out V in WMFC V [R0], wait // mette indice in V 10 MDR out select V add Z in Z [V] + [MDR] // somma ind. array e indice 11 Z out MAR in read MAR [Z], read // legge elemento Array 12 SP out select 4 sub Z in WMFC Z [SP] 4, wait // decrementa SP 13 Z out MAR in SP in write WMFC end MAR [Z], write, wait, end // impila e aggiorna SP (2) si compili la tabella seguente ritardo 0 cicli 1 ciclo 2 cicli 3 cicli numero cicli necessari = = = 23 AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 13 di 19

14 esercizio n. 4 argomenti vari memoria cache (2,5 punti) prima parte dimensionamento Si consideri un sistema di memoria così costituito: mem. centrale + cache istruzioni + cache dati; il sistema è caratterizzato dalle dimensioni seguenti: memoria di lavoro da 4 K parole memoria cache istruzioni da 512 parole a indirizzamento diretto (direct mapped) ogni blocco di cache istruzioni contiene 256 parole memoria cache dati da 1 K parole completamente associativa (fully associative) ogni blocco di cache dati contiene 512 parole Si indichi la struttura degli indirizzi per la memoria cache istruzioni e per quella dati. soluzione memoria di lavoro: indirizzo di 12 bit memoria cache istruzioni: indirizzo di 9 bit memoria cache dati: indirizzo di 10 bit cache istruzioni a indirizzamento diretto 8 bit per la parola nel blocco 1 bit per l indice di blocco nella cache 3 bit di etichetta cache dati completamente associativa 9 bit per la parola nel blocco 3 bit di etichetta AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 14 di 19

15 seconda parte simulazione Si riprenda il sistema di memoria descritto e dimensionato come prima. Si chiede di completare la tabella di simulazione data sotto. Note per compilare la tabella di simulazione: in ciascuna cache (istruzioni e dati) ci sono due posizioni (o blocchi), indicate con A e B, che rappresentano i due alloggiamenti di cui dispone ciascuna cache per contenere blocchi di istruzioni o di dati in indirizzo è indicato l indirizzo a cui si riferisce l operazione di memoria (prelievo o accesso dato) in cache è indicata la memoria cache interessata dall operazione: per il prelievo è la cache istruzioni, indicata con I; per l accesso a dato è la cache dati, indicata con D in esito va scritto H se è hit (successo), oppure M se è miss (fallimento) e bisogna caricare il blocco in valido va scritto il bit di validità della posizione di cache: 1 se valida e 0 se invalida in etichetta va scritta l etichetta, denotata in binario con il numero di bit stabilito dal dimensionamento in blocco va scritto il numero del blocco di memoria centrale a cui si accede in cache o che viene caricato in essa; tale numero va denotato in decimale (i blocchi nelle due cache hanno dimensioni diverse e quindi i blocchi in memoria sono numerati in due modi diversi: si usi di volta in volta la numerazione che corrisponde alla cache di turno). in azione va scritto se è accesso o caricamento, con il blocco di memoria e la posizione di cache coinvolti cache istruzioni cache dati posizione A posizione B posizione A posizione B passo indirizzo cache esito valido etichetta blocco valido etichetta blocco valido etichetta valido etichetta azione situazione iniziale I H I M D H I H D H D M accedi a blocco 11 in posizione B carica blocco 12 in pos. A poi accedi accedi a blocco 2 in posizione A accedi a blocco 12 in posizione A accedi a blocco 2 in posizione A LRU: carica blocco 3 in pos. B poi accedi AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 15 di 19

16 bus del calcolatore (1,5 punti) Si consideri un BUS con i due segnali di controllo MP (Master Pronto) e SP (Slave Pronto), attivi alti, che seguono il protocollo full-handshake. Al BUS sono collegate queste tre unità: CPU (un processore), controllore di DMA (un canale in DMA) e PE (una periferica generica). Si chiede di completare il diagramma temporale seguente, che descrive l andamento nel tempo dei segnali MP e SP osservati ai morsetti delle tre unità, dal momento (tempo 0) in cui la CPU, attuale master, inizia un operazione alzando il segnale MP per richiedere un dato alla periferica, fino al momento in cui il controllore di DMA (che sarà il prossimo master) alza MP per iniziare una nuova operazione. Valgono le ipotesi seguenti: la propagazione di un segnale tra le unità richiede i tempi seguenti in entrambe le direzioni (la generica unità di misura del tempo è indicata con t ) o tra CPU e PE: 1 t o tra CPU e DMA: 2 t o tra PE e DMA: 2 t la periferica fornisce il dato dopo 3 t dal ricevimento del segnale MP non vi sono altri ritardi e i segnali sono rappresentati con un fronte verticale quando un unità osserva una transizione, attiva la propria eventuale risposta nello stesso istante Indicare, oltre all andamento dei segnali, le frecce di relazione causale, ma esclusivamente quelle che caratterizzano l interallacciamento dei segnali MP e SP tra unità diverse (sono solo quattro frecce). TEMPO MP (CPU) SP (CPU) MP (PE) SP (PE) MP (DMA) SP (DMA) AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 16 di 19

17 soluzione TEMPO MP (CPU) SP (CPU) MP (PE) SP (PE) MP (DMA) SP (DMA) AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 17 di 19

18 spazio libero per brutta copia AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 18 di 19

19 spazio libero per brutta copia AXO prova di mercoledì 6 febbraio 2013 CON SOLUZIONI pagina 19 di 19