I.T.I.S Carlo Zuccate Venezia Mestre. Triennio di specializzazione in Informatica, sperimentazione ABACUS.

Transcript

1 I.T.I.S Carlo Zuccate Venezia Mestre Triennio di specializzazione in Informatica, sperimentazione ABACUS. Materia: Sistemi per l elaborazione e la trasmissione dell informazione Insegnante: Stefano Lazzarini stefano.lazzarini@libero.it Relazione programma del quarto anno Alunno Boscolo Jona 4ISC Anno Scolastico: 2005/2006

2 INDICE Assembler.. 2 I microcomputer e i microprocessori 3 L architettura dell Intel La funzione di traduzione degli indirizzi... 6 I registri di segmento dell Intel I registri generali dell Intel Il linguaggio macchina dell Intel Le istruzioni aritmetico logiche a due operandi. 12 Le istruzioni aritmetico logiche ad un operando 15 Le istruzioni di salto.. 16 Istruzioni di chiamata/rientro da una procedura 17 L utilizzo dello stack di sistema 17 L istruzione Interrupt e l istruzione Interrupt Return I metodi d indirizzamento.. 19 Le interruzioni 20 Le istruzioni di controllo 21 Tipi di interruzione 22 Il programma debug del DOS 24 I sistemi Operativi 25 L architettura logica dei sistemi d elaborazione 26 La multiprogrammazione 27 Il processo d esecuzione di un programma 28 Il descrittore dei processi 29 Esercizi Svolti 32 Boscolo Jona 4ISC Anno Scolastico 2005/2006 1

3 Assembler Boscolo Jona 4ISC Anno Scolastico 2005/2006 2

4 I microcomputer e i microprocessori Un microcomputer è un sistema a programma memorizzato la cui unità centrale è composta da un numero limitato di circuiti integrati ad altissima scala di integrazione. Almeno uno di questi circuiti integrati svolge la funzione di processore. Questo circuito integrato viene anche detto microprocessore. Quindi per microprocessore si intende un circuito integrato ad altissima scala di integrazione che svolge la funzione di processore all interno dell unità centrale di un microcomputer. Nell unità centrale di un microcomputer ci sono pochi circuiti integrati interconnessi tra loro. La maggior parte di essi è infatti collegata al bus di sistema. Microprocessore Memoria Centrale Interfacce di I/O Interfacce di I/O Bus di sistema I microprocessori si dividono in famiglie. Una famiglia è un insieme di microprocessori in qualche modo compatibili tra loro. La famiglia dei microprocessori Intel Una delle caratteristiche più importanti dei processori della famiglia Intel è la loro compatibilità verso il basso, cioè tutti i programmi realizzati per uno qualsiasi di questi microprocessori può essere eseguito da tutti i microprocessori successivi della stessa famiglia. Questo è possibile in quanto l insieme delle istruzioni eseguibili da ogni nuovo modello di processore di questa famiglia possiede come sottoinsieme tutte le istruzioni eseguibili dai modelli precedenti. Anno Sigla Numero di transistor Frequenza di Funzionamento CPI H/CPI Khz Mhz Mhz 16 CPI IPS Mhz 8 CPI 2 MIPS Mhz 4 CPI 3 MIPS Mhz 2 CPI 50 MIPS 1993 Pentium Mhz 1 CPI 200 MIPS 1997 Pentium II Mhz 0,75 IPC 1999 Pentium III Ghz 1,5 IPC 2000 Pentium IV Ghz 2 IPC 6 GIPS La velocità di un processore si ottiene facendo il rapporto tra la frequenza di funzionamento e i cicli per istruzione: V= F/CPI Boscolo Jona 4ISC Anno Scolastico 2005/2006 3

5 L Architettura dell Intel 8086 L Intel 8086 è composto da: 16 Linee Dati, che trasportano i dati da un modulo all altro 20 Linee d indirizzi, che trasportano gli indirizzi di locazione della memoria 2 linee di alimentazione, che alimentano ciascun modulo 2 linee di controllo, che controllano e sincronizzano il funzionamento di ogni modulo La capacità della memoria di questo microprocessore è 2 20 byte e cioè 1Mb, e la sua architettura è a 16 Bit. Execution Unit Bus Interface Unit Funzioni della Execution Unit: Decodifica dei codici operativi delle istruzioni Calcolo degli indirizzi degli operandi Esecuzione delle operazioni specificate dalle istruzioni Componenti della Execution Unit: Unità aritmetica logica (ALU) a 16 bit 8 registri generali a 16 bit registro dei flag a 16 bit Logica di decodifica dei codici operativi Logica di controllo e temporizzazione Funzioni della Bus Ineterface Unit: Prelievo dei codici delle istruzioni da eseguire Accesso alle celle di memoria e alle porte d I/O Traduzione degli indirizzi di memoria Componenti della Bus Interface Unit: Istruction Pointer 4 registri di segmento logica di traduzione degli indirizzi istruction queue di 6 byte (memorizza il codice delle istruzioni prelevate dalla BIU) logica di controllo e temporizzazione Boscolo Jona 4ISC Anno Scolastico 2005/2006 4

6 L architettura Pipeline (Catena di montaggio) La differenza tra una tradizionale architettura e l architettura dell Intel 8086 sta nel fatto che ha 2 unità di controllo, questo perché così facendo la Execution Unit esegue le operazioni, mentre la Bus Interface Unit preleva l operazione successiva da eseguire e la velocità di elaborazione raddoppia. Notiamo quindi che in ogni istante troviamo sempre 2 istruzioni in fase di elaborazione. L elaborazione delle istruzioni comprende 3 fasi: il prelievo, eseguito dalla Bus Interface Unit la decodifica, eseguita dalla Execution Unit l esecuzione, eseguita dalla Execution Unit Questo particolare tipo di architettura è detta architettura Pipeline, in questo caso a 2 stadi. Numero di istruzioni P DE P DE P DE T 2T 3T 4T Tempo di elaborazione L architettura pipeline a n stadi prevede la suddivisione del ciclo di elaborazione delle istruzioni in n fasi, eseguita da un unità specializzata all interno del processore. La velocità di elaborazione diventa quindi V=n/T, dove T è il tempo di esecuzione di un istruzione. 1 fase 2 fase 3 fase n fase T/n T/n T/n T/n Funzionamento dell Istruction queue Istruction queue Codici delle istruzioni da eseguire BIU 6x8 Bit EU Istruzioni Eseguite Boscolo Jona 4ISC Anno Scolastico 2005/2006 5

7 La Funzione di traduzione degli indirizzi Ci sono due diversi modi di specificare la posizione di ciascuna cella della memoria centrale, gli indirizzi fisici e quelli logici. Indirizzi Fisici: Codici binari di 20 cifre generati dal microprocessore per accedere a ciascuna cella della memoria centrale 0 (IF) Indirizzi Logici: Coppie di codici binari di 16 cifre specificati dalle istruzioni del linguaggio macchina del microprocessore IL = (segment,offset) 0 (segment) (offset) Calcolo dell indirizzo fisico di un indirizzo logico (IF) 2 = [(segment) 2 *16+(offset) 2 ]mod 2 20 esempio: IL = [(01FA) 16 ;(F00B) 16 ] 01FA0+ F00B= (10FAB) 16 IF = (10FAB) 16 Calcolo degli indirizzi logici di un indirizzo fisico Il numero degli indirizzi logici è di 2 16 *2 16 e quindi di 2 32 Il numero degli indirizzi fisici è di 2 20 Notiamo quindi come ad ogni indirizzo fisico corrispondano 4096 indirizzi logici 2 32 /2 20 =2 12 Per k=1,2, Segment K = (Segment K) mod 2 16 Offset K = (Offset + 16K) mod 2 16 L indirizzo Logico Normalizzato L indirizzo logico normalizzato è un indirizzo logico la cui parte offset è minore di 16 Segment = IF div 16 Offset = IF mod 16 Boscolo Jona 4ISC Anno Scolastico 2005/2006 6

8 I registri di segmento sono: CS: Code Segment Register DS: Data Segment Register ES: Extra Segment Register SS: Stack Segment Register I Registri di Segmento dell Intel 8086 Code Segment Register: Specifica la parte segment degli indirizzi logici delle celle di memoria che contengono i codici delle istruzioni da eseguire. Indirizzo logico della prossima istruzione da eseguire: Segment = CS Offset = IP IF = [CS*16 + IP] mod 2 20 Data Segment Register: Specifica la parte segment dell indirizzo logico delle celle di memoria che contengono gli operandi delle istruzioni da eseguire Indirizzo fisico di un operando: IF = (DS*16+Offset) mod 2 20 Extra Segment Register: Specifica la parte segment dell indirizzo logico delle celle di memoria che contengono gli operandi delle istruzioni da eseguire Stack Segment Register: Specifica la parte segment dell indirizzo logico delle celle di memoria che contengono gli elementi dello stack del programma Lo stack si trova nella memoria centrale a partire dalla cella d indirizzo fisico SS*16 La sua capacità Massima 64 Kbyte L ultimo indirizzo logico è (SS;SP) dove SP è il registro generale dell execution unit IF = (SS*16+SP) mod 2 20 SS*16 IF SS* esempio: IL = [(FA000) 16 :(FFFF) 16 ] FA000+ FFFF= (109FFF) 16 IF = (109FFF) 16 mod 2 20 = (08FFF) 10 Boscolo Jona 4ISC Anno Scolastico 2005/2006 7

9 Il Segmento del Codice CS*16 Codice delle istruzioni 64Kb CS* Il Segmento dei Dati DS*16 Codice degli operandi 64Kb DS* Il Segmento Extra ES*16 Codice degli operandi 64Kb ES* Il Segmento dello stack SS*16 SS*16+SP SS* Area Libera TOS BOS 64Kb SP=0 SP-1 = (FFFF)16 Bottom Of Stack Stack overflow Boscolo Jona 4ISC Anno Scolastico 2005/2006 8

10 Mappa della memoria fisica utilizzata da un programma: (00000) 16 CS*16 CODICE Non accessibili alle istruzioni del programma 64Kb DS*16 ES*16 DATI EXTRA 64Kb 64Kb 256 Kb SS*16 (FFFFF) 16 STACK 64Kb Modello tiny ES*16=DS*16=CS*16=SS*16 CODICE DATI EXTRA STACK 64Kb Boscolo Jona 4ISC Anno Scolastico 2005/2006 9

11 I registri generali dell intel 8086 Sigla Nome Completo AX Accumulatore BX Base CX Contatore DX Dati SP Stack Pointer BP Base Pointer SI Source Index DI Destination Index I primi 4 registri (AX,BX,CX,DX) sono divisi in 2 parti: i primi 8 bit sono chiamati rispettivamente AL,BL,CL,DL; gli ultimi 8 bit sono chiamati rispettivamente AH,BH,CH,DH. Da ora indicheremo con il simbolo R 16 i registri AX BX CX DX SP BP SI DI Mentre indicheremo con il simbolo R 8 i registri AL AH BL BH CL CH DL DH Boscolo Jona 4ISC Anno Scolastico 2005/

12 Il Linguaggio Macchina dell Intel 8086 Questo microprocessore possiede 117 nomi mnemonici L istruzione Move Questa istruzione fa parte della categoria di trasferimento. Svolge la funzione di copiare il contenuto di un registro o di una cella di memoria in un altro registro o in un'altra cella di memoria. Operazione: Dest = Sorg Sintassi: [ RS: ] mov Dest,Sorg Dove Dest è l operando di destinazione dell istruzione e Sorg è l operando sorgente. [ RS: ] indica invece un registro di segmento, è cioè RS = CS DS ES SS Dest = R 8 R 16 RS [ BYTE ]m [ WORD ]m Sorg = R 8 R 16 RS [ BYTE ]m [ WORD ]m Cost Dove [ BYTE ]m indica una cella di memoria di 8 bit, mente [ WORD ]m indica una cella di memoria di 16 bit. Il meta simbolo Cost invece, rappresenta una costante numerica di al massimo 4 cifre esadecimali. Regole per l utilizzo del comando move : 1. i due operandi devono avere la stessa lunghezza; 2. i due operandi non possono rappresentare contemporaneamente una cella di memoria; 3. se la destinazione è un registro di segmento la sorgente non può essere una costante. Combinazioni di operandi possibili Dest Sorg Esempio Operazione R 8 R 8 mov AL,AH AL=AH R 8 [ BYTE ]m mov AL,byte [01FA] AL = byte[ds:01fa] R 8 cost mov AL,0FFAB AL = (AB) 16 R 16 R 16 mov AX,BX AX = BX R 16 RS mov AX,ES AX = ES R 16 [ WORD ]m mov AX,word[01FA] AX = word[ds:01fa] R 16 cost mov BX,01FA BX = (01FA) 16 RS R 16 mov ES,AX ES = AX RS [ WORD ]m mov SS,[01FA] SS = word[ds:01fa] [ BYTE ]m R 8 mov [01FA],BL Byte[DS:01FA] = BL [ BYTE ]m cost mov [01FA],0 Byte[DS:01FA] = 0 [ WORD ]m R16 mov word[01fa],ax Word[DS:01FA] = AX [ WORD ]m RS mov [01FA],ES Word[DS:01FA] = ES Boscolo Jona 4ISC Anno Scolastico 2005/

13 Sintassi: [ RS: ] nome Dest,Sorg Le istruzioni aritmetico logiche a due operandi Dest = R 8 R 16 [ BYTE ]m [ WORD ]m Sorg = R 8 R 16 [ BYTE ]m [ WORD ]m Cost Regole per l utilizzo delle istruzioni aritmetico logiche: 1 i due operandi devono avere la stessa lunghezza; 2 i due operandi non possono rappresentare contemporaneamente una cella di memoria; L istruzione Add Svolge l addizione binaria tra due operandi Nome mnemonico: add Operazione: Dest = (Dest+Sorg) mod 2 n n=8 16 CF = (Dest+Sorg) div 2 n n=8 16 ZF=1 se Dest = 0 ZF=0 se Dest 0 L istruzione Add With Carry Nome mnemonico: adc Operazione: Dest = (Dest+Sorg+CF) mod 2 n n=8 16 CF = (Dest+Sorg+CF) div 2 n n=8 16 ZF=1 se Dest = 0 ZF=0 se Dest 0 L istruzione Subtract Nome mnemonico: subb Operazione: Dest = (Dest-Sorg) mod 2 n n=8 16 CF = (Dest-Sorg) div 2 n n=8 16 ZF=1 se Dest = 0 ZF=0 se Dest 0 L istruzione Subtract With Borrow Nome mnemonico: sbb Operazione: Dest = (Dest-Sorg-CF) mod 2 n n=8 16 CF = (Dest-Sorg-CF) div 2 n n=8 16 ZF=1 se Dest = 0 ZF=0 se Dest 0 Boscolo Jona 4ISC Anno Scolastico 2005/

14 L istruzione Compare Nome mnemonico: cmp Operazione: CF = (Dest-Sorg) div 2 n n=8 16 ZF=1 Se (Dest-Sorg) mod 2 n =0 ZF=0 Se (Dest-Sorg) mod 2 n 0 L istruzione AND Nome mnemonico: and Operazione: Copia nell operando di destinazione il prodotto logico bit a bit dei codici contenuti nei due operandi ZF=1 Se Dest=0 ZF=0 Se Dest 0 Dest = Dest and Sorg L istruzione OR Nome mnemonico: or Operazione: Copia nell operando di destinazione la somma logica bit a bit dei codici contenuti nei due operandi ZF=1 Se Dest=0 ZF=0 Se Dest 0 Dest = Dest or Sorg L istruzione Exclusive Or Nome mnemonico: xor Operazione: Copia nell operando di destinazione la somma esclusiva bit a bit dei codici contenuti nei due operandi ZF=1 Se Dest = 0 ZF=0 Se Dest 0 Dest = Dest xor Sorg Boscolo Jona 4ISC Anno Scolastico 2005/

15 L istruzione Test Nome mnemonico: test Operazione: Equivale ad un istruzione AND ma non modifica l operando di destinazione ZF=1 Se Ris=0 ZF=0 Se Ris 0 Ris = Dest and Sorg Esempio: Dove: test AL,40 AL = (a 7,a 6,a 5,a 4,a 3,a 2,a 1,a 0 ) 2 40 = ( ) 2 Ris = (0,a 6,000000) 2 Da cui capiamo che: ZF = a 6 Boscolo Jona 4ISC Anno Scolastico 2005/

16 Sintassi: [ RS: ] nome Dest Dest = R 8 R 16 [ BYTE ]m [ WORD ]m Le istruzioni aritmetico logiche a un operando L istruzione Multiply Nome mnemonico: mul Operazione: se Dest = R 8 byte m AX = AL * Dest se Dest = R 16 word m [DX,AX] = AX * Dest L istruzione Divide Nome mnemonico: div Operazione: se Dest = R 8 byte m AL = AX div Dest AH=AX mod Dest se Dest = R 16 word m AX = [DX,AX] div Dest DX = [DX,AX] mod Dest L istruzione Increment Nome mnemonico: inc Operazione: Dest = Dest + 1 Se Dest = 0 Se Dest 0 ZF=1 ZF=0 L istruzione Decrement Nome mnemonico: dec Operazione: Dest = Dest - 1 Se Dest = 0 Se Dest 0 ZF=1 ZF=0 L istruzione NOT Nome Mnemonico : not Operazione : Negazione Bit a Bit Per i = 0,1,..N-1 Dest i = Not Dest i (N=8 16) Boscolo Jona 4ISC Anno Scolastico 2005/

17 Le istruzioni di Salto Sintassi: nome cost Dove cost è una costante esadecimale di al massimo 4 cifre Operazione: Se condizione di salto = vero Allora IP=Cost Nome Condizione di salto JMP VERA JC CF=1 JNC CF=0 JZ ZF=1 JNZ ZF=0 Sinonimi Nome Sinonimo Utilizzo JC JB Sottrazioni JNC JNB JZ JE Compare JNZ JNE Combinazioni Nome Condizione di salto JBE CF=1 o ZF=1 JA CF=0 e ZF=0 Esempio1: CMP Dest,Sorg JA Cost Esegue il salto quando la Dest > Sorg Esempio2: CMP Dest,sorg JBE Cost Esegue il salto quando la Dest Sorg Boscolo Jona 4ISC Anno Scolastico 2005/

18 Istruzioni di chiamata/rientro da una procedura Chiamata ad una procedura: Sintassi: call cost Operazioni: SP = SP-2 word[ss:sp] = IP IP = (cost) 16 Ritorno da una procedura: Sintassi: ret Operazioni: IP = word[ss:sp] SP = SP+2 Utilizzo dello Stack di sistema L istruzione push Sintassi: [ RS ] push sorg Operazioni: SP = SP-2 word[ss:sp] = sorg sorg = R16 RS [ word ]m L istruzione pop Sintassi: [ RS ] pop dest Operazioni: dest = word[ss:sp] SP = SP+2 dest = R16 RS [ word ]m Boscolo Jona 4ISC Anno Scolastico 2005/

19 L istruzione Interrupt Sintassi: Int cost 0 (cost) Operazioni: push(flags) push (CS) push(ip) IP = word [n*4] CS = word [n*4+2] n è il valore della costante in esadecimale n = (cost) 16 (cost) 16 viene detta codice dell interruzione La corrispondente routine del sistema operativo viene dette routine di servizio dell interruzione 1024 byte della memoria centrale vengono riservati per la tabella dei vettori di interruzione dove vengono memorizzati gli indirizzi delle routine di servizio delle interruzioni. La tabella contiene al massimo 256 vettori, cioè indirizzi logici di 4 byte ciascuno. (00000) 16 (00004) 16 offset segment offset segment Vettore di ISR0 Vettore di ISR1 n*4 offset segment Vettore di ISRn (1024-4) 10 offset segment Vettore di ISR255 Per esempio l istruzione int 21 cede il controllo al sistema operativo che controlla il contenuto del registro AH, che se contiene il valore 4C termina il programma. Sintassi: I RET Operazioni: pop(ip) pop(cs) pop(flags) L istruzione Interrupt Return Boscolo Jona 4ISC Anno Scolastico 2005/

20 I metodi di indirizzamento L Intel 8086 permette di fare riferimento nel campo degli operandi delle istruzioni ad una cella di memoria in diversi modi detti metodi d indirizzamento. Metodo m= Offset = *Segment = Diretto [cost] (cost)16 DS [RB] RB DS se RB=BX SS se RB=BP Indiretto [RI] [RB+RI] RI RB+RI DS DS se RB=BX SS se RB=BP Relativo [RB±cost] RB±(cost) 16 DS se RB=BX SS se RB=BP Diretto Indicizzato [RI] ±cost RI±(cost) 16 DS Relativo Indicizzato [RB+RI±cost] RB+RI±(cost) 16 DS se RB=BX SS se RB=BP Dove: [RB] = BX BP [RI] = SI DI Registro Base Registro Indice NOTA* A meno che il registro di segmento non venga specificato esplicitamente prima del nome dell istruzione Boscolo Jona 4ISC Anno Scolastico 2005/

21 Le interruzioni Le interruzioni sono un meccanismo che permettere ad un computer di eseguire delle procedure appena si verificano dei particolari eventi che richiedono attenzione immediata, ad esempio lo spostamento del mouse, l arrivo di dati da una porta d ingresso o la fine della lettura di un settore di un disco. Nel processore Intel 8086 esistono vari tipi di interruzioni: le interruzioni software, causate da una particolare istruzione del linguaggio macchina; le interruzioni hardware, causa da un componente o da un dispositivo dell unitа centrale. Le interruzioni hardware si dividono in: interruzioni hardware interne, causate da un componente interno al processore; interruzioni hardware esterne, causate da un dispositivo esterno al processore. A loro volta le interruzioni hardware interne si divino in: interruzioni hardware interne per errore di divisione, causate dall esecuzione di un istruzione di divisione quando il quoziente di una divisione non e rappresentabile nell operando di destinazione oppure quando il divisore e uguale a zero; Interruzioni hardware interne per esecuzione passo passo, causate dalla fine dell esecuzione di ogni istruzione, ma solo se prima dell inizio dell esecuzione di tale istruzione il flag TRAP vale 1 (il flag TRAP corrisponde all ottavo bit del registro dei flag. Le interruzioni hardware esterne si dividono invece in: Interruzioni hardware esterne mascherabili, che si verificano se il segnale presente sulla linea di controllo INTR (interrupt request) e a livello alto e se il flag INTERRUPT (IF) del processore vale 1. Questo tipo di interruzioni possono essere disabilitate temporaneamente in modo che il processore le possa ignorare almeno per un certo periodo; Interruzioni hardware esterne non mascherabili, che si verificano quando il segnale presente su una particolare linea di controllo del bus di sistema, la liena NMI (not mascherable interrupt), commuta a livello alto. Questo tipo di interruzioni non possono essere disabilitate e quindi quando si verificano il processore verrà sempre interrotto. Boscolo Jona 4ISC Anno Scolastico 2005/

22 Istruzioni di controllo Le istruzioni di controllo sono particolari istruzioni che permettono di modificare il valore del flag INTERRUPT. L istruzione Set Interrupt Flag Sintassi: STI Operazione: IF=1 L istruzione Set Interrupt Flag Sintassi: CLI Operazioni: IT=0 Il ciclo d interpretazione delle istruzioni Inizio prelievo decodifica esecuzione NO interruzione SI sequenza d interruzione Le interruzioni hanno una priorità che è ordinata in base al loro codice d interruzione. L interruzione con priorità massima è l interruzioni con codice 0, mentre quella di minima priorità è l interruzioni con codice 255. Sequenza d interruzione 1. push(flags) 2. push(cs) 3. push(ip) 4. IF=0 e TF=0 5. IP = WORD[n*4] 6. CS = WORD [n*4+2] Dove n è il codice dell interruzione a maggiore priorità. Boscolo Jona 4ISC Anno Scolastico 2005/

23 Tipi di interruzione Codice Tipi di interruzione 0 Interruzioni hardware interne per errore di divisione 1 Interruzioni hardware interne per modalità di esecuzione passo passo 2 Interruzioni hardware esterne non mascherabili Gli altri codici possono essere usati per le interruzioni interne mascherabili e per interruzioni software. Il codice delle interruzioni hardware esterne mascherabili viene inviato al microprocessore dal dispositivo che ha emesso tale richiesta d interruzione attraverso le 8 linee dati meno significative del bus di sistema. Sequenze d interruzione relativa alle interruzioni hardware esterne non mascherabili 1. push(flags) 2. push(cs) 3. push(ip) 4. IF=0 ; TF=0 5. invia due impulsi negativi sulla terza linea di controllo INTA, che di solito si trova a livello alto, e legge il codice delle interruzioni dalle 8 linee meno significative del bus di sistema; con il primo informa il dispositivo che il microprocessore ha interrotto l elaborazione in corso, e con il secondo il dispositivo invia il codice dell interruzione. 6. IP = word[n*4] 7. CS = word[n*4+2] Utilizzo dell interruzioni hardware interne passo passo Questo programma è composto di due procedure, la procedura principale e da una routine di gestione delle interruzioni con codice 1. inizio inizio Inizializza le strutture dati utilizzate Conteggio = conteggio-1 Blocco vuoto Interrupt return no Conteggio 0 si fine loop Boscolo Jona 4ISC Anno Scolastico 2005/

24 dosseg : informa l assemblatore che il programma deve essere eseguito in modalità DOS.model : specifica all assemblatore quale modello di memoria deve essere utilizzato..data : specifica l inizio della sezione dei dati. dw : define word, definisce una cella di memoria di tipo word, alla sua sinistra si mette un nome simbolico che rappresenta la cella di memoria.code : definisce l inizio della sezione del codice..org : origing, è seguito dalla costante in esadecimale, e specifica l indirizzo della prima istruzione del programma. Set Interrupt vector È un servizio del sistema operativo DOS Numero 25h che si richiama con l interruzione 21h ponendo: ah = 25h al = codice di interruzione dx = parte offset del nuovo indirizzo della routine di servizio dell interruzione ds = parte segment L istruzione PUSH FLAGS Nome mnemonico: pushf Operazione: pushf(flags) L istruzione POP FLAGS Nome mnemonico: popf Operazione: popf(flags) Boscolo Jona 4ISC Anno Scolastico 2005/

25 Il programma Debug del DOS Permette di provare ad eseguire un altro programma in modalità controllata, per esempio eseguendo un istruzione X volte. Inoltre permette di accedere al contenuto di tutti i registri del processore e delle celle della memoria centrale. Permette di copiare nella memoria centrale il contenuto di uno o più blocchi o settori di un unità disco, o di salvare su disco il contenuto di un area di memoria centrale. In fine permette di assemblare una sequenza di istruzioni scritta in linguaggio macchina e di salvare il codice macchina in memoria centrale. E anche capace di disassemblare il codice macchina di sequenze di istruzioni contenute in memoria centrale. Boscolo Jona 4ISC Anno Scolastico 2005/

26 I Sistemi Operativi Boscolo Jona 4ISC Anno Scolastico 2005/

27 L architettura logica dei sistemi d elaborazione I sistemi d elaborazione sono classificati in base al livello di astrazione relativo alle funzioni che svolgono. Dal più basso livello di astrazione al più alto troviamo: La piattaforma hardware, cioè l insieme dei componenti hardware, (processore, memoria centrale, unità periferiche ecc.) che comunica agli altri componenti per mezzo delle istruzioni del linguaggio macchina; Il Kernel, cioè il nucleo del sistema operativo, un programma che ha il compito di estendere l insieme delle istruzioni del linguaggio macchina con una serie di servizi d accesso e gestione delle varie risorse di sistema; Le procedure di libreria di sistema che utilizzano delle funzioni fornite da altri programmi detti interfaccia dei programmi applicativi. Queste interfacce sono chiamate API, e sono l insieme di funzioni di libreria messe a disposizione dal sistema di elaborazione ai programmi scritti nei linguaggi ad alto livello. I programmi che l utente vuole eseguire, e si dividono in: programmi applicativi, che risolvono i problemi degli utenti, e programmi di sistema, che gestiscono le risorse di sistema. Gli utenti interagiscono con l intero sistema di elaborazioni attraverso l interfaccia utente. Alla luce di quanto detto sopra un sistema operativo è quindi una collezioni di programmi che svolgono il compito di gestire tutte le risorse di un sistema di elaborazione, permettendo a tutti gli altri programmi di accedervi in modo semplice, efficiente ed affidabile. Gli obbiettivi di un sistema operativo Gli obbiettivi di un sistema operativo sono: La semplicità d utilizzo del sistema da parte degli utenti e dei loro programmi, che si può ottenere mettendo a disposizione degli utenti e dei loro programmi delle interfacce di livello adeguato, come ad esempio le API, interfacce con i programmi applicativi orientati agli oggetti, o le interfacce utente grafiche, tra le quali ricordiamo quelle a finestre ed icone, quelle a linea di comando, e quelle a menù; L efficienza nell utilizzo delle varie risorse del sistema, che si può ottenere attraverso le tecniche di gestione delle risorse, come la multiprogrammazione, la memoria virtuale e lo spooling; L affidabilità del funzionamento del sistema nel suo complesso, che si può ottenere applicando delle particolari tecniche di protezione delle risorse del processore, della memoria e delle informazioni. Boscolo Jona 4ISC Anno Scolastico 2005/

28 La multiprogrammazione Questa particolare tecnica di gestione delle varie risorse di sistema permette di eseguire più programmi contemporaneamente, questo ha vari vantaggi, tra i quali: l aumento dell utilizzo di tutte le risorse dell unità centrale, e la possibilità da parte dell utente di svolgere più lavori contemporaneamente. Nella multiprogrammazione, dopo il caricamento del kernel, viene caricato in memoria centrale il codice macchina di più programmi contemporaneamente, così da poterne eseguire in ogni momento uno qualsiasi. Il numero di programmi che vengono eseguiti contemporaneamente è anche detto grado di multiprogrammazione. Vediamo ora cos è e come possiamo calcolare il coefficiente di utilizzo del processore. Per il nostro esempio utilizzeremo una generica funzione per la lettura di un record da disco. Inizio Apri file EOF no Leggi record successivo si Chiudi file Elabora il record letto (presumiamo 1000 istruzioni) Il tempo impiegato per leggere un file da disco è di 10 msec Supponendo che la velocità d elaborazione dell unità centrale sia di I/s, facendo il rapporto tra il numero di istruzioni del programma e la velocità di elaborazione dell unità centrale otteniamo il tempo di utilizzo del processore ISTR = 10 µsec 100 MIPS Calcoliamo ora il coefficiente di utilizzo del processore, cioè il valor medio del rapporto tra il tempo di utilizzo del processore e il tempo complessivamente trascorso per eseguire un programma. Questo rapporto indica quanto il processore viene effettivamente utilizzato. C = 10 µsec = msec C%=0,1% Notiamo quindi come sia basso il coefficiente d utilizzo del processore quando si esegue un solo programma per volta. Boscolo Jona 4ISC Anno Scolastico 2005/

29 Il processo d esecuzione di un programma Diagramma delle transizioni di stato dei processi terminazione In corso Attesa di un particolare evento bloccato Il processo finisce di eseguire il programma Scadenza del Time Slice assegnatogli all inizio della schedulazione (assegnazione) Si verifica l evento del quale ero in attesa pronto Lo stato di pronto è il primo stato di ogni processo, e il passaggio da questo stato allo stato In Corso è detto schedulazione del processo. Servizi del sistema operativo per la gestione dei processi Creazione di un nuovo processo Permette di creare un nuovo processo di esecuzione. Il processo che richiede il servizio è detto processo padre e il nuovo processo è detto processo figlio. Questo servizio restituisce al processo padre un numero che identifica univocamente il nuovo processo creato. Il primo processo, creato dopo il caricamento del sistema operativo dal kernel, è detto processo iniziale. Terminazione del processo La terminazione di un processo deve essere richiesta dal processo che vuole essere terminato. Attesa della terminazione L attesa di terminazione di un processo di esecuzione di un programma può venir richiesta solo dal processo padre, che potrebbe però avere più di un figlio, e quindi richiede il numero di identificazione del processo figlio, che restituisce al padre anche la causa della terminazione. Se il processo figlio non ha ancora richiesto la terminazione il codice di identificazione non è disponibile, il processo padre viene quindi messo in stato di blocco finché il figlio richiede la terminazione, che restituisce al padre il codice di identificazione. Distruzione di un processo Richiede ad un processo di eliminare un altro processo. Boscolo Jona 4ISC Anno Scolastico 2005/

30 Il descrittore di un processo Per ogni processo che viene creato il sistema operativo mantiene tutte le informazioni relative ad un processo di esecuzione del programma in una particolare struttura dati detta descrittore del processo. Le informazione contenute nel descrittore del processo sono: Il numero di identificazione del processo; Il numero di identificazione del processo padre; Lo stato di avanzamento in cui si trova il processo di esecuzione del programma (Pronto/In Corso/Bloccato); Il valore di tutti i registri del processo; L indirizzo iniziale e le dimensioni di tutte le aree di memoria riservate al processo(l indirizzo e la lunghezza del segmento che contiene i dati ecc); Le informazioni relative a tutte le altre risorse di sistema che sono state riservate al processo (file aperti, eventuali terminali e altri dispositivi ecc) I descrittori dei processi sono contenuti in code, un esempio di tali code è la coda dei scrittori dei processi in stato di pronto. Quando viene creato un nuovo processo, viene creato anche il suo descrittore, che viene inserito in questa coda; da qui vengono estratti i descrittori dei processi da porre in stato di esecuzione sul processore. Quando è scaduto il quanto di tempo a disposizione del processo in stato di esecuzione, il descrittore viene inserito di nuovo nella coda dei descrittori dei processi in stato di pronto. Descrittore dei nuovi processi schedulazione Quanto di tempo scaduto processi Attesa di un evento Coda dei descrittori dei processi bloccati Verificarsi di un evento Ci sono diverse tecniche di schedulazione: FIFO Round Rubin A classi di priorità Un esempio di coda di tipo FIFO o Round Rubin è la coda dei descrittori dei processi in stato di pronto. Tecnica di schedulazione Vantaggi Svantaggi FIFO Efficienza Affidabilità Classi di priorità Affidabilità Efficienza Round-Robin Affidabilità/Efficienza Affidabilità/Efficienza Boscolo Jona 4ISC Anno Scolastico 2005/

31 I processi del dos: terminazione esecuzione Creazione del processo figlio (EXEC) bloccato creazione Terminazione del processo figlio I processi in Unix: esecuzione Wait (P.I.D) bloccato Schedulazione pronto Terminazione processo P.I.D Definizioni: Processo: attività di esecuzione di un programma Multiprogrammazione: tecnica per eseguire più programmi contemporaneamente Thread: attività di esecuzione di una procedura di un programma Multithreading: tecnica utilizzata per eseguire più procedure uno stesso programma contemporaneamente. Stati di avanzamento di thread creazione pronto schedulazione esecuzione Rilascio del processo agli altri thread (doevents) Verifica dell evento atteso Attesa di un particolare evento bloccato Boscolo Jona 4ISC Anno Scolastico 2005/

32 ESERCIZI Boscolo Jona 4ISC Anno Scolastico 2005/

33 ESERCIZI SVOLTI Esercizio1: Azzera la cella (FFFFF) 16 Conversione: Segment = (FFFFF) 16 div 16 = (FFFF) 16 Offset = (FFFFF) 16 mod 16 = (0F) 16 BYTE [(FFFFF) 16 ]=0 ovvero BYTE[(FFFF) 16 :(F) 16 ]=0 MOV AX,Segment MOV AX,0FFFF MOV RS,AX traduzione assembly MOV DS,AX MOV BYTE[Offset] MOV BYTE[0F],0 Esercizio2: Scambiare i contenuti delle celle di indirizzo fisico 1F00A e 10A50 1F00A Indirizzo fisico = 1F00A Indirizzo logico = (1000:F00A) 10A50 Indirizzo fisico = 10A50 Indirizzo logico = (1000:0A50) mov AX,1000 mov DS,AX mov DL,[0F00A] mov DH,[A050] mov [0F00A],DH mov [0A50],DL Esercizio3: azzerare il registro AX se IF00A>10A50 mov DX,1000 mov DS,DX mov BL,[0F00A] cmp BL,[0A50] jc continua jz continua mov AX,0 continua: INT3 Boscolo Jona 4ISC Anno Scolastico 2005/

34 Esercizio4: Azzerare tutte le celle di memoria il cui indirizzo logico ha parte offset compreso tra (100) 16 e (200) 16 ciclo: mov BX,100 mov byte[bx],0 inc BX cmp BX,201 jne ciclo Esercizio5: AX=BL*CL mov AX,0 ; AX=0 ciclo add AL,BL ; AL=AL+BL adc AH,0 ; AH=AH+CF sub CL,1 ; CL=CL-1 jnz ciclo ; se CL 0 torna al ciclo int 3 Boscolo Jona 4ISC Anno Scolastico 2005/

35 Esercizio6:Somma due numeri binari di 32 cifre il cui codice è contenuto nella memoria centrale S=(a+b) mod 2 32 a = WORD [(10000) 16 ] a = WORD [(10001) 16 ] b = WORD [(20000) 16 ] b = WORD [(20002) 16 ] s = WORD [(30000) 16 ] s = WORD [(30003) 16 ] a 7 a a 15 a a 23 a a 31 a 24 IF a = (10000) 16 IL a = [(1000) 16 : (0) 16 ] IF b = (20000) 16 IL b = [(2000) 16 : (0) 16 ] IFs = (30000) 16 IL s = [(3000) 16 : (0) 16 ] MOV AX,1000 ; AX=Segment MOV DS,AX ; DS=AX MOV BX, WORD[0] MOV AX,2000 ; AX=Segment MOV ES,AX ; BX=AX ADD BX,WORD[0] ; BX=BX+WORD[ES:0] MOV AX,3000 MOV ES,AX MOV WORD[0],BX ; S = BX = A B MOV AX,1000 MOV DS,AX MOV BX, WORD[2] MOV AX,2000 MOV ES,AX ADC BX,WORD[2] MOV AX,3000 MOV ES,AX MOV WORD[2],BX Boscolo Jona 4ISC Anno Scolastico 2005/

36 Esercizio7 : Copiare il contenuto del segmento di indirizzo fisico iniziale DS*16 e lunghezza uguale a CX byte nell area di memoria ES*16 Inizio: mov BX,0 Ciclo: mov AL,byte[BX] ES mov byte[bx],al inc BX dec CX jne Ciclo ret Esercizio8: Compattare la stringa togliendo gli spazi vuoti Inizio: mov SI,0 mov DI,0 Ciclo: cmp byte[si],20 je incsi mov AL,byte[SI] mov byte[di],al cmp byte[di],0 je FINE inc DI incsi: inc SI FINE: Ret Esercizio9: Visualizzare una stringa il cui primo elemento è (DS:SI) Inizio: mov SI,0 ; i=0 Ciclo: cmp byte[si],0 ; Se Stringa[i]=Term allora termina il programma je FINE mov AH,0E ; AH = numero del servizio mov AL,byte[SI] ; AL = Stringa[i] mov BX,0 ; BX = numero di pagina int 10 ; chiama la routine del BIOS relativa ai servizi dello schermo inc SI ; i=i+1 jmp Ciclo FINE: ret Boscolo Jona 4ISC Anno Scolastico 2005/