Schemi di paginazione nell architettura 86 (32 e 64 bit)

Save this PDF as:
 WORD  PNG  TXT  JPG

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Schemi di paginazione nell architettura 86 (32 e 64 bit)"

Transcript

1 Paginazione X86 1 Schemi di paginazione nell architettura 86 (32 e 64 bit) Questo documento mette insieme figure dai manuali Intel che illustrano gli aspetti salienti della gestione della memoria nell architettura IA-32 Intel, con particolare riferimento ai differenti formati di paginazione. Tutte le figure qui contenute, come pure il testo in lingua inglese sono tratti dai manuali Intel. Essi vengono riportati ai soli fini didattici. Alcune didascalie sono originali, in tal caso non si faccia caso alla numerazione. Segmentazione e paginazione Figura 1: Segmentazione e paginazione. Il riferimento è alla GDT, ma può essere anche alla LDT. Paginazione Modalità di paginazione La paginazione in tre modalità (si veda la parte sui registri di controllo). Se CR0.PG = 1 e CR4.PAE = 0 32-bit paging. Se CR0.PG = 1, CR4.PAE = 1, e IA32 EFER.LME = 0 PAE paging. Se CR0.PG = 1, CR4.PAE = 1, e IA32 EFER.LME = 1 32e paging.

2 Paginazione X86 2 Paginazione a 32 bit Le pagine possono essere di 4KB o 4MB. Lo standard è la misura di 4 KB. Figura 2: Traduzione dell indirizzo lineare con pagine da 4KB. Figura 3: Traduzione dell indirizzo lineare con pagine da 4MB.

3 Paginazione X86 3

4 Paginazione X86 4 Paginazione con PAE (32 bit) A partire dal Pentium-Pro è stata introdotta (su alcuni modelli) la cosiddetta Phyical Address Extension (PAE). A tale scopo il bus degli indirizzi è stato portato a 36 bit. In tal modo lo spazio fisico indirizzabile arriva a 2 36 = = 64GB. Le pagine ora sono di 4KB o di 2MB. Viene introdotta una ulteriore tabella (PDPTE) puntata da CR3. Gli elementi nelle tabelle diventano di 64 bit (anziché di 32 bit come in precedenza). Ovviamente un programma in un dato momento può al massimo indirizzare 4GB. Figura 4: Traduzione dell indirizzo lineare (pagine da 4K e PAE). In questa figura e nelle successiva non compare CR3. In realtà CR3 entra ancora in gioco come puntatore tabella di registri PDPT.

5 Paginazione X86 5 Figura 5: Traduzione dell indirizzo lineare (pagine da 2M e PAE). Anche qui non viene rappresentato CR3.

6 Paginazione X86 6 Paginazione a 64 bit I livelli crescono. Le pagine sono di 4KB o 2MB.

7 Paginazione X86 7

8 Paginazione X86 8 Registri di controllo CR0 - Contains system control flags that control operating mode and states of the processor. CR1 - Reserved. CR2 - Contains the page-fault linear address (the linear address that caused a page fault). CR3 - Contains the physical address of the base of the paging-structure hierarchy and two flags (PCD and PWT). Only the most-significant bits (less the lower 12 bits) of the base address are specified; the lower 12 bits of the address are assumed to be 0. The first paging structure must thus be aligned to a page (4-KByte) boundary. The PCD and PWT flags control caching of that paging structure in the processor s internal data caches (they do not control TLB caching of page-directory information). When using the physical address extension, the CR3 register contains the base address of the page-directory-pointer table In IA-32e mode, the CR3 register contains the base address of the PML4 table. CR4 - Contains a group of flags that enable several architectural extensions, and indicate operating system or executive support for specific processor capabilities. The control registers can be read and loaded (or modified) using the moveto- or-from-control-registers forms of the MOV instruction. In protected mode, the MOV instructions allow the control registers to be read or loaded (at privilege level 0 only). This restriction means that application programs or operatingsystem procedures (running at privilege levels 1, 2, or 3) are prevented from reading or loading the control registers. Significato di alcuni bit dei registri di controllo PG - Paging (bit 31 of CR0) Enables paging when set; disables paging when clear. WP - Write Protect (bit 16 of CR0) When set, inhibits supervisor-level procedures from writing into read-only pages; when clear, allows supervisor-level procedures to write into read-only pages (regardless of the U/S bit setting). PE - Protection Enable (bit 0 of CR0) Enables protected mode when set. PAE - Physical Address Extension (bit 5 of CR4) When set, enables paging to produce physical addresses with more than 32 bits. PSE - Page Size Extensions (bit 4 of CR4) Enables 4-MByte pages with 32-bit paging when set. EM - Emulation (bit 2 of CR0) Indicates that the processor does not have an internal or external x87 FPU when set; indicates an x87 FPU is present when clear. It also affects the execution of MMX/SSE/SSE2/SSE3/SSSE3/SSE4 instructions.

9 Paginazione X86 9 Organizzazione dell architettura IA-32

10 Paginazione X86 10 Organizzazione dell architettura IA-32e

11 Paginazione X86 11 G. Bucci Aprile 2012

Sistemi Operativi. Introduzione all architettura IA-32 Lez. 16. Corso: Sistemi Operativi Danilo Bruschi A.A. 2010/2011

Sistemi Operativi. Introduzione all architettura IA-32 Lez. 16. Corso: Sistemi Operativi Danilo Bruschi A.A. 2010/2011 Sistemi Operativi Introduzione all architettura IA-32 Lez. 16 1 Microprocessori Intel Nel 1979 Intel introduce la famiglia dei microprocessore 8086 8086, 8087, 8088, e 80186 Processori a 16-bit con registri

Dettagli

Sistemi x86 CALCOLATORI ELETTRONICI LM

Sistemi x86 CALCOLATORI ELETTRONICI LM Sistemi x86 CALCOLATORI ELETTRONICI LM 1 Registri x86 31 15 8 7 AH AX AL EAX 31 IP BH BX BL EBX CH CX DH DX CL DL ECX EDX 31 FLAGS EF SI ESI DI EDI BP EBP 15 8 7 SP CS SS DS ESP Sono presenti anche i registri

Dettagli

Gestione Memoria. Gestione della memoria

Gestione Memoria. Gestione della memoria Gestione Memoria Gestione della memoria Il sistema operativo ha il compito di: Assegnare ad ogni processo la memoria di cui ha bisogno per la sua esecuzione Isolare i processi facendo in modo che i processi

Dettagli

Strutture di controllo del flusso di esecuzione in assembler. MC68000: Status Register

Strutture di controllo del flusso di esecuzione in assembler. MC68000: Status Register Corso di Calcolatori Elettronici I A.A. 2010-2011 Strutture di controllo del flusso di esecuzione in assembler Lezione 25 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di

Dettagli

LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI

LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI Read Online and Download Ebook LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI DOWNLOAD EBOOK : LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO Click link bellow and

Dettagli

Le virtual machine e la memoria virtuale

Le virtual machine e la memoria virtuale Le virtual machine e la memoria virtuale Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson 5: 5.6, 5.7. 1/30

Dettagli

Gestione della memoria centrale. Marco Cesati. Schema della lezione. Memoria centrale. Linux su Intel IA-32 SO Gestione della memoria centrale

Gestione della memoria centrale. Marco Cesati. Schema della lezione. Memoria centrale. Linux su Intel IA-32 SO Gestione della memoria centrale Di cosa parliamo in questa lezione? Lezione 7 La gestione della Sistemi operativi 1 Schemi di indirizzamento della 2 La segmentazione 3 La paginazione 9 maggio 2017 4 System Programming Research Group

Dettagli

Desiderata: memoria capiente e veloce. Connessioni tra livelli di memoria. Memoria cache, struttura. Tecniche impiegate. Ad ogni accesso alla memoria

Desiderata: memoria capiente e veloce. Connessioni tra livelli di memoria. Memoria cache, struttura. Tecniche impiegate. Ad ogni accesso alla memoria Connessioni tra livelli di memoria Tape Registers Cache Main memory Magnetic disk Optical disk (Architettura degli Elaboratori) Gerarchie di memorie / 58 Metodo: Desiderata: memoria capiente e veloce i

Dettagli

Lezione XII: La gestione delle eccezioni in MINIX

Lezione XII: La gestione delle eccezioni in MINIX 1 Dip. di Informatica e Comunicazione Università degli Studi di Milano, Italia mattia.monga@unimi.it 4 aprile 2008 1 c 2008 M. Monga. Creative Commons Attribuzione-Condividi allo stesso modo 2.5 Italia

Dettagli

Desiderata: memoria capiente e veloce. Connessioni tra livelli di memoria. Tecniche impiegate. Memoria cache, struttura. Metodo:

Desiderata: memoria capiente e veloce. Connessioni tra livelli di memoria. Tecniche impiegate. Memoria cache, struttura. Metodo: Connessioni tra livelli di memoria Tape Registers Cache Main memory Magnetic disk Optical disk (Architettura degli Elaboratori) Gerarchie di memorie 1 / 58 Metodo: Desiderata: memoria capiente e veloce

Dettagli

Sistema Operativo - Gestione della Memoria lista argomenti di studio

Sistema Operativo - Gestione della Memoria lista argomenti di studio Sistema Operativo - Gestione della Memoria lista argomenti di studio Istruzioni assembly salti assoluti salti relativi Linking Rilocazione Statica Istruzioni rilocabili (salti relativi) Istruzioni Non

Dettagli

Le virtual machine e la memoria virtuale

Le virtual machine e la memoria virtuale Le virtual machine e la memoria virtuale Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson 5: 5.6, 5.7. 1/29

Dettagli

Brandon Brown vuole un cane

Brandon Brown vuole un cane Brandon Brown vuole un cane Cover and Chapter Art by Robert Matsudaira by Carol Gaab Italian Translation & Adaptation by Francesca Silvano Brandon Brown vuole un cane Copyright 2016 by TPRS Publishing,

Dettagli

PROCESSOR AND O.S. MAIN FEATURES. A generic computer system architecture. G. Piscitelli Politecnico di Bari 1 of 22

PROCESSOR AND O.S. MAIN FEATURES. A generic computer system architecture. G. Piscitelli Politecnico di Bari 1 of 22 A generic computer system architecture G. Piscitelli Politecnico di Bari 1 of 22 A generic computer system operation The initial program (bootstrap program) stored in the ROM initializes the system (registers,

Dettagli

User s Manual Modbus Protocol

User s Manual Modbus Protocol User s Manual Modbus Protocol INDICE/ INDEX 1 PROTOCOLLO MODBUS 1- MODBUS PROTOCOL Pag.2 2- DATA MAPPING 2.1 PARAMETRI (PAR)... 2.2 CONNESSIONI (CON)... 2.3 PARAMETRI APPLICATIVI (APP)... 2.4 VALORI INTERNI

Dettagli

Architettura x86 a 64 bit

Architettura x86 a 64 bit Architettura x86 a 64 bit Ovvero come l architettura x86 a 32 bit è stata portata a 64 bit 1 Per cominciare Contenuto Storia L architettura a 32 bit L architettura a 64 bit Avvertenza Per abitudine ci

Dettagli

Write Event 10 in Metrology Event Log

Write Event 10 in Metrology Event Log Sincronizzazione Leggera (Light Synchronization out of a broadcast window, e.g. a FAC session, after a push) Amendment to UNI/TS 11291-11-2 5.4.5.2.2.2 Sincronizzazione e Impostazione DC/GW Synch UNIX

Dettagli

EML-16 EML-16. Pulses concentrator. Concentratore impulsi MODBUS COMMUNICATION PROTOCOL PROTOCOLLO DI COMUNICAZIONE MODBUS

EML-16 EML-16. Pulses concentrator. Concentratore impulsi MODBUS COMMUNICATION PROTOCOL PROTOCOLLO DI COMUNICAZIONE MODBUS MANUALE OPERATIVO / INSTRUCTION MANUAL IM-IU v0.1 EML-16 Concentratore impulsi PROTOCOLLO DI COMUNICAZIONE MODBUS EML-16 Pulses concentrator MODBUS COMMUNICATION PROTOCOL PROTOCOLLO MODBUS Il concentratore

Dettagli

AVERE 30 ANNI E VIVERE CON LA MAMMA BIBLIOTECA BIETTI ITALIAN EDITION

AVERE 30 ANNI E VIVERE CON LA MAMMA BIBLIOTECA BIETTI ITALIAN EDITION AVERE 30 ANNI E VIVERE CON LA MAMMA BIBLIOTECA BIETTI ITALIAN EDITION READ ONLINE AND DOWNLOAD EBOOK : AVERE 30 ANNI E VIVERE CON LA MAMMA BIBLIOTECA BIETTI ITALIAN EDITION PDF Click button to download

Dettagli

Schede di espansione per Hi-drive: Profibus. Expansion cards for Hi-drive: Profibus

Schede di espansione per Hi-drive: Profibus. Expansion cards for Hi-drive: Profibus Schede di espansione per Hi-drive: Profibus Expansion cards for Hi-drive: Profibus Rev.0.0 Settembre 2005 Rev.0.0 October 2005 1.SCHEDE DI ESPANSIONE Dal firmware Rev.4 (micro + FPGA_200) è prevista la

Dettagli

I CAMBIAMENTI PROTOTESTO-METATESTO, UN MODELLO CON ESEMPI BASATI SULLA TRADUZIONE DELLA BIBBIA (ITALIAN EDITION) BY BRUNO OSIMO

I CAMBIAMENTI PROTOTESTO-METATESTO, UN MODELLO CON ESEMPI BASATI SULLA TRADUZIONE DELLA BIBBIA (ITALIAN EDITION) BY BRUNO OSIMO I CAMBIAMENTI PROTOTESTO-METATESTO, UN MODELLO CON ESEMPI BASATI SULLA TRADUZIONE DELLA BIBBIA (ITALIAN EDITION) BY BRUNO OSIMO READ ONLINE AND DOWNLOAD EBOOK : I CAMBIAMENTI PROTOTESTO-METATESTO, UN MODELLO

Dettagli

Tesina per l esame di Sistemi Operativi a cura di Giuseppe Montano. Prof. Aldo Franco Dragoni

Tesina per l esame di Sistemi Operativi a cura di Giuseppe Montano. Prof. Aldo Franco Dragoni Sistemi operativi real time basati su Linux: gestione delle risorse e dei processi. Tesina per l esame di Sistemi Operativi a cura di. Prof. Aldo Franco Dragoni Corso di laurea in Ingegneria Informatica

Dettagli

Gerachie di Memorie. Matteo Dominoni a.a. 2002/2003. Gerarchie di Memoria A.A. 2002/2003 1

Gerachie di Memorie. Matteo Dominoni a.a. 2002/2003. Gerarchie di Memoria A.A. 2002/2003 1 Gerachie di Memorie Matteo Dominoni a.a. 2002/2003 Gerarchie di Memoria A.A. 2002/2003 1 Dove Studiare? Capitolo 7 Patterson-Hennessy Gerarchie di Memoria A.A. 2002/2003 2 Obbiettivo Creare l illusione

Dettagli

PROCESSOR AND O.S. MAIN FEATURES. A generic computer system architecture. G. Piscitelli Politecnico di Bari 1 of 23

PROCESSOR AND O.S. MAIN FEATURES. A generic computer system architecture. G. Piscitelli Politecnico di Bari 1 of 23 A generic computer system architecture G. Piscitelli Politecnico di Bari 1 of 23 A generic computer system operation The initial program (bootstrap program) stored in the ROM initializes the system (registers,

Dettagli

Soluzioni a 8 bit per il bus del PIC18F8x20

Soluzioni a 8 bit per il bus del PIC18F8x20 Soluzioni a 8 bit per il bus del PIC18F8x20 Questo schema necessita di adattamenti software (e quindi non è ottimizzato per la velocità di esecuzione del ciclo di bus esterno) e non sfrutta tutto lo spazio

Dettagli

Sistema Operativo - Gestione della Memoria per moderne CPU. Address Binding Dinamico in esecuzione mediante Segmentazione, Paginazione e Memoria

Sistema Operativo - Gestione della Memoria per moderne CPU. Address Binding Dinamico in esecuzione mediante Segmentazione, Paginazione e Memoria Sistema Operativo - Gestione della Memoria per moderne CPU. Address Binding Dinamico in esecuzione mediante Segmentazione, Paginazione e Memoria Virtuale (Swap su Disco Lista Argomenti Concetto di Address

Dettagli

LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI

LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI Read Online and Download Ebook LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI DOWNLOAD EBOOK : LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO Click link bellow and

Dettagli

Assembly. Modello x86

Assembly. Modello x86 Assembly Modello x86 1 Il microprocessore Un MICROPROCESSORE è un circuito integrato dotato di una struttura circuitale in grado di attuare un prefissato SET di ISTRUZIONI 2 Caratteristiche del microprocessore

Dettagli

REGISTRATION. Area Ricerca

REGISTRATION. Area Ricerca REGISTRATION Note: former students can skip the registration process and log in using their account (id123456) 1.1 HOW TO REGISTER: please, go to web page www.univr.it/applicationphd and select the item

Dettagli

REGISTRATION GUIDE TO RESHELL SOFTWARE

REGISTRATION GUIDE TO RESHELL SOFTWARE REGISTRATION GUIDE TO RESHELL SOFTWARE INDEX: 1. GENERAL INFORMATION 2. REGISTRATION GUIDE 1. GENERAL INFORMATION This guide contains the correct procedure for entering the software page http://software.roenest.com/

Dettagli

User Guide Guglielmo SmartClient

User Guide Guglielmo SmartClient User Guide Guglielmo SmartClient User Guide - Guglielmo SmartClient Version: 1.0 Guglielmo All rights reserved. All trademarks and logos referenced herein belong to their respective companies. -2- 1. Introduction

Dettagli

Canti Popolari delle Isole Eolie e di Altri Luoghi di Sicilia (Italian Edition)

Canti Popolari delle Isole Eolie e di Altri Luoghi di Sicilia (Italian Edition) Canti Popolari delle Isole Eolie e di Altri Luoghi di Sicilia (Italian Edition) L. Lizio-Bruno Click here if your download doesn"t start automatically Canti Popolari delle Isole Eolie e di Altri Luoghi

Dettagli

Famiglia dei processori INTEL

Famiglia dei processori INTEL Famiglia dei processori INTEL 1975 2002 8080-8086 - 80286-80386 - 80486 - Pentium - Pentium II-III-IV - Itanium Compatibilità del SW (assemby) 8086 80286 80386 80486 Pentium Pentium III Perché studiare

Dettagli

Hardware di un Computer

Hardware di un Computer Hardware di un Computer Monitor Mouse Tastiera Printer Disk CPU Graphics Adapter USB Controller Parallel Port Disk Controller BUS Memoria RAM Memoria ROM (BIOS) DMA CPU esegue istruzioni, effettua calcoli,

Dettagli

La CPU e la Memoria. Sistemi e Tecnologie Informatiche 1. Struttura del computer. Sistemi e Tecnologie Informatiche 2

La CPU e la Memoria. Sistemi e Tecnologie Informatiche 1. Struttura del computer. Sistemi e Tecnologie Informatiche 2 La CPU e la Memoria Sistemi e Tecnologie Informatiche 1 Struttura del computer Sistemi e Tecnologie Informatiche 2 1 I registri La memoria contiene sia i dati che le istruzioni Il contenuto dei registri

Dettagli

Sistemi Operativi. Introduzione all architettura IA-32 Lez. 15. Corso: Sistemi Operativi Danilo Bruschi A.A. 2014/2015

Sistemi Operativi. Introduzione all architettura IA-32 Lez. 15. Corso: Sistemi Operativi Danilo Bruschi A.A. 2014/2015 Sistemi Operativi Introduzione all architettura IA-32 Lez. 15 1 Microprocessori Intel Nel 1979 Intel introduce la famiglia dei microprocessore 8086 8086, 8087, 8088, e 80186 Processori a 16-bit con registri

Dettagli

LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI

LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI Read Online and Download Ebook LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI DOWNLOAD EBOOK : LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO Click link bellow and

Dettagli

Processore M68000: organizzazione della memoria

Processore M68000: organizzazione della memoria Corso di Calcolatori Elettronici I Processore M68000: organizzazione della memoria ing. Alessandro Cilardo Corso di Laurea in Ingegneria Biomedica Collegamento CPU-memoria Interfacciamento fisico tra processore

Dettagli

SISTEMA DI ILLUMINAZIONE PER VERRICELLI WINDLASS LIGHTING SYSTEM

SISTEMA DI ILLUMINAZIONE PER VERRICELLI WINDLASS LIGHTING SYSTEM Istruzioni per l uso Instructions for use SISTEMA DI ILLUMINAZIONE PER VERRICELLI WINDLASS LIGHTING SYSTEM WLS WINDLASS LIGHTING SYSTEM - 1 - Rev.01-2013 Italiano SISTEMA DI ILLUMINAZIONE PER VERRICELLI

Dettagli

Laboratorio di Amministrazione di Sistema (CT0157) parte A : domande a risposta multipla

Laboratorio di Amministrazione di Sistema (CT0157) parte A : domande a risposta multipla Laboratorio di Amministrazione di Sistema (CT0157) parte A : domande a risposta multipla 1. Which are three reasons a company may choose Linux over Windows as an operating system? (Choose three.)? a) It

Dettagli

UNIVERSITÀ DEGLI STUDI DI TORINO

UNIVERSITÀ DEGLI STUDI DI TORINO STEP BY STEP INSTRUCTIONS FOR COMPLETING THE ONLINE APPLICATION FORM Enter the Unito homepage www.unito.it and click on Login on the right side of the page. - Tel. +39 011 6704425 - e-mail internationalexchange@unito.it

Dettagli

UNIVERSITÀ DEGLI STUDI DI TORINO

UNIVERSITÀ DEGLI STUDI DI TORINO How to register online for exams (Appelli) Version updated on 18/11/2016 The academic programs and the career plan Incoming students can take exams related to the courses offered by the Department where

Dettagli

Pseudo-operatori. Lo pseudo-operatore ORG

Pseudo-operatori. Lo pseudo-operatore ORG Pseudo-operatori Viene usato per inizializzare il Program Location Counter (PLC) Sintassi: ORG $HEXADDR Lo pseudo-operatore END Viene usato per terminare il processo di assemblaggio e saltare all entry

Dettagli

Memory management. Le attività di memory management del SO per la condivisione da parte di più processi

Memory management. Le attività di memory management del SO per la condivisione da parte di più processi memory management 1 Memory management Le attività di memory management del SO per la condivisione da parte di più processi Ricordare quali parti della memoria sono attualmente in uso e quali no Allocare/disallocare

Dettagli

SRT064 BTH SRT051 BTH SRT052 BTH

SRT064 BTH SRT051 BTH SRT052 BTH KIT FOR TRUCK BRAKE TESTERS SRT051 BTH SRT052 BTH OPERATOR S MANUAL SRT064BTH SRT051BTH SRT052BTH CONTENTS 1. INTRODUCTION...1 2. Description of SRT064BTH Kit...2 3. Description of SRT051BTH Kit...2 4.

Dettagli

SOLUZIONI: Memoria virtuale

SOLUZIONI: Memoria virtuale SOLUZIONI: Memoria virtuale INTRODUZIONE Memoria Virtuale: Si parla di memoria virtuale quando la memoria principale viene utilizzata come cache per la memoria di massa (dischi, nastri): - I programmi

Dettagli

Struttura dei Sistemi di Calcolo

Struttura dei Sistemi di Calcolo Università di Udine Facoltà di Scienze MM.FF.NN. A.A. 2009-2010 Copyright c 2000 04 Marino Miculan (miculan@dimi.uniud.it) La copia letterale e la distribuzione di questa presentazione nella sua integrità

Dettagli

AGGIORNAMENTO MENSILE DI SICUREZZA MICROSOFT

AGGIORNAMENTO MENSILE DI SICUREZZA MICROSOFT AGGIORNAMENTO MENSILE DI SICUREZZA MICROSOFT SEGNALAZIONE DEL 16/12/2010 NR.: 15-2010 (LIVELLO DI RISCHIO: 3 SU 5) INTRODUZIONE Si segnala che Microsoft, nell'ambito del suo programma di aggiornamento

Dettagli

La memoria virtuale. La gerarchia di memorie. Indirizzo fisico. Memoria virtuale. Architetture Avanzate dei Calcolatori. Valeria Cardellini

La memoria virtuale. La gerarchia di memorie. Indirizzo fisico. Memoria virtuale. Architetture Avanzate dei Calcolatori. Valeria Cardellini La memoria Architetture Avanzate dei Calcolatori Valeria Cardellini Nelle lezioni precedenti { Memoria La gerarchia di memorie Registri Istruzioni, operandi L Cache Blocchi L2 Cache Blocchi Memoria Pagine

Dettagli

INSTALLATION GUIDE ITA-ENG CATALYZER YAMAHA T-MAX

INSTALLATION GUIDE ITA-ENG CATALYZER YAMAHA T-MAX INSTALLATION GUIDE ITA-ENG C o d e : Y 1 1 3 C A T w w w. t e r m i g n o n i. c o m Y113CAT L i s ta c o m p o n e n t i P a c k i n g l i s t 2 w w w. t e r m i g n o n i. c o m Y113CAT L i s ta c o

Dettagli

How to register online for exams (Appelli) Version updated on 23/10/2017

How to register online for exams (Appelli) Version updated on 23/10/2017 How to register online for exams (Appelli) Version updated on 23/10/2017 The academic programs and the career plan Incoming students can take exams related to the courses offered by the Department where

Dettagli

Linguaggi Corso M-Z - Laurea in Ingegneria Informatica A.A I/O, thread, socket in Java

Linguaggi Corso M-Z - Laurea in Ingegneria Informatica A.A I/O, thread, socket in Java Linguaggi Corso M-Z - Laurea in Ingegneria Informatica A.A. 2009-2010 Alessandro Longheu http://www.diit.unict.it/users/alongheu alessandro.longheu@diit.unict.it Esercitazione I/O, thread, socket in Java

Dettagli

LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI

LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI Read Online and Download Ebook LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI DOWNLOAD EBOOK : LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO Click link bellow and

Dettagli

Gerarchie di memoria. Gerarchie di memoria

Gerarchie di memoria. Gerarchie di memoria Gerarchie di memoria Salvatore Orlando Arch. Elab. - S. Orlando 1 Gerarchie di memoria I programmatori, per memorizzare i loro programmi e dati, necessiterebbero di memorie molto veloci e capienti La tecnologia

Dettagli

BUON GIORNO RAGAZZI! Oggi è il 13 ottobre, 2015

BUON GIORNO RAGAZZI! Oggi è il 13 ottobre, 2015 BUON GIORNO RAGAZZI! Oggi è il 13 ottobre, 2015 OBIETTIVO: Distinguish the different forms of Italian nouns and determine the correct form of nouns utilizing the appropriate grammar rules. 1A.1 Nouns and

Dettagli

Laboratorio di Architettura degli Elaboratori LabArch 2006 Secondo Quadimestre, a.a Docente: H. Muccini

Laboratorio di Architettura degli Elaboratori LabArch 2006 Secondo Quadimestre, a.a Docente: H. Muccini [http://www.di.univaq.it/muccini/labarch] Laboratorio di Architettura degli Elaboratori LabArch 2006 Secondo Quadimestre, a.a. 2005-2006 Docente: H. Muccini Lecture 15: - Macro - Eccezioni e interruzioni

Dettagli

Posta elettronica per gli studenti Email for the students

Posta elettronica per gli studenti Email for the students http://www.uninettunouniverstiy.net Posta elettronica per gli studenti Email for the students Ver. 1.0 Ultimo aggiornamento (last update): 10/09/2008 13.47 Informazioni sul Documento / Information on the

Dettagli

Microcontrollori 12/03/2014. Progettazione Sistemi Elettronici 2013/2014 1

Microcontrollori 12/03/2014. Progettazione Sistemi Elettronici 2013/2014 1 Microcontrollori 2013/2014 1 Microcontrollori 2013/2014 2 Microcontrollori CPU Instruction set -CISC Complex Instruction Set Computing (Intel x86 family; Motorola 680x0) -RISC Reduced Instruction Set computer

Dettagli

19 touchscreen display

19 touchscreen display PH8200smart PH Smart is a new generation of integrated-automation PH presses, now with an even more powerful digital set-up and monitoring system, providing immediate control and further productivity advantages.

Dettagli

Hard Disk Drive Duplicator Dock USB 3.0 to SATA HDD Duplicator. StarTech ID: SATDOCK22RU3

Hard Disk Drive Duplicator Dock USB 3.0 to SATA HDD Duplicator. StarTech ID: SATDOCK22RU3 Hard Disk Drive Duplicator Dock USB 3.0 to SATA HDD Duplicator StarTech ID: SATDOCK22RU3 The SATDOCK22RU3 USB 3.0 to SATA Hard Drive Duplicator Dock can be used as a standalone SATA hard drive duplicator,

Dettagli

Memoria Virtuale. Lezione 6-7 Sistemi Operativi

Memoria Virtuale. Lezione 6-7 Sistemi Operativi Memoria Virtuale Lezione 6-7 Sistemi Operativi Problemi implementativi Dal punto di vista del SO la realizzazione di un sistema di VM richiede la soluzione di una serie di problemi: Individuazione di strutture

Dettagli

INTERNET & MARKETING INNOVATIVE COMMUNICATION.

INTERNET & MARKETING INNOVATIVE COMMUNICATION. INTERNET & MARKETING INNOVATIVE COMMUNICATION www.sunet.it Passion Our passion to what we do every day allows us to have a special creativity and constantly improve the process of realization and execution.

Dettagli

Si avrà quindi Logical Address e Physical Address

Si avrà quindi Logical Address e Physical Address C1 APPENDICE. SIMULATORE DEGLI INDIRIZZI Permette di svolgere esercizi di traduzione da indirizzi logici a indirizzi fisici. Esempio con tabella delle pagine a 1 livello Tabella delle pagine a 1 livello

Dettagli

Lezione 19 Memoria Virtuale

Lezione 19 Memoria Virtuale Lezione 9 Memoria Virtuale http://www.dii.unisi.it/~giorgi/didattica/arcal All figures from Computer Organization and Design: The Hardware/Software Approach, Second Edition, by David Patterson and John

Dettagli

Gerarchie di memoria. Gerarchie di memoria

Gerarchie di memoria. Gerarchie di memoria Gerarchie di memoria Salvatore Orlando Arch. Elab. - S. Orlando 1 Gerarchie di memoria I programmatori hanno l esigenza di avere memorie sempre più veloci e capienti, per poter memorizzare programmi e

Dettagli

Exam of DIGITAL ELECTRONICS June 21 st, 2010 Prof. Marco Sampietro

Exam of DIGITAL ELECTRONICS June 21 st, 2010 Prof. Marco Sampietro Exam of DIGITAL ELECTRONICS June 21 st, 2010 Prof. Marco Sampietro Matr. N NAME Digital CMOS circuit Si consideri il seguente circuito digitale realizzato con una tecnologia CMOS avente le seguenti caratteristiche:

Dettagli

Gestione della memoria

Gestione della memoria Gestione della memoria Gestione della memoria In un sistema multiprogrammato il numero di processi è > del numero di processori, ciò implica: unità di elaborazione virtuale memoria virtuale Un gestore

Dettagli

Esempio con Google Play tore Example with Google Play tore

Esempio con Google Play tore Example with Google Play tore Guida all installazione ed uso dell App VR Tour Camerata Picena Per installare l App occorre aprire lo Store del vostro smartphone (Play Store o App Store) e cercare l App con parola chiave Camerata Picena.

Dettagli

Gestione della memoria

Gestione della memoria Testo di rif.to: [Congiu] 6.2, 6.3 (pg. 2-28) 6.b Gestione della memoria Mapping and Management Unit (MMU) Paginazione della memoria Segmentazione della memoria Memoria virtuale La gestione della memoria

Dettagli

Architettura x86 a 64 bit

Architettura x86 a 64 bit Architettura x86 a 64 bit Ovvero come l architettura x86 a 32 bit è stata portata a 64 bit 1 Per cominciare Contenuto Storia L architettura a 32 bit L architettura a 64 bit Avvertenza Per abitudine ci

Dettagli

IL GIOVANE HOLDEN FRANNY E ZOOEY NOVE RACCONTI ALZATE LARCHITRAVE CARPENTIERI E SEYMOUR INTRODUZIONE BY JD SALINGER

IL GIOVANE HOLDEN FRANNY E ZOOEY NOVE RACCONTI ALZATE LARCHITRAVE CARPENTIERI E SEYMOUR INTRODUZIONE BY JD SALINGER IL GIOVANE HOLDEN FRANNY E ZOOEY NOVE RACCONTI ALZATE LARCHITRAVE CARPENTIERI E SEYMOUR INTRODUZIONE BY JD SALINGER READ ONLINE AND DOWNLOAD EBOOK : IL GIOVANE HOLDEN FRANNY E ZOOEY NOVE RACCONTI ALZATE

Dettagli

Gestione della memoria

Gestione della memoria Università di Udine Facoltà di Scienze MM.FF.NN. Laurea in TWM A.A. 2015-2016 Copyright c 2000 04 Marino Miculan (miculan@dimi.uniud.it) La copia letterale e la distribuzione di questa presentazione nella

Dettagli

Calcolo prestazioni cache (1)

Calcolo prestazioni cache (1) Calcolo prestazioni cache (1) Consideriamo gcc: miss rate x istruzioni = 2% miss rate x dati = 4% frequenza di letture e scritture=36% Consideriamo inoltre un sistema con: CPU: Clock=3Ghz, CPI ideale =1

Dettagli

U/D (SELEZIONE UP/DOWN) U/D (UP/DOWN SELECTION )

U/D (SELEZIONE UP/DOWN) U/D (UP/DOWN SELECTION ) U/D (SELEZIONE UP/DOWN) U/D (UP/DOWN SELECTION ) Caratteristiche di funzionamento up/down - segnale di input ROTAZIONE DELL ALBERO IN SENSO ORARIO (CW) (Fig 21) Il segnale Alto ("HIGH") applicato al pin

Dettagli

LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI

LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI Read Online and Download Ebook LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI DOWNLOAD EBOOK : LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO Click link bellow and

Dettagli

Assembler di Spim. Assembler di SPIM. Struttura di un programma assembler. Direttive

Assembler di Spim. Assembler di SPIM. Struttura di un programma assembler. Direttive Assembler di Spim Assembler di SPIM Il programma è organizzato in linee Ogni linea può contenere un commento che parte dal carattere # e si estende fino alla fine della linea Ogni linea che non sia bianca

Dettagli

Copyright 2012 Binary System srl 29122 Piacenza ITALIA Via Coppalati, 6 P.IVA 01614510335 - info@binarysystem.eu http://www.binarysystem.

Copyright 2012 Binary System srl 29122 Piacenza ITALIA Via Coppalati, 6 P.IVA 01614510335 - info@binarysystem.eu http://www.binarysystem. CRWM CRWM (Web Content Relationship Management) has the main features for managing customer relationships from the first contact to after sales. The main functions of the application include: managing

Dettagli

WELCOME. Go to the link of the official University of Palermo web site www.unipa.it; Click on the box on the right side Login unico

WELCOME. Go to the link of the official University of Palermo web site www.unipa.it; Click on the box on the right side Login unico WELCOME This is a Step by Step Guide that will help you to register as an Exchange for study student to the University of Palermo. Please, read carefully this guide and prepare all required data and documents.

Dettagli

Esercizio FAT 1. Soluzione: 1. Capacità del disco: 2 24 blocchi (3 byte=24 bit) 2

Esercizio FAT 1. Soluzione: 1. Capacità del disco: 2 24 blocchi (3 byte=24 bit) 2 Esercizio FAT 1 In un disco con blocchi di 1 Kbyte (= 2 10 byte), è definito un file system FAT. Gli elementi della FAT sono in corrispondenza biunivoca con i blocchi fisici del disco. Ogni elemento ha

Dettagli

Architettura del processore. Modello di calcolatore. Caratteristiche del processore. Caratteristiche del processore. Fondamenti di Informatica

Architettura del processore. Modello di calcolatore. Caratteristiche del processore. Caratteristiche del processore. Fondamenti di Informatica FONDAMENTI DI INFORMATICA Prof PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Architettura e funzionamento del calcolatore 20 Pier Luca Montessoro (si veda la nota di copyright

Dettagli

GESTIONE DEI TEMPI CON IL TIMER1 DEL PIC16F876

GESTIONE DEI TEMPI CON IL TIMER1 DEL PIC16F876 GESTIONE DEI TEMPI CON IL TIMER1 DEL PIC16F876 6.0 TIMER1 MODULE The Timer1 module is a 16-bit timer/counter consisting of two 8-bit registers (TMR1H and TMR1L), which are readable and writable. The TMR1

Dettagli

LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI

LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI Read Online and Download Ebook LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO TESTAMENTO VERSIONE RIVEDUTA BY GIOVANNI LUZZI DOWNLOAD EBOOK : LA SACRA BIBBIA: OSSIA L'ANTICO E IL NUOVO Click link bellow and

Dettagli

FRANGISOLE SOLAR SHADING SYSTEM PEШЁTЧATЫE CИCTEМЫ

FRANGISOLE SOLAR SHADING SYSTEM PEШЁTЧATЫE CИCTEМЫ FRANGISOLE SOLAR SHADING SYSTEM PEШЁTЧATЫE CИCTEМЫ ЗATEHEHИЯ I frangisole esterni sono studiati per ridurre il carico termico sugli edifici. In alcuni casi, specifiche leggi impongono il loro utilizzo.

Dettagli

Trusted Intermediaries

Trusted Intermediaries Sicurezza Trusted Intermediaries Symmetric key problem: How do two entities establish shared secret key over network? Solution: trusted key distribution center (KDC) acting as intermediary between entities

Dettagli

Università degli Studi di Padova - Corso di Laurea in Informatica

Università degli Studi di Padova - Corso di Laurea in Informatica Università degli Studi di Padova - Corso di Laurea in Informatica Regole dell'esame Il presente esame scritto deve essere svolto in forma individuale in un tempo massimo di 45 min dalla sua presentazione.

Dettagli

Tutto il VoIP in 45 minuti!! Giuseppe Tetti. Ambiente Demo. VoIP IP PBX SIP

Tutto il VoIP in 45 minuti!! Giuseppe Tetti. Ambiente Demo. VoIP IP PBX SIP Tutto il in 45 minuti!! Giuseppe Tetti Ambiente Demo 1 Ambiente Demo Ambiente Demo 2 Ambiente Demo ATA Ambiente Demo Internet ATA 3 Ambiente Demo Internet ATA Rete Telefonica pubblica Ambiente Demo Internet

Dettagli

KULLEĠĠ SAN BENEDITTU Secondary School, Kirkop

KULLEĠĠ SAN BENEDITTU Secondary School, Kirkop KULLEĠĠ SAN BENEDITTU Secondary School, Kirkop HALF YEARLY EXAMINATION 2014/2015 Level 4-6 FORM 2 ITALIAN TIME: 30 min Teacher s Paper Comprensione d Ascolto Please first read the instructions carefully

Dettagli

River lampada a sospensione / hanging lamp

River lampada a sospensione / hanging lamp lampada a sospensione / hanging lamp Designer Arch. Silvio Stefani Fotografia/Photographi Andrea Miatto Ditre Group xxxxxxx Sistema di illuminazione a sospensione e modulare; ispirato al progetto della

Dettagli

Si faccia riferimento all Allegato A - OPS 2016, problema ricorrente REGOLE E DEDUZIONI, pagina 2.

Si faccia riferimento all Allegato A - OPS 2016, problema ricorrente REGOLE E DEDUZIONI, pagina 2. Scuola Sec. SECONDO Grado Gara 2 IND - 15/16 ESERCIZIO 1 Si faccia riferimento all Allegato A - OPS 2016, problema ricorrente REGOLE E DEDUZIONI, pagina 2. Sono date le seguenti regole: regola(1,[a],b)

Dettagli

NATIONAL SPORT SCHOOL

NATIONAL SPORT SCHOOL NATIONAL SPORT SCHOOL Mark HALF-YEARLY EXAMINATION 2016 Level 4-6 FORM 1 ITALIAN TIME: 30 minutes LISTENING COMPREHENSION TEST (20 punti) Teacher s Paper Please first read the instructions carefully by

Dettagli

CALCOLATORI ELETTRONICI

CALCOLATORI ELETTRONICI CALCOLATORI ELETTRONICI Giuseppe Coldani Tel. 0382 985678 e-mail: giuseppe.coldani@unipv.it giuseppe.coldani@tin.it orario delle lezioni: Mercoledì 14.00-18.00 orario di ricevimento: su appuntamento 1

Dettagli

Design, Quality & Production Made in Italy GENERATORI D ARIA. Scheda Tecnica Data Sheet. Caldaie Termostufe Termocamini Stufe

Design, Quality & Production Made in Italy GENERATORI D ARIA. Scheda Tecnica Data Sheet. Caldaie Termostufe Termocamini Stufe Design, Quality & Production Made in Italy Scheda Tecnica Data Sheet Caldaie Termostufe Termocamini Stufe www.pasqualicchio.it Caratteristiche tecniche / Technical Specifications 40 60 80 120 150 200 270

Dettagli

ELTeach. Ottmizza lia preparazione pedagogica dei docenti all insegnamento dell inglese in inglese

ELTeach. Ottmizza lia preparazione pedagogica dei docenti all insegnamento dell inglese in inglese ELTeach Ottmizza lia preparazione pedagogica dei docenti all insegnamento dell inglese in inglese Porta a risultati quantificabili e genera dati non ricavabili dalle sessioni di formazione faccia a faccia

Dettagli

Esercitazione su Gerarchie di Memoria

Esercitazione su Gerarchie di Memoria Esercitazione su Gerarchie di Memoria Introduzione Memoria o gerarchie di memoria: cache, memoria principale, memoria di massa etc. (con possibilità di fallimenti nell accesso) o organizzazione, dimensionamento,

Dettagli

Hard Disk Drive Duplicator Dock USB 3.0 to SATA HDD Duplicator

Hard Disk Drive Duplicator Dock USB 3.0 to SATA HDD Duplicator Hard Disk Drive Duplicator Dock USB 3.0 to SATA HDD Duplicator Product ID: SATDOCK22RU3 The SATDOCK22RU3 USB 3.0 to SATA Hard Drive Duplicator Dock can be used as a standalone SATA hard drive duplicator,

Dettagli

CUSCINETTI A RULLINI NEEDLE ROLLER BEARINGS

CUSCINETTI A RULLINI NEEDLE ROLLER BEARINGS CUSCINETTI A RULLINI NEELE ROLLER BEARINGS Cuscinetti a rullini Needle roller bearings I cuscinetti a rullini NBS sono composti da corpi volventi di forma cilindrica, ed anello esterno e/o interno hanno

Dettagli

Semiconductor Memories. Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic Paolo Spirito

Semiconductor Memories. Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic Paolo Spirito Semiconductor Memories Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic Paolo Spirito Read-only memory cells Inserzione di opportuni elementi nei nodi della matrice nei quali si vuole codificare una

Dettagli

Progetto E-CLIL. Anno scolastico

Progetto E-CLIL. Anno scolastico Progetto E-CLIL ITS Cardano Pavia 5 CI Studenti: Belcore Daniel Boccazzi Andrea De Paolis Francesco Palumbo Patrick Andrew Pasi Samuele Pilyanskij Sviatoslav SCUOLE COINVOLTE ITS Caramuel Vigevano 5 Informatica

Dettagli

DIAGRAMMI TEMPORALI relativi all'esecuzione di una istruzione e agli accessi alla memoria:

DIAGRAMMI TEMPORALI relativi all'esecuzione di una istruzione e agli accessi alla memoria: DIAGRAMMI TEMPORALI relativi all'esecuzione di una istruzione e agli accessi alla memoria: 1 Memoria centrale: è costituita da una sequenza ordinata di registri; ciascun registro è individuato da un indirizzo;

Dettagli

Enel App Store - Installation Manual - Mobile

Enel App Store - Installation Manual - Mobile Model Design Digital Revolution Enel App Store - Installation Manual - Mobile V 1.1 Manual Questo documento contiene informazioni di proprietà di Enel SpA e deve essere utilizzato esclusivamente dal destinatario

Dettagli