Misure sul timer 555

Transcript

1 Misure sul timer 555 Verifica circuitale del timer 555 in configurazione Astabile (multivibratore Per lo svolgimento di questa prova, bisogna innanzitutto studiare le caratteristiche interne del timer 555, i blocchi costitutivi ed i vari impieghi. INODZIONE Il timer (temporizzatore 555 è un circuito integrato lineare introdotto dalla Signetics nel 97 con tecnologia bipolare. Attualmente è prodotto da diverse ditte, in tecnologia si bipolare che CMOS; inoltre si trovano in commercio, con sigla 556, integrati costituiti da due 555 indipendenti. Il 555 può produrre accurate temporizzazioni, da alcuni microsecondi ad alcune decine di minuti; alimentato a 5V, ha un uscita L compatibile; la presenza di un driver, infine, permette di avere all uscita una corrente fino a 00 ma, assorbita o erogata a seconda del livello, rispettivamente, basso o alto dell uscita stessa. Vediamo ora come si presenta lo schema a blocchi interno e la piedinatura del 555 GND rigger 8 7 O eset Vcc Scarica Soglia Controllo Esso è composto essenzialmente da un partitore resistivo, costituito da tre resistenze uguali (di valore 5 KΩ, da due comparatori Comp e Comp,da un latch S, da uno stadio di uscita di tipo totem polee da un transistore di scarica. Vediamo ogni blocco funzionale ed indichiamone le caratteristiche: Pagina di

2 PAIOE ESIIVO Analizzando la sua composizione interna, possiamo notare tre resistori uguali da 5 kω, aventi lo scopo di dividere la tensione di alimentazione Vcc in tre tensioni multiple di ⅓ di Vcc; infatti tra il resistore inferiore e massa (cioè sul morsetto non invertente del comparatore inferiore, abbi amo una tensione pari a ⅓ Vcc; tra il secondo resistore e la massa (cio è sul morsetto invertente del comparatore superiore, abbiamo una tensione pari a ⅔ Vcc; infine sul terzo resistore dal basso abbiamo l intero valore della tensione Vcc. ali tensioni servono come tensioni di riferimento per i due comparatori interni. PIMO COMPAAOE Il primo comparatore (Comp in connessione non invertente, ha una tensione di riferimento sul V Vcc morsetto invertente pari a 3, mentre il morsetto non invertente è disponibile all'esterno dell'integrato sul piedino 6 (detto soglia. In pratica quando la tensione sul piedino 6 è maggiore di ⅔ Vcc l'uscita del primo comparatore si porta a livello logico alto, cioè logico; quando, invece, la tensione è inferiore a ⅔ Vcc, l'uscita si porta a livello basso, cioè 0 logico. SECONDO COMPAAOE Il secondo comparatore (Comp in connessione invertente, ha una tensione di riferimento sul V Vcc morsetto non invertente pari a 3, mentre il morsetto invertente è disponibile all'esterno dell'integrato sul piedino (detto trigger. Quando la tensione sul piedino è maggiore di ⅓ Vcc l'uscita del secondo comparatore si porta a livello logico basso; quando, invece, la tensione è inferiore a ⅓ Vcc l'uscita si porta a livello alto. Le uscite dei due comparatori sono applicate agli ingressi di un latch di tipo S-. Quest ultimo è un circuito logico con due ingressi (set e reset e due uscite (Q e Q\. LACH S Il Latch S è un dispositivo che fa parte di quei sistemi logici sequenziali di cui spesso è necessario disporre nell elettronica digitale e in cui la configurazione assunta dalle uscite è determinata non solo dalla configurazione degli ingressi, come in un semplice circuito combinatorio, ma anche dall informazione dello stato precedente, che il dispositivo stesso ha memorizzato e trattenuto in uscita. Possono essere costituiti da porte NO o NAND, con collegamenti in retroazione (feedback. Per capire il funzionamento di questo dispositivo prendiamo l esempio a porte NO (la stessa dinamica può essere semplicemente utilizzata per quello a porte NAND. Pagina di

3 Il Latch S è un sistema asincrono e rappresenta l operatore fondamentale della logica sequenziale. Dallo schema interno si vede che le uscite Q e Q sono mandate in ingresso e questo fa si che il segnale in uscita sia condizionato dalle transizioni che lo hanno preceduto. I due ingressi S (set ed (reset forniscono i segnali di comando per il sistema. Se essi sono entrambi a livello basso, l uscita conserva il valore precedente, nel momento in cui S va a livello alto allora anche Q sarà a livello alto. Il segnale applicato in ingresso va ad azzerare il dispositivo. Nel momento in cui sia S che dovessero trovarsi a livello alto si avrebbe uno stato instabile o meglio impossibile dato che le due uscite devono essere tra loro complementari e invece in tal caso risulterebbero uguali. tabella tabella Nella tabella sono evidenziate anche le transizioni interne, è cioè messa in evidenza l influenza che l uscita di uno stato precedente Qn ha su uno stato futuro Qn+. Nella tabella sono evidenziati gli stati interni del latch. Da cui ricaviamo la tabella degli stati: 00/0 0/0 0/ 0 0/0 00/ 0/ Pagina 3 di

4 Vediamo ora come si comporta questo blocco nel timer 555: Fase Quando la tensione di trigger scende al di sotto di Vcc/3, l uscita di Comp passa a livello alto, il latch ha ingresso S =, per cui l uscita risulta settata: Q =, Q = 0. L uscita del 555 è pertanto a livello; il transistor è interdetto, quindi il piedino 7 si trova isolato da massa, permettendo la carica del condensatore(che di solito viene applicato al piedino 7. ale situazione permane, data la presenza del latch, quando l ingresso di trigger ritorna al di sopra di Vcc/3, purchè l ingresso di Soglia rimanga ad una tensione inferiore a /3 Vcc. Fase Il comparatore Comp ha invece la funzione di permettere il reset del latch. Infatti, quando la tensione di Soglia supera /3 Vcc, l uscita di Comp passa a livello alto, è =, quindi il latch è resettato: Q = 0, Q =. L uscita del 555 passa a livello basso ; il transistor va in saturazione, permettendo la scarica del condensatore. ale situazione permane quando la tensione di Soglia scende al di sotto di /3 Vcc, data la presenza del latch. SADIO DI SCIA Sull'uscita Q è applicato un invertitore, che trasforma l'uscita Q in uscita Q, ed inoltre permette una elevata corrente in uscita. Infatti come detto prima esso è un driver erogando una corrente in uscita fino a 00 ma, pertanto vanta un FAN-O molto elevato di porte a valle comandate (driver. Il Controllo di tensione (Control voltage sul piedino 5 permette di variare la tensione del terminale invertente di Comp ed è utilizzato, ad esempio, negli oscillatori controllati in tensione e nella modulazione ad impulsi di larghezze e di posizione. Quando non è usato, non deve essere lasciato fluttuante, bensì collegato a massa tramite un condensatore da 0 nf il quale, mentre cortocircuita a massa eventuali disturbi captati dal terminale, isola in continua il partitore dalla massa. Il terminale di ESE (piedino 4, portato a livello basso ( < 0,4 V, determina il reset del latch, indipendentemente dal livello degli altri ingressi, portando a livello basso l uscita e il transistor interno in conduzione. Esso viene usato, in particolare, quando si inizia un nuovo ciclo di temporizzazione. Pagina 4 di

5 Le principali caratteristiche elettriche sono le seguenti: ensione d alimentazione: Corrente d alimentazione massima: empo di salita tipico dell uscita: empo di discesa tipico dell uscita: Errori di temporizzazione: compresa tra 4,5V (min e 6V (max. 5 ma (nelle condizioni di tensione di alimentazione di 5V e uscita a livello basso 00 ns 00 ns l errore di temporizzazione è contenuto entro il valore tipico dell % del valore teorico; La deriva per variazioni di tensioni d alimentazione è tipicamente contenuta entro lo 0,0% / V; La deriva per variazioni di temperatura è tipicamente contenuta entro 50 ppm/ C Valori tipici di tensione e corrente degli ingressi e dell uscita: ensione ensione di reshold: ⅔ Vcc ensione di rigger: ⅓ Vcc ensione di reset: 0,7 V (tipica ensione d uscita tipica a livello alto: ensione d uscita tipica a livello basso: Corrente Corrente di reshold: 0, μa Corrente di rigger: 0,5 μa Corrente di reset: 0, ma (tipica,5 V (nelle condizioni di tensione d alimentazione di 5 V e di corrente fornita all uscita di 00 ma; 3,3 V (nel caso di tensione di alimentazione di 5 V e di corrente fornita all uscita di 00 ma.,5 V (nelle condizioni di tensione d alimentazione di 5 V e di corrente fornita all uscita di 00 ma; 0,5 V (nel caso di tensione di alimentazione di 5 V e di corrente fornita all uscita di 5 ma. Le configurazioni utilizzate per il trigger sono come multivibratore, pertanto diamo qualche cenno sui multivibratori, le principali caratteristiche e poi esamineremo la configurazione oggetto di questa relazione. Pagina 5 di

6 I MLIVIBAOI I multivibratori sono dei dispositivi che presentano la caratteristica di fornire un segnale d uscita che può commutare tra due soli valori possibili di tensione, indicati anche come stati del sistema. I multivibratori vengono classificati come segue:. Bistabili, quando i due stati possibili del sistema sono stabili e di conseguenza il segnale d uscita mantiene il proprio livello di tensione per un tempo indeterminato e quindi il passaggio da uno stato all altro avviene soltanto tramite un comando esterno, indicato come trigger.. Monostabili, quando il sistema presenta un solo stato stabilee da uno stato quasi stabile. Il passaggio dallo stato stabile e a quello quasi stabile avviene soltanto tramite un comando esterno(trigger, mentre il passaggio inverso avviene invece spontaneamente (senza trigger. Infatti il sistema torna da solo nello stato stabile dopo un tempo determinato dagli elementi presenti nel circuito (parametri costruttivi. Il livello di tensione associato allo stato stabile, invece, rimane per un tempo indeterminato e la sua durata non è legata al circuito stesso ma alla presenza di un trigger applicato dall esterno. Questi dispositivi sono impiegati per generare impulsi rettangolari di durata determinata. 3. Astabili, quando entrambi gli stati sono instabili e l uscita oscilla tra i due livelli di tensione. La commutazione tra uno stato e l altro è spontanea, senza trigger (senza alcun segnale d ingresso, e la durata di entrambi gli stati o frequenza di lavoro è determinata dal circuito stesso (parametri costruttivi. Pertanto otteniamo un generatore d onda quadra con frequenza fissata dal valore dei componenti del circuito. Pagina 6 di

7 ESECZIONE DEL POGEO Vediamo come si presenta il circuito nella configurazione Astabile: Funzionamento dell astabile:. fase di carica Supponiamo che per t= 0 il condensatore C sia scarico (v C = 0; gli ingressi dei due comparatori sui piedini e 6 si trovano a livello basso; il comparatore superiore (comp dà in uscita un livello basso, quindi =0; il comparatore inferiore (comp dà in uscita un livello alto, quindi S=; di conseguenza il latch è settato, il latch S- pone l'uscita Q a, mentre Q = 0; l'uscita del timer, sul piedino 3 si trova a livello ALO; il transistor è interdetto, perché la base non è polarizzata direttamente, il piedino 7 si trova isolato da massa, il condensatore C inizia a caricarsi attraverso i resistori ed che si trovano in serie. Il condensatore C tende a portarsi alla tensione di alimentazione Vcc, con costante di tempo ( C Quando la tensione ai capi del condensatore C raggiunge il valore di Vcc/3, il comparatore inferiore commuta e si porta a livello basso, S=0; i latch S- non commuta perché anche =0, e quindi la parte restante del circuito resta nello stato precedente, ed il condensatore continua a caricarsi. Per cui l equazione di carica è: v C Vcc 3 Vcc ( Vcc e (. t Pagina 7 di

8 La carica è interrotta all istante t = perché il condensatore C raggiunge una tensione pari a Vcc/3 Pertanto l equazione. diventa: Vcc Vcc Vcc ( Vcc e 3 3 da cui si ottiene l intervallo di tempo di carica : C ln 0,693 ( C ( v C Vcc Vcc/3 Vcc/3 0 t. fase di scarica Il condensatore C, a regime, è inizialmente carico con una tensione v C = Vcc/3 allora il comparatore superiore commuta, portando la sua uscita a livello alto; =; il latch S- azzera la sua uscita Q; Q = ; l'uscita dell'integrato si porta a livello basso; il transistor va in saturazione, mettendo il piedino 7 del timer a massa; il condensatore è costretto a scaricarsi attraverso il solo resistore. con costante di tempo pari a : C Pertanto possiamo scrivere l equazione di scarica del condensatore: v C t Vcc e 3 da cui si ottine l intervallo di tempo di scarica per t = : C ln 0, 693 C Pagina 8 di

9 v C Vcc/3 Vcc/3 0 t 3. Quando la tensione del condensatore C scende al di sotto di Vcc/3 allora il comparatore inferiore commuta, portando S =, mentre già era a zero appena iniziata la scarica; quindi il latch S- avendo S= porta la sua uscita Q a, e Q negato a 0; l'uscita del timer si porta a livello alto; il transistor è interdetto, il piedino 7 è staccato da massa, il condensatore inizia a ricaricarsi, ripetendo il ciclo precedente. Ora semplicemente ricaviamoci il periodo di oscillazione dell astabile: La cui frequenza di oscillazione, sarà:,693( C (. 0 f (,44 C (.3 Il duty cycle δ, definito come rapporto fra l intervallo di tempo in cui l uscita è alta e l intero periodo di oscillazione, vale: ( (.4 ( Si noti che l onda in uscita non è simmetrica (duty cycle 50%,perché la costante di tempo di carica τ è maggiore della costante di tempo di scarica τ del condensatore. Pagina 9 di

10 I diagrammi della v C e della v O sono i seguenti: v C Vcc/3 Vcc/3 0 t V O Vcc 0 t È impossibile ottenere un duty-cycle pari al 50%, cioè =, cioè il tempo in cui la forma d'onda è a livello alto è uguale al tempo in cui la forma d'onda è a livello basso; per ottenere questo dovremmo porre = 0; però è la resistenza di collettore del transistor interno, e non può avere valori molto bassi per evitare di bruciare il transistor. Per ottenere duty-cicle vicini al 50% possiamo usare per valori intorno ai KΩ ed usare per valori molto più alti di. CIEI DI POGEO Il circuito astabile viene comunemente impiegato per generare oscillazioni di frequenza dai decimi di hertz fino a 00 KHz; il limite superiore è causato dai ritardi di propagazione nel 555. I valori delle resistenze sono di solito compresi fra alcune centinaia di ohm e alcuni megaohm; il condensatore C è comunemente compreso fra 000 pf e 00 μf. Pagina 0 di

11 Per ovviare al problema del duty cycle si aggiunge un diodo in parallelo a : Questo semplice inserimento ha un effetto considerevole sul funzionamento del circuito. In tal modo durante la carica del condensatore C il diodo D è polarizzato direttamente e si comporta come un corto circuito, il condensatore si carica solo attraverso ; durante la scarica del condensatore il diodo è polarizzato inversamente, quindi è come un circuito aperto, permettendo al condensatore di scaricarsi attraverso. Il condensatore di 0 nf serve come livellamento della tensione di riferimento. Il morsetto di ESE va collegato a + Vcc, in modo da escluderlo. Scelto un valore di >> (per avere un duty cycle vicino al 50%, un valore di frequenza di oscillazione ed il valore di duty cycle; dalla (.4 si ricava: ( e per la (.3, si ricava: C (,44 f Pagina di

12 Per il nostro progetto, si sono ricavati i seguenti parametri progettuali: f = 5 KHz δ = 0,55 = KΩ =,7 KΩ C = 0,78 nf 0 nf C disaccop = 47μF Vi è inoltre nel circuito, come si vede un condensatore di disaccoppiamento che serve ad eliminare la continua in uscita dal circuito ed eventuali rumori dovuti dalle resistenze connesse o propriamente dal 555. Mentre il diodo LED con l eventuale resistenza D in serie collegati in uscita dal nostro circuito, sono utilizzati per visionare a livello logico i livelli di tensione in uscita qualora non si facesse uso dell oscilloscopio. In questa esercitazione non ne faremo uso praticamente poiché utilizzeremo l oscilloscopio per visualizzare le forme d onda. SIMLAZIONE Con una tensione di alimentazione di 5 V, tipica per i sistemi digitali, andiamo ad generare un onda quadra con l ausilio del programma di simulazione Electronics Workbench. Il circuito si persenta così: Chiaramente una buona simulazione deve essere tale da potersi avvicinare il più possibile alla realtà, pertanto siccome per i componenti discreti abbiamo: na tolleranza del 5% per le resistenze; na tolleranza del 5% per le capacità; tilizzeremo un 555 del tipo S555CN (S semiconductor; Pagina di

13 Inseriamo i dati reali di questi componenti nel simulatore e vediamo come il circuito si comporta, visualizziamo sull oscilloscopio cosa è accaduto: In questa figura è evidenziato il segnale v C di carica del condensatore (rosso e il segnale rettangolare in uscita v O (blu. Come si vede il periodo di oscillazione vale = + =87,8756 μs Andiamo ora ad interrogare il simulatore Pagina 3 di

14 Come si vede dalla simulazione, l onda quadra in uscita non ha una pendenza brusca, chiaramente questa è solo una simulazione, pertanto nella realtà quando andremo in laboratorio visualizzeremo una certa pendenza. Ed anche a livello alto ci saranno chiaramente dei ripple che dovranno essere misurati. MISE SLL ASABILE Su questa sezione bisogna soffermarsi molto poiché è alla base del nostro progetto, ma è anche alla base di ciò che bisogna fare per un qualsiasi dispositivo, ovvero testarlo. In questo caso tratteremo la parte relativa alle misure in oggetto, ovvero quelle che comportano chiaramente ad un circuito che in uscita genera un onda quadra. Le dovute analisi si riferiscono al fatto che abbiamo a che fare non con una simulazione al computer, ma con componenti reali che hanno una certa tolleranza, un certo distacco da quello che il costruttore inserisce nei datascheet e poi anche perché quando andremo a misurare ad esempio la frequenza di oscillazione dell astabile, dai dati di progetto sappiamo che essa deve essere circa 5 KHz, però nell oscilloscopio ci sarà comunque una certa differenza. Pertanto qui di seguito sono riportate le formule per ricavare l incertezza di misura dei vari parametri dell astabile (frequenza, duty cycle ecc. Infine ci soffermeremo molto sul ripple agente a livello alto. In questa relazione che riguarda il trattamento dei dati di misura ci si sofferma non sul progetto ma in particolar modo sulle conseguenze che i dispositivi hanno sul progetto, ovvero le resistenze di partizione e la capacità che regola la frequenza. Nella formula del calcolo della frequenza di oscillazione del 555 il componente che può modificare interagire in maniera sostanziale è il condensatore C e quindi si è pensato di variare la frequenza in funzione della capacità C e di far rimanere costanti le due resistenze. FEQENZA Chiaramente per il progetto ci limitiamo alla formula data in precedenza: Pagina 4 di

15 f (,44 C (. Ma come si vede essa è formata da parametri quali, e C non sono certi poiché sono affetti da tolleranza. Quindi ci sarà una certa incertezza nel valutare la frequenza di oscillazione dell astabile. icaviamola: tilizzando il metodo delle derivate parziali e la formula (., ottengo: f df 36 5 C ( 36 5 C ( f EOICO f d d 7 d 5 C ( E f dc C 36 5 C ( 7 E 5 C ( 5 C Da cui ottengo l' incertezza : d 7 5 C ( 5 C 5 C 36 dc ( 36 E ( 36 ( C C Ef Attenzione, questa incertezza ricavata è in funzione dei parametri consegnati dai costruttori. Pertanto si intende la tolleranza di ogni singolo componente e non incertezze derivate da strumenti. Siccome sono state utilizzate resistenze con ultima banda colorata: OO allora ho una incertezza del 5%. Mentre le capacità C sono di tipo elettrolitico pertanto hanno una tolleranza del 5%. Si considera l incertezza assoluta dei componenti in questo tipo: per le resistenze u per i condensatori C u C C Invece nel test di laboratorio si è utilizzato l oscilloscopio, con cui sono state fatte misure sul periodo della forma d onda in uscita (rettangolare e pertanto si ricava la frequenza di oscillazione ed utilizzando il manuale ci si ricava l incertezza di misura. f (. Siccome non conosco le specifiche di incertezza sulla frequenza, ma conosco quelle sul periodo, mi rifaccio alla relazione che lega il periodo e la frequenza (., e ricavo l incertezza della misura di frequenza: df d Pagina 5 di

16 f Come si vede dalla figura, ottengo: 0,0% 0,%(0 K 00ps da cui l' incertezza sulla frequenza è data da : f MISAO 0,0% (0 K 0,% 00ps ( ( (.3 iepilogando, si ricava l incertezza teorica di frequenza con l ausilio della formula (. e quindi dipendente dai parametri costruttivi dei componenti utile a valutare l incertezza in fase di progetto. Mentre l incertezza reale misurata fa riferimento al test fatto in laboratorio e prescinde dalla tolleranza delle resistenze ma fa riferimento solo alla strumentazione utilizzata. icaviamoci pertanto la tabella relativa. Fisso =,7 KΩ, = KΩ, Vcc = 5 V e C = variabile. Le capacità utilizzate sono di tipo commerciale e quindi hanno valori standard. Pagina 6 di

17 Pagina 7 di DY CYCLE Come si è visto dalla formula del duty sycle essa teoricamente era dipendente dalle sole resistenze e non dalla capacità, ma è chiaro che intrinsecamente si può notare che essa dipende anche dalla capacità. Pero chiaramente soffermandoci solo sulle resistenze andiamo a realizzare una tabella relativa che faccia evincere una variazione del duty cycle al variare della resistenza. È importante notare il perché si sceglie anziché. Il motivo di questa scelta dipende proprio dal condensatore. Come si vede in fase di carica esso dipende dalle due resistenze: C,693( 0 mentre nella fase di scarica dipende solo dalla resistenza : C 693 0, Questa scelta dipende anche da un altro fattore, ovvero la formula del duty cycle: ( ( Come si vede è il rapporto del tempo di carica e il tempo di oscillazione. Come detto prima, per avere un duty cycle vicino al 50% devo avere una >>. Come fatto prima, ricaviamoci l incertezza teorica con il metodo delle derivate parziali: ( (, ( ( : ' ( ( ( ( EOICO incertezza l ricavo cui da E E E d d d d d Nota: ho inserito Δ anziché δ, per non confonderlo con la derivata parziale. Facilmente ricavo anche l incertezza di misura reale, ovvero quella fatta utilizzando la strumentazione:

18 Sempre con il metodo delle derivate parziali, si ottiene facilmente la formula:, EALE Si ricordi sempre che l incertezza dello strumento è data da: 0,0% 0,%(0 K 00ps Pagina 8 di

19 MISA DEL IPPLE Questa fase è molto importante e richiede una introduzione teorica. La tensione di uscita di un astabile, a livello ALO, contiene sempre,in forma più o meno accentuata, una componente di ondulazione residua (ripple: V O Vcc V r,pp 0 t. Soprattutto in fase di transizione questa ondulazione va ad inficiare sulla forma d onda in uscita. Nei sistemi digitali questo ripple non ha alcun significato perché essi utilizzano come criterio il margine di errore a livello alto e basso, siccome si utilizzano sempre livelli molto distanti (es. 0 V per basso e 5V per alto. Non hanno alcun problema nell acquisire la forma d onda. Ma se ad esempio questo circuito non serve per generare un segnale di clock, ma serve ad esempio come stadio in un generatore di funzioni, allora è importante e fondamentale rendere il segnale di uscita estremamente pulito. Per fare questo si inserisce come si vede dal circuito progettuale un condensatore di disaccoppiamento opportunamente dimensionato e capace di compensare gli eventuali ripple. In questo caso toglieremo il condensatore dal circuito e faremo le misure adeguate atte a rilevare la presenza di questo ripple.. Vediamo lo schema esemplificativo: Pagina 9 di

20 3. Misuro con l oscilloscopio, in modalità AC, la Vr,pp. Parto con un valore di v = 0 Ω pertanto il carico iniziale sarà di = 470 Ω. icavato il valore picco picco del ripple Vr,pp. Mi calcolo il valore efficace: 4. Misuro con il voltmetro la Vu 5. Misuro con l amperometro la Iu Vr, Vr PP 3 ilevando questi valori ad incremento casuale di v. 6. Mi calcolo il fattore di ripple: 7. ed anche quello in percentuale: r Vr Vm Vr r 00 Vu La tensione di ripple dipende dal carico e, generalmente, aumenta all aumentare della corrente Iu, pertanto è utile ricavare un diagramma che indichi l andamento del fattore di ripple in funzione di Iu: r = f (I u. Voltmetro: ( 0,5% rdg digit Vu Amperometro: ( 0,5% rdg 4digit Vu Vr Vu INCEEZZE DEGLI SMENI: Pagina 0 di

21 Oscilloscopio: misura con doppio cursore: Vrpp,9% lettura 0,4 (8 Kv FAOE DI IPPLE da cui semplicemente ricaviamo l incertezza: r Vr Vu Vr, PP 3Vu 3 6 Vm Vr 3 6 Vm PP r Vrpp Vm Pagina di

22 CONSIDEAZIONI: Chiaramente il 555 è un dispositivo molto utilizzato proprio per le sue capacità e per la poca potenza assorbita. Le configurazioni più utilizzate sono come multivibratore. In particolar modo quello monostabile e bistabile ha un uso in sistemi di tipo digitale, mentre quello astabile ha usi sia in analogica per realizzare un onda quadra, che in digitale per la realizzazione di un clock. Come si vede dalle tabelle è molto importante utilizzare questo dispositivo per frequenze massime pari a 500 KHz, anche se in alcune configurazioni si riesce ad arrivare intorno ai MHz. OSSEVAZIONI: La prima osservazione da fare è rilevante e molto importante, il fattore di ripple rilevato durante la prova si aggira tra il 50% e il 68% circa il che significa che se trascuriamo il rumore che in genere si va a sommare al segnale di uscita, allora chiaramente il ripple è estremamente poco rilevante. Come si è detti prima, il ripple in uscita si può eliminare quasi totalmente inserendo all uscita una capacità di disaccoppiamento, in questo caso dimensionata a 47 μf, ma anche capacità da 4,7 μf o, μf sono utilizzabili. La seconda osservazione da fare è di inserire in uscita un blocco integratore il quale mi faccia l integrale dell onda quadra ottenendo un segnale triangolare e poi un terzo blocco integratore che mi dia in uscita un onda sinusoidale. Come si vede con pochi componenti si riesce a realizzare, se pur a grandi linee, un buon generatore di funzioni. Autori e copyright Questo documento è stato preparato per scopi didattici e/o di ricerca. Esso può essere copiato e distribuito liberamente, alle seguenti condizioni: si deve attibuire la paternità del documento (in questo caso non si ha il nome ma si faccia riferimento al link all'articolo citandone l'avatar sampei ; non è consentito usare il documento per fini commerciali; non è consentito alterare o modificare il documento. Più precisamente, il documento è distribuito con licenza Creative Commons: Si possono concordare con gli autori utilizzi non consentiti dalla licenza. Le utilizzazioni consentite dalla legge sul diritto d'autore e gli altri diritti non sono in alcun modo limitati da quanto sopra. Pagina di