IC Test & Design for Testability
|
|
- Margherita Marini
- 6 anni fa
- Visualizzazioni
Transcript
1 IC Test & Design for Testability
2 Collaudo (testing) dei sistemi digitali Realizzazione di sistemi digitali (VLSI) Collaudo e verifica Collaudo ideale e collaudo reale Costo del collaudo Ruolo del collaudo Struttura di un sistema VLSI - system-on-a-chip (SOC)
3 Processo di realizzazione di sistemi VLSI Specifiche del cliente Specifiche reali Specifiche formali Sintesi e verifica Sviluppo del collaudo Produzione Collaudo di produzione Autocollaudo Chip ai clienti 2
4 Definizioni Sintesi: data una funzione di I/O, si sviluppa una procedura per costruire un dispositivo utilizzando materiali e processi noti. Verifica: analisi per assicurare che il progetto sintetizzato, svolgerà la funzione di I/O assegnata una volta costruito il circuito. Collaudo: un passo di produzione che assicura che il dispositivo fisico, costruito a partire dal progetto sintetizzato sia privo di diffetti di produzione.
5 Attenzione Sintesi, verifica e collaudo non possono essere considerati come separati. La definizione di collaudo è restrittiva in quanto è importante proteggersi anche da malfunzionamenti che si presentano durante le normali operazioni del circuito.
6 Verifica vs. Collaudo Verifica la correttezza del progetto. Simulazione, emulazione hardware, o metodi formali. Svolta una volta prima della produzione. Responsabile per progetti di qualità. Verifica la correttezza dell hardware. Processo: 1. Test generation: processo software svolto durante il progetto 2. Test application: test elettrici applicati all hardware Ripetuto per tutti i dispositivi prodotti. Responsabile per la qualità dei dispositivi.
7 Collaudo ideale Il collaudo ideale rivela tutti i possibili difetti che si manifestano nel progetto di produzione. Lascia passare tutti i dispositivi funzionanti correttamente. I difetti da collaudare sono in grande numero e varietà. Difficoltà nel generare test per alcuni difetti reali reali. Defect-oriented testing.
8 Collaudo reale Basato su modelli di guasto, che possono avere una corrispondenza parziale con i difetti reali. Copertura incompleta sui guasti modellati stessi a causa della complessità dei sistemi. Alcuni chip corretti sono scartati. La loro frazione (o percentuale) si dice yield loss. Alcuni chip difettosi passano il collaudo. La loro frazione (o percentuale) si dice defect level.
9 Testing come un filtro Good chips Prob(good) = y Fabricated chips Defective chips Prob(bad) = 1- y Prob(pass test) = high Prob(fail test) = low Prob(pass test) = low Prob(fail test) = high Mostly good chips Mostly bad chips
10 Costi del collaudo Design for testability (DFT) Chip area aggiuntiva e riduzione della resa Degrado delle prestazioni Processi software Test generation e fault simulation Test programming e debugging Collaudo di produzione Automatic test equipment (ATE)
11 Design for Testability (DFT) Progettazione orientata al collaudo: stili e e metodologie di progetto che riducono la complessità della test generation. Motivazioni: la complessità della test generation aumenta esponenzialmente con le dimensioni del circuito. Esempio: L hardware di collaudo applica i tests ai blocchi A e B e al bus interno; evita la generazione di test per il blocco formato da A e B in cascata. PI Logic block A Int. bus Logic block B PO Test input Test output
12 Costi del Collaudo ATE: GHz, strumenti analogici,1,024 pin digitali = $1.2M + 1,024 x $3,000 = $4.272M Costi operativi = Deprezzamento + Mantenimento + Operazioni = $0.854M + $0.085M + $0.5M = $1.439M/year Costo del collaudo (24 ore di operazioni di un ATE) = $1.439M/(365 x 24 x 3,600) = 4.5 cents/second
13 Ruoli del Collaudo Rivelazione - Detection: Determina se il device under test (DUT) ha qualche guasto. Diagnosi: Identificazione di un gausto specifico presente nel DUT. Caratterizzazione dei dispositivi: determina e corregge errori nel progetto e/o nella procedura di test. Failure mode analysis (FMA): Determina gli errori nei processi di produzione che possono avere dato luogo a difetti nel DUT.
14 Dispositivo VLSI System-on-a-chip (SOC) Dispositivo Dispositivo VLSI VLSI System System-on on-a-chip (SOC) chip (SOC) DSP DSP DSP DSP core core core core RAM RAM RAM RAM ROM ROM ROM ROM Inter Inter Inter Interface face face face logic logic logic logic Mixed Mixed Mixed Mixedsignal signal signal signal Codec Codec Codec Codec Data Data Data Data terminal terminal terminal terminal Transmission Transmission Transmission Transmission medium medium medium medium
15 Sommario Parte I: Introduzione Concetti fondamentali e definizioni Processo e macchine di collaudo (ATE) Aspetti economici e di qualità Modelli di guasto
16 Sommario (Cont.) Part II: Metodi di Test Simulazione di guasto Misure di testability ATPG per circuiti combinatori ATPG per circuiti sequenziali Delay test e IDDQ test
17 Sommario (Cont.) Parte III: DFT Scan design BIST Boundary scan Collaudo di sistema
Collaudo (testing) dei sistemi digitali
Collaudo (testing) dei sistemi digitali Realizzazione di sistemi digitali (VLSI) Collaudo e verifica Collaudo ideale e collaudo reale Costo del collaudo Ruolo del collaudo Struttura di un sistema VLSI
DettagliDIAGNOSTICA DEI CIRCUITI INTEGRATI DEFINIZIONI GENERALI
DIAGNOSTICA DEI CIRCUITI INTEGRATI Obiettivi: Verificare la funzionalità del circuito Verificare il possibile uso del circuito per particolari applicazioni DEFINIZIONI GENERALI Affidabilità: Probabilità
DettagliArchitetture BIST. Motivazioni Built-in in Logic Block Observer (BILBO) Test / clock Test / scan. Inizializzazione del circuito hardware
Architetture BIST Motivazioni Built-in in Logic Block Observer (BILBO) Test / clock Test / scan Circular self-test path (CSTP) BIST Inizializzazione del circuito Loop-back hardware Inserimento di punti
DettagliResa e qualità. Resa dei sistemi digitali
Resa e qualità Resa e costi di produzione Resa in presenza di difetti clustered Miglioramenti della resa Defect level Analisi dei dati di test Esempio: il chip SEMATECH Sommario Resa dei sistemi digitali
DettagliTecniche di Progettazione Digitale Il test dei circuiti integrati digitali p. 2
Tecniche di Progettazione Digitale Il test dei circuiti integrati digitali Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
DettagliVLSI Testing. Motivazioni
VLSI Testing Motivazioni Tipi di collaudo Specifiche e pianificazione Programmazione Analisi dei dati di collaudo Automatic Test Equipment Collaudo parametrico Sommario 1 Motivazioni Automatic Test Equipment
DettagliTest e design for testability
Test e design for testability Tipi di Collaudo Esistono vari tipi di collaudo: 1.Verification test, characterization test Verifica la correttezza del progetto e delle procedure di collaudo di solito richiede
DettagliDesign for Testability (DFT): Scan
Design for Testability (DFT): Full-Scan Definizioni Metodi ad-hoc Scan design Regole di progetto Registri Flip-flops Scan test sequences Overhead Sistemi di progetto basati sulla scansione Sommario 1 Definizioni
DettagliDesign For Testability (DFT) Alberto Scandurra
Design For Testability (DFT) Alberto Scandurra Physical Layer & Back-End group, On Chip Communication Systems STMicroelectronics Catania, Italy Agenda Testabilità dei sistemi VLSI Fault models Multiplexed
DettagliLa tolleranza ai guasti. Concetti generali
Politecnico di Milano La tolleranza ai guasti Concetti generali Docente: William Fornaciari Politecnico di Milano fornacia@elet.polimi.it www.elet.polimi.it/~fornacia Sommario Storia Concetti fondamentali
DettagliElettronica dei Sistemi Digitali Considerazioni economiche; Introduzione al test nei sistemi elettronici
Elettronica dei Sistemi Digitali Considerazioni economiche; Introduzione al test nei sistemi elettronici Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema
DettagliMotivazioni Difetti reali nei circuiti digitali (VLSI e PCB)
Fault Models Modelli di guasto Motivazioni Difetti reali nei circuiti digitali (VLSI e PCB) Modelli di guasto Stuck-at Guasti singoli stuck-at Equivalenza Dominanza e checkpoint Classi di stuck-at e guasti
DettagliElettronica dei Sistemi Digitali Il test nei sistemi elettronici: guasti catastrofici e modelli di guasto (parte II)
Elettronica dei Sistemi Digitali Il test nei sistemi elettronici: guasti catastrofici e modelli di guasto (parte II) Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano,
DettagliAutomatic Test-Pattern Generation (ATPG) per reti combinatorie
Automatic Test-Pattern Generation (ATPG) per reti combinatorie Algoritmi e rappresentazioni Test strutturali e funzionali efinizioni Spazio di ricerca Completezza Algebra Tipi di algoritmi Origini degli
DettagliMotivazioni Difetti reali nei circuiti digitali (VLSI e PCB)
Modelli di guasto Motivazioni Difetti reali nei circuiti digitali (VLSI e PCB) Modelli di guasto Stuck-at Guasti singoli stuck-at Equivalenza Dominanza e checkpoint Classi di stuck-at e guasti multipli
DettagliL applicazione dei vettori di collaudo
L applicazione dei vettori di collaudo Fulvio Corno Maurizio Rebaudengo Matteo Sonza Reorda Politecnico di Torino Dipartimento di Automatica e Informatica Sommario Introduzione Gli ATE I programmi di collaudo.
DettagliDelay Test. Definizioni
Delay Test Definizioni Ritardi e propagazione degli eventi Path-delay tests Non-robust test Robust test Five-valued logic e test generation Path-delay fault (PDF) e altri modelli di guasto Metodi di applicazione
DettagliOn-line testing ed error recovery
On-line testing ed error recovery M. Favalli Engineering Department in Ferrara (ENDIF) 1 / 36 Introduzione I costi della fault tolerance ottenuta mediante sistemi a ridondanza modulare sono piuttosto elevati
DettagliFlusso di Progetto Mixed Signal in ambiente CADENCE. Approccio Analog Centric. Corso di Progettazione Mixed Signal 19/12/2013 Prof.
Flusso di Progetto Mixed Signal in ambiente CADENCE Approccio Analog Centric Ambiente per Progetto Analogico Full-Custom Ambiente CAD: CADENCE Virtuoso Schematic Virtuoso Schematic Editor Simulation ADE:
DettagliVariazioni sullo scan
Partial-Scan & Variazioni sullo scan Definizioni Partial-scan Lavori in letteratura Strutture cicliche e acicliche Partial-scan per apertura di cicli S-graph e MFVS Test generation e statistiche di test
DettagliLa stima dei costi nei dispositivi elettronici. Elettronica L Dispense del corso
La stima dei costi nei dispositivi elettronici Elettronica L Dispense del corso Sommario Stima dei costi Modello di costo DFx Design for Assembly/Manufacturability Curva di apprendimento Stima dei costi
DettagliSimulazione di guasto
Simulazione di guasto Problemi e applicazioni Algoritmi Seriale Parallelo Deduttivo Concorrente Random Fault Sampling Sommario Problemi e Applicazioni Problema, dati: Un circuito Una sequenza di vettori
DettagliDispositivi per il controllo
Dispositivi per il controllo ordini di comando PARTE DI COMANDO PARTE DI POTENZA Controllori monolitici Controllori con architettura a bus Controllori basati su PC informazioni di ritorno PLC (Programmable
DettagliProgettazione di circuiti integrati
Architetture e Reti logiche Esercitazioni VHDL a.a. 2003/04 Progettazione di circuiti integrati Stefano Ferrari Università degli Studi di Milano Dipartimento di Tecnologie dell Informazione Stefano Ferrari
DettagliUniversità degli Studi di Pisa
Università degli Studi di Pisa Facoltà di Ingegneria Corso di Laurea Specialistica in Ingegneria Elettronica Tesi di Laurea Studio ed analisi della scheda SDR - USRP1 per applicazioni in campo radar Candidato
DettagliEsercitazione di laboratorio n. 2
Esercitazione di laboratorio n. 2 Argomento dell esercitazione Progetto di circuiti combinatori. L esercitazione è composta di tre esercizi: progetto di un Full Adder da 1 bit (esercizio 1), e suo riutilizzo
DettagliProgettazione di circuiti integrati
Architetture e reti logiche Esercitazioni VHDL a.a. 2007/08 Progettazione di circuiti integrati Stefano Ferrari UNIVERSITÀ DEGLI STUDI DI MILANO DIPARTIMENTO DI TECNOLOGIE DELL INFORMAZIONE Stefano Ferrari
DettagliCollaudo delle memorie
Collaudo delle memorie Motivazione La logica combinatoria non ha flip- flop (ovvero non ha memoria) Lo spazio dei possibili test è O(2 pi ) Con pi= numero degli input primari Se pi=64 e il circuito va
DettagliCORSO DI ELETTRONICA DEI SISTEMI DIGITALI
CORSO DI ELETTRONICA DEI SISTEMI DIGITALI Capitolo 1 Porte logiche in tecnologia CMOS 1.0 Introduzione 1 1.1 Caratteristiche elettriche statiche di un transistore MOS 2 1.1.1 Simboli circuitali per un
DettagliAndrea Di Dato. e fu così che i maker misero le ali
e fu così che i maker misero le ali di Andrea Di Dato NaLUG, FSFE, INAF OA Capodimonte SysAdmin, Astrofilo, divulgatore, padre e marito a.didato@fsfe.org OpenHardwareDay - Napoli 25 Marzo 2017 Cos è Arduino
DettagliUNIVERSITÀ DEGLI STUDI DI TRIESTE
UNIVERSITÀ DEGLI STUDI DI TRIESTE Facoltà di Ingegneria Corso di Laurea Triennale in Ingegneria dell Informazione Curriculum Elettronica Relatore: Professore Boscolo Antonio Laureanda: Giovanna Bernardi
DettagliIntegrazione tra simulazione numerica e dati reali in procedure automatiche di collaudo
Integrazione tra simulazione numerica e dati reali in procedure automatiche di collaudo Multisim Connectivity Toolkit Studente: Moreno Favaro mtr:545282 Relatore: Ch.mo prof. A. Sona Università degli studi
DettagliGestione dello sviluppo software Modelli Base
Università di Bergamo Dip. di Ingegneria gestionale, dell'informazione e della produzione GESTIONE DEI SISTEMI ICT Paolo Salvaneschi A4_1 V1.0 Gestione dello sviluppo software Modelli Base Il contenuto
DettagliPECUP SECONDO BIENNIO terzo anno Meccanica, Meccatronica ed Energia - Articolazione: Meccanica e Meccatronica
PECUP SECONDO BIENNIO terzo anno Meccanica, Meccatronica ed Energia - Articolazione: Meccanica e Meccatronica TECNOLOGIE MECCANICHE DI PROCESSO E DI PRODOTTO SECONDO BIENNIO MACRO-COMPETENZA: definire,
Dettagli14. Verifica e Validazione
14. Verifica e Validazione Come assicurarsi che il software corrisponda alle necessità dell utente? Introdurremo i concetti di verifica e validazione Descriveremo le fasi del processo di testing Parleremo
DettagliStato dell arte sulle tecniche di testing di Sistemi Embedded
tesi di laurea Anno Accademico 2011/2012 relatore Ch.mo prof. Porfirio Tramontana candidato Alfonso Cutolo Matr. 041/3068 Obiettivi Facoltà di Ingegneria Obiettivi Ordinare e descrivere in maniera metodologica
DettagliDefinizione. La resa produttiva (manufacturing Yield) rappresenta la percentuale di chip funzionanti sul totale del lotto di produzione.
Resa produttiva Definizione La resa produttiva (manufacturing Yield) rappresenta la percentuale di chip funzionanti sul totale del lotto di produzione. Y = N N good tot ( 100%) La resa è una funzione del
DettagliDefect and Fault Tolerance in VLSI. Dr. Marco Ottavi
Defect and Fault Tolerance in VLSI Dr. Marco Ottavi Finalità Introduzione e descrizione delle problematiche relative alla resa di produzione, collaudo e affidabilità dei componenti e circuiti elettronici.
Dettagliorario ricevimento via e-mail: orario ufficio risposta entro 3 giorni
FACOLTA : INGEGNERIA CORSO DI LAUREA: INFORMATICA INSEGNAMENTO: CONTROLLI DIGITALI Modulo 1 NOME DOCENTE: Prof. Giovanni Fedecostante indirizzo e-mail: giovanni.fedecostante@uniecampus.it orario ricevimento
DettagliLe Macchine digitali sono Sistemi artificiali che elaborano informazioni
Le macchine digitali Le Macchine digitali sono Sistemi artificiali che elaborano informazioni ogni informazione è descritta da variabili che possono assumere solo un numero finito di valori Ad ogni variabile
DettagliINGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo
INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo Prof. Carlo Rossi DEIS - Università di Bologna Tel: 051 2093020 email: crossi@deis.unibo.it Classificazione Processori
DettagliStruttura Analizzatore di Reti
ANALIZZATORE DI RETI Struttura Analizzatore di Reti test generazione DUT incidente riflesso trasmesso rivelazione visualizzazione e controllo 1 Sezione di Generazione Oscillatori spazzolati Oscillatori
DettagliAutomatic generation of test cases
Tecniche Automatiche per la Correttezza del Software 2016/2017 Automatic generation of test cases Prof. Salvatore La Torre Alessandro Sacco Overview Testing Manual Testing vs Automated Testing Generazione
Dettagli(b) LOGIC SYNTHESIS DESIGN FLOW
1 (b) LOGIC SYNTHESIS DESIGN FLOW ASIC HDL DIGITAL CIRCUITS DESIGN FLOW FPGA HDL DESIGN FLOW SINTESI DI TENTATIVO E SIMULAZIONE POST SINTESI DEL PROCESSORE MU0 OTTIMIZZAZIONE DELLA SINTESI DEL PROCESSORE
DettagliAiutiamo i nostri clienti ad incorporare connettività, servizi web, embedded computing e automazione nei loro prodotti e soluzioni.
Costruiamo con voi i prodotti di successo del futuro Edge devices Business Intelligence Industrial IoT gateways and cloud platform for fast deployment of IoT applications for Unattended, mission critical
DettagliCALENDARIO DIDATTICO MODALITÀ ONLINE
CALENDARIO DIDATTICO MODALITÀ ONLINE (BIENNIO - / -2018) PART-TIME (DUE ANNI) MATERIALI 01 Esercizio preliminare di traduzione: traduzione convenzionale vs. traduzione applicata alle nuove tecnologie Dal
DettagliLezione A0. Presentazione del modulo. Richiami su condizionamento di segnale. Elettronica per l informatica
Elettronica per l informatica 1 Lezione A0 Presentazione del modulo Obiettivi, prerequisiti, contenuti Materiale didattico Sistema di riferimento: sistema di acquisizione dati Richiami su condizionamento
DettagliLezione A0 Elettronica per l informatica Indice della lezione A0 Elettronica per l informatica Ruolo di questo corso Obiettivi di questo corso
Lezione A0 : sistema di acquisizione dati ichiami su condizionamento di segnale Indice della lezione A0 : sistema di acquisizione dati ichiami su condizionamento di segnale 3 4 uolo di questo corso Obiettivi
DettagliCALENDARIO DIDATTICO MODALITÀ ONLINE
CALENDARIO DIDATTICO MODALITÀ ONLINE (AA.AA. - / -2019) MASTER PART-TIME (DUE ANNI) 01 Esercizio preliminare di traduzione: traduzione convenzionale vs. traduzione applicata alle nuove tecnologie 15 dicembre
DettagliArchitettura degli elaboratori
Architettura degli elaboratori Ottavio D Antona dantona@di.unimi.it Maria Luisa Damiani damiani@di.unimi.it Dipartimento di Informatica Università degli Studi di Milano Architettura degli Elaboratori -
DettagliSEZIONE A - CARATTERISTICHE GENERALI
SEZIONE A - CARATTERISTICHE GENERALI A.1 Identificazione profilo A.1.1 Denominazione profilo TECNICO QUALIFICATO DI SISTEMI I.C.T. A.1.2 Codice regionale 605043 A.2 Settore professionale di riferimento
DettagliCALENDARIO DIDATTICO MODALITÀ ONLINE
CALENDARIO DIDATTICO MODALITÀ ONLINE (AA.AA. 2018-2018 / 2018-2019) MASTER FULL-TIME (UN ANNO) / 01 Esercizio preliminare di traduzione: traduzione convenzionale vs. traduzione applicata alle nuove tecnologie
DettagliTecniche di Progettazione Digitale Logiche programmabili; standard cells; generazione automatica del layout: algoritmi di partitioning p.
Tecniche di Progettazione Digitale Logiche programmabili; standard cells; generazione automatica del layout: algoritmi di partitioning Valentino Liberali Dipartimento di Tecnologie dell Informazione Università
DettagliACTIA Group Isobus & Safety
ACTIA Group Isobus & Safety I controllori Actia per il mondo Isobus www.actia.com P410089A Ita 04/2008 ISOBUS & SAFTEY Le novità Actia per EIMA 2012 AT056-F La Nuove Direttiva Macchine impone nuove definizioni
DettagliMemorie a semiconduttore
Memoria centrale a semiconduttore (Cap. 5 Stallings) Architettura degli elaboratori -1 Pagina 209 Memorie a semiconduttore RAM Accesso casuale Read/Write Volatile Memorizzazione temporanea Statica o dinamica
DettagliTecnologie dei Sistemi di Automazione
Facoltà di Ingegneria Tecnologie dei Sistemi di Automazione Prof. Gianmaria De Tommasi Lezione 2 Architetture dei dispositivi di controllo e Dispositivi di controllo specializzati Corso di Laurea Codice
DettagliETLC2 - A1 04/05/ /05/ ETLC2 - A DDC 04/05/ ETLC2 - A DDC. Full Custom 04/05/ ETLC2 - A DDC.
ETLC2 - A 4/5/25 Modulo Politecnico di Torino Facoltà dell Informazione Elettronica delle telecomunicazioni II Presentazione A Dispositivi logici programmabili» Circuiti standard e custom» Componenti programmabili»
DettagliIngegneria e Tecnologie dei Sistemi di Controllo. Unità di Elaborazione: MicroControllori e DSP
Ingegneria e Tecnologie dei Sistemi di Controllo Unità di Elaborazione: MicroControllori e DSP Ing. Andrea Tilli DEIS Alma Mater Studiorum Università di Bologna E-Mail: atilli@deis.unibo.it Revisionato:
DettagliDottorato di ricerca in Informatica Dipartimento di Informatica Università degli Studi di Verona. Nicola Drago (XV ciclo)
Dottorato di ricerca in Informatica Dipartimento di Informatica Università degli Studi di Verona Nicola Drago (XV ciclo) RELAZIONE ATTIVITA' DI RICERCA SVOLTA AL III ANNO DI CORSO DI DOTTORATO 1. Programma
DettagliAlimentatore master. Introduzione
Alimentatore master Introduzione L alimentatore master è un controllore programmabile che permette all utente di sviluppare sequenze per i convertitori REEL dei tunnel, gestire I/O digitali e analogici
DettagliSistemi elettronici per la sicurezza dei veicoli: presente e futuro. Il ruolo della norma ISO 26262 per la Sicurezza Funzionale
La Sicurezza Funzionale del Software Prof. Riccardo Sisto Ordinario di Sistemi di Elaborazione delle Informazioni Dipartimento di Automatica e Informatica Sicurezza Funzionale del Vari Aspetti Sicurezza
DettagliCircuiti di Indirizzamento della Memoria
Circuiti di Indirizzamento della Memoria Maurizio Palesi Maurizio Palesi 1 Memoria RAM RAM: Random Access Memory Tempi di accesso indipendenti dalla posizione Statica o Dinamica Valutata in termini di
DettagliCorrezione degli errori
Prove di convalida Iniziano al termine del collaudo di integrazione A questo punto la distinzione fra software convenzionale ed orientato agli oggetti sparisce in quanto il collaudo si concentra sulle
DettagliIL VHDL. Perché si usa un linguaggio di descrizione dell'hardware? Permette di formalizzare il progetto di sistemi digitali complessi
IL VHDL Cosa è il VHDL? NON è un linguaggio di programmazione! E' uno standard IEEE per la descrizione dell'hardware VHDL: VHSIC Hardware Description Language VHSIC: Very High Speed Integrated Circuit
DettagliAffidabilità e diagnostica dei circuiti elettronici. Elettronica L Dispense del corso
Affidabilità e diagnostica dei circuiti elettronici Elettronica L Dispense del corso Gli Obiettivi L affidabilità Il collaudo L affidabilità Proprietà degli oggetti Disciplina tecnico-scientifica Attività
DettagliMATERIALI PER LA DISCUSSIONE
SETTORE TECNOLOGICO MATERIALI PER LA DISCUSSIONE ISTITUTO TECNICO INDIRIZZO ARTICOLAZIONE TELECOMUNICAZIONI INFORMATICA E TELECOMUNICAZIONI ESITI DI APPRENDIMENTO Regolamento, Art. 5 comma 1 Nota: Le Competenze,
DettagliCentralina controllo pompa
Centralina controllo pompa INDICE 1 Il progetto...4 2 Gestione...6 2.1 TaskA_Main...6 2.2 TaskB_CpuClock...8 2.3 TaskC_InOut...12 2.4 Task ausiliari...13 2.5 Parametri ritentivi...13 3 Sonar...14 3.1 TaskD_Sonar...17
DettagliG L O S S A R I O. Fondamenti di Informatica I - Università degli Studi di Trento Dott. Roberti Pierluigi
G L O S S A R I O BIT: acronimo di Binary Digit. E l unità elementare di informazione. Può assumere solo il valore 0 o 1. CALCOLATORE: macchina che opera la trasformazione dei dati (informazioni) HARDWARE:
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Maurizio Palesi Maurizio Palesi 1 Memoria RAM RAM: Random Access Memory Tempi di accesso indipendenti dalla posizione Statica o Dinamica Valutata in termini di Dimensione (di
DettagliSistemi e Tecnologie per l'automazione LS. HW per elaborazione digitale in automazione: Microcontrollori e DSP
Laurea Specialistica in Ingegneria Informatica Laurea Specialistica in Ingegneria Elettronica e delle Telecomunicazioni Sistemi e Tecnologie per l'automazione LS HW per elaborazione digitale in automazione:
DettagliAspetti normativi. Decreto legislativo 81/2008 Tutela della salute e della sicurezza nei luoghi di lavoro Articolo 15 Misure generali di tutela
Decreto legislativo 81/2008 Tutela della salute e della sicurezza nei luoghi di lavoro Articolo 15 Misure generali di tutela Le misure generali di tutela della salute e della sicurezza dei lavoratori nei
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 IL LIVELLO HARDWARE Introduzione alle reti logiche Massimiliano Giacomin 1 DOVE CI TROVIAMO Livello del linguaggio specializzato Traduzione (compilatore) o interpretazione
DettagliLSS ADC DAC. Piero Vicini A.A
LSS 2016-17 ADC DAC Piero Vicini A.A. 2016-2017 Conversione Digitale-Analogica La conversione digitale-analogica (DAC, Digital to Analog Conversion) permette di costruire una tensione V (o una corrente
DettagliPIANO DI LAVORO DEI DOCENTI
Pag. 1 di 5 Docente: Materia insegnamento: SISTEMI ELETTRONICI AUTOMATICI Dipartimento: ELETTRONICA Classe Anno scolastico: 1 Livello di partenza (test di ingresso, livelli rilevati) Per il modulo di automazione
DettagliPrefazione...IX. Ringraziamenti...XIII. Gli autori...xv. Capitolo 1 - Le tecnologie mobili: la nuova generazione di tecnologie dell informazione...
Sommario Prefazione...IX Ringraziamenti...XIII Gli autori...xv Capitolo 1 - Le tecnologie mobili: la nuova generazione di tecnologie dell informazione...1 Perché le aziende stanno adottando le applicazioni
DettagliFONDAMENTI DI INFORMATICA FONDAMENTI DI INFORMATICA UN POCO DI STORIA FONDAMENTI DI INFORMATICA. Lezione n. 1 UN POCO DI STORIA UN POCO DI STORIA
FONDAMENTI DI INFORMATICA Obiettivo del corso: Fornire le nozioni di base sull architettura dei sistemi di calcolo. Fornire i primi strumenti di descrizione e di analisi dei sistemi digitali. Descrivere
DettagliIntroduzione. Caratteristiche generali. Sistemi e Tecnologie per l'automazione LS. HW per elaborazione digitale in automazione: Microcontrollori e DSP
Laurea Specialistica in Ingegneria Informatica Laurea Specialistica in Ingegneria Elettronica e delle Telecomunicazioni Sistemi e Tecnologie per l'automazione LS HW per elaborazione digitale in automazione:
DettagliSommario. Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches
Fondamenti di VHDL Sommario VHDL: premessa e introduzione Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches Premessa
DettagliISTITUTO DI ISTRUZIONE SUPERIORE J.C. MAXWELL Data: / / Pag. di
INDIRIZZO SCOLASTICO DISCIPLINA DOCENTE / I CLASSE / I PROGRAMMAZIONE ANNUALE A.S. 2016 / 2017 MECCANICA e MECCATRONICA ELETTRONICA LOGISTICA e TRASPORTI LICEO SCIENTIFICO ELETTROTECNICA ed ELETTRONICA
DettagliReti Logiche (Nettuno) Test di autovalutazione del 19/5/94
Test di autovalutazione del 19/5/94 Al fine di rilevare errori di trasmissione, un dato numerico compreso tra 0 e 9 viene trasmesso utilizzando il cosiddetto codice 2 su 5, ossia trasmettendo 5 bit nei
DettagliLA TECNOLOGIE MICROELETTRONICHE NELLA DIFFUSIONE DEI SERVIZI E CONTROLLI NEL MONDO FERROVIARIO. Adelio Salsano Università di Roma Tor Vergata
LA TECNOLOGIE ICROELETTRONICHE NELLA DIFFUSIONE DEI SERVIZI E CONTROLLI NEL ONDO FERROVIARIO Adelio Salsano Università di Roma Tor Vergata Il mondo ferroviario Esigenze di affidabilità ma, soprattutto,
DettagliCALENDARIO MODALITÀ A DISTANZA
CALENDARIO MODALITÀ A DISTANZA (BIENNIO 2014- / -2017) TEMPO PARZIALE (DUE ANNI) CORREZIONI MATERIALI 01 Esercizio preliminare di traduzione: traduzione convenzionale vs. traduzione applicata alle nuove
DettagliReti logiche A All. Informatici (M-Z) Fabrizio Ferrandi a.a
Reti logiche A All. Informatici (M-Z) Fabrizio Ferrandi a.a. 2003-2004 Contenuti - Progetto logico di sistemi digitali Metodologie di progetto per la realizzazione dei dispositivi di elaborazione costruire
DettagliIntroduzione al Flusso di Progetto di Circuiti e Sistemi Digitali
Introduzione al Flusso di Progetto di Circuiti e Sistemi Digitali Cristina Silvano Università degli Studi di Milano Dipartimento di Scienze dell Informazione Via Comelico 39/41, I-20135 Milano (Italy)
DettagliPiano di Testing. Fontolan Federico Giacomazzi Andrea Yoshida Kotono Rosada Fabio
Piano di Testing Fontolan Federico 854230 Giacomazzi Andrea 854522 Yoshida Kotono 853696 Rosada Fabio 851772 February 3, 2017 Indice 1 Introduzione 2 2 Requisiti 2 3 Fase e gerarchia di Test 3 3.1 Unit
DettagliINTRODUZIONE ALLE LOGICHE PROGRAMMABILI
INTRODUZIONE ALLE LOGICHE PROGRAMMABILI TEMA: L DESCRIZIONE: Introduzione al linguaggio VHDL per la descrizione dell hardware e sintesi di un circuito logico. LUOGO: Laboratori Nazionali di Legnaro (PD)
DettagliSECONDO BIENNIO ISTITUTO TECNICO
SETTORE TECNOLOGICO DOCUMENTI PER LA DISCUSSIONE ISTITUTO TECNICO INDIRIZZO ARTICOLAZIONE AUTOMAZIONE ELETTRONICA ED ELETTROTECNICA ESITI DI APPRENDIMENTO Regolamento, Art. 5 comma 1 Nota: Le Competenze,
DettagliNI CompactRIO-9068, il primo controller progettato via software
Maggio 2014 Anno LXII - N. 4 CONTROLLO Compensazione del disturbo in anello aperto PLC Evoluzione dei linguaggi di programmazione MACHINE AUTOMATION La Next Generation di Schneider Electric s 4,50 - In
DettagliLivello logico digitale bus e memorie
Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Sequenziali Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Sintesi dei circuiti sequenziali
DettagliL adozione di MATLAB e Simulink nei Corsi di Ingegneria al Politecnico di Milano. Maurizio Magarini MATLAB EXPO Milano, 4 novembre 2014
L adozione di MATLAB e Simulink nei Corsi di Ingegneria al Politecnico di Milano MATLAB EXPO Milano, 4 novembre 2014 Sommario Introduzione. Il ruolo dei laboratori informatici nella didattica, formazione
DettagliSistemi Operativi. Lez. 0: Introduzione ai sistemi operativi
Sistemi Operativi Lez. 0: Introduzione ai sistemi operativi Cos è un firmware? firmware è un programma integrato direttamente in un componente elettronico. Il termine deriva dall'unione di "firm" (azienda)
DettagliCAPITOLO 1: INTRODUZIONE
CAPITOLO 1: INTRODUZIONE I componenti di natura elettrica o elettronica sono presenti in molti dispositivi di uso quotidiano. Pensiamo ai controlli elettronici presenti in un'automobile. Essi aiutano il
DettagliIntroduzione. Sommario. Il software. Definizione di Ingegneria del software
Sommario Introduzione Leggere Cap. 1 Ghezzi et al. Definizione Nascita dell ingegneria del software Ruolo Relazione con altre discipline Introduzione 2 Il software Il software e` definito come: i programmi,
DettagliPROGETTO DIET+ SCHEDA DEI LABORATORI
Laboratorio MiND PROGETTO DIET+ SCHEDA DEI LABORATORI Docenti: Fernanda Irrera, Fabrizio Palma Dottorandi: Paolo Lorenzi, Giulio Romano Assegnisti: Ardian Kita AREE DI COMPETENZA - Elettronica (ING-INF/01)
DettagliRun-Time Reconfigurable FPGA
Run-Time Reconfigurable FPGA Emilio Fazzoletto KTH Royal Institute of Technology emilio.fazzoletto@gmail.com April 18, 2016 Emilio Fazzoletto (KTH) RTR FPGA April 18, 2016 1 / 22 1 Introduzione 2 Campi
DettagliMacchine Astratte. Nicola Fanizzi Dipartimento di Informatica Università degli Studi di Bari. Linguaggi di Programmazione feb, 2016
Macchine Astratte Nicola Fanizzi Dipartimento di Informatica Università degli Studi di Bari Linguaggi di Programmazione 010194 29 feb, 2016 Sommario 1 Introduzione Macchina astratta Interprete Implementazione
DettagliSVOLGIMENTO SECONDA PROVA 2017 SISTEMI AUTOMATICI: PARTE 1
SVOLGIMENTO SECONDA PROVA 2017 SISTEMI AUTOMATICI: PARTE 1 Tema svolto Il testo non precisa l'estensione della rete sperimentale della fase di strong motion dei terremoti. Si può quindi ragionevolmente
DettagliLaboratorio di elettronica 1
Laboratorio di elettronica 1 Laboratorio di elettronica 2 Laboratorio di elettronica 3 Tipologie di analisi tramite PSPICE Laboratorio di elettronica 4 Nella versione Limiti studente della del versione
DettagliTECNICHE DI CONTROLLO E DIAGNOSI
TECNICHE DI CONTROLLO E DIAGNOSI Introduzione al corso Docente: Dott. Ing. SIMANI SILVIO con supporto del Dott. Ing. BONFE MARCELLO Materiale didattico: http://www.silviosimani silviosimani.it/lessons34.html
Dettagli