Esercitazione di Elettronica delle Comunicazioni Digitali

Transcript

1 Esercitazione di Elettronica delle Comunicazioni Digitali Ing. F. Iannuzzo - A.A. 2006/2007 Modulazione PWM In questa esercitazione si farà uso di hardware FPGA per la realizzazione di un semplice modulatore PWM. Il circuito è riportato in figura:! Si lanci l ambiente di sviluppo Quartus II e si crei un nuovo progetto in un opportuna directory. Si scelga, per adesso, un dispositivo qualunque. a) Si inseriscano, mediante il Symbol Tool le porte di input, di output, i contatori lpm_counter, i flip-flop e le porte logiche. [Suggerimento:è possibile digitare direttamente il nome ESATTO del componente da inserire ( lpm_counter ), o, in alternativa, cercarlo nell albero dei componenti]. Per il contatore di periodo, si scelga una profondità di 5 bit ([4..0]), un clear sincrono (sclr), e un uscita carry out; per il contatore di T ON, sempre a 5 bit, si scelga, invece un load sincrono (sload). b) Con queste scelte progettuali,quanti colpi di clock di sistema dura il periodo T? Quale valore di data[4..0] corrisponde al 50%? E al 25%? c) Simulazione: si avvii lo strumento Simulator Tool dal menu Tools. Si scelga Functional come tipo di simulazione (cioè a tempi di propagazione nulli) e si generi la Funcional netlist (tasto apposito), necessaria alla simulazione. Si clicchi sul tasto per creare un file di simulazione.vwf. si clicchi col tasto destro sulla sezione sinistra, Insert node or bus e si scelga Node finder. Si selezioni Pins:all e List e si aggiungano i segnali Reset, clock, data[], out, r e s. Si imponga, dal menu Edit/end time una durata di simulazione di 100µs. Si imponga al clock un periodo di 40ns (25MHz) mediante il tasto overwrite clock. Al segnale di Reset, si imponga un livello logico 1 in corripondenza del primo fronte di clock, poi costante a 0. 1

2 All ingresso data[], si imponga una sequenza di valori compresi tra 0 e 31 (v. esempio di figura). Si chiuda il file e si esegua la simulazione. Verificare la congruenza dei risultati. d) A cosa serve la porta AND in ingresso al flip-flop SR? E la OR in ingresso al contatore di T ON? e) Attualmente, i due contatori contano a frequenza di clock di sistema. A che frequenza oscilla il segnale PWM di uscita? Per imporre un valore arbitrario a tale frequenza, è indispensabile che i contatori contino a frequenza ridotta. Si progetti e si implementi un divisore di frequenza che produca un segnale a spillo da inviare agli ingressi cnt_en dei contatori. Si verifichi, in simulazione, che la frequenza di uscita sia quella desiderata. f) In che modo è possibile aumentare la risoluzione del modulatore (errore granulare del convertitore D/A)? Si implementi una nuova versione a migliore risoluzione. Predisposizione della basetta Per utilizzare l oscillatore di clock presente sulla basetta, occorre predisporre i connettori J4, J5 e J6 come indicato nella figura seguente. Tale impostazione fornisce al pin 14 del CPLD un clock a frequenza di 230.4kHz. Assegnazione dei pin Prima di programmare la basetta, occorre assegnare i pin al nostro progetto. Cosa significa assegnare i pin? 2

3 ! Significa specificare le corrispondenze tra gli input e gli output del progetto e quelli del CPLD. A cosa saranno collegati, fisicamente, i segnali di ingresso? E quelli di uscita? Un idea potrebbe essere quella di impiegare SW1..SW5 per specificare l ingresso data[4..0], SW9 per il segnale di start, tre degli 8 led blu per le uscite out, s e r. In appendice sono riportati i pin relativi a tali dispositivi. [Suggerimento: i segnali s e r sono a spillo! Come è possibile allungarli, in modo da visualizzarli su due led?] Ai fini di assegnare i pin come stabilito sopra, si entri nel menù Assignments -> Pins, si aprirà una finestra, si faccia click sull icona posta in alto a destra. Col comando Show all Known Pin Names, si visualizzino tutti i segnali del progetto, in modo da facilitare l assegnazione: Si inseriscano, nella colonna Location, i pin stabiliti (Pin 14 per il segnale Ck). Completata l assegnazione dei pin, si salvi il file. Che ne è degli altri pin inutilizzati del CPLD? E buona norma non lasciare unspecified alcun pin inutilizzato. Per fare ciò, si attivi Assignments -> Device. Si scelga il tasto Device & Pin Options (v. sotto). 3

4 Si scelga la scheda Unused Pins e si scelga la voce As input tri-stated with weak pull-up (v. sotto). Si clicchi su OK e si compili di nuovo il progetto (tasto fase di programmazione del CPLD. ). Se non si hanno errori, si proceda alla Set-up della basetta poiché è possibile che in questa fase si spenga inavvertitamente il PC, prima di effettuare qualunque operazione, è caldamente consigliato fare un backup della 4

5 cartella di lavoro c:\elettronica su memory stick USB o floppy disk, pena il rischio di perdere il lavoro fatto finora. Elenco del materiale che viene consegnato: - basetta sperimentale - alimentatore - kit tripla presa + adattatore schuko - cavetto di programmazione Seguire scrupolosamente la seguente sequenza di operazioni: 1. Per prima cosa, per collegare l alimentatore alla presa di alimentazione, staccare il monitor dalla presa (NON IL PC!!!!!) e utilizzare il kit tripla presa/adattatore per derivare la necessaria presa aggiuntiva. Ricollegare il monitor del PC. 2. Sincerarsi che l alimentatore sia posizionato su 6V e inserirlo nella presa aggiuntiva. 3. Collegare lo spinotto di alimentazione alla basetta e accenderla con l interruttore apposito. Se la basetta non dovesse accendersi subito, scollegare immediatamente lo spinotto e chiamare il docente!!!! 4. se la basetta si accende, è possibile che essa sia già programmata con vecchie esercitazioni. Non ci si stupisca, dunque, se il sistema incomincia alcune sequenze di operazioni (accensione di led, conteggi, ecc. ecc.) 5. Collegare il cavo di programmazione alla porta parallela del PC e al connettore di programmazione della basetta. Programmazione del CPLD Si faccia click sull icona. Nella finestra che si aprirà, si controlli che appaia, come di seguito, la scritta ByteBlaster [LPT1] (se non compare, v.sotto). 5

6 Se non dovesse comparire, si clicchi su Hardware setup, si clicchi su Add Hardware e si scelga ByteBlasterMV or ByteBlaster II. Si clicchi su OK. Adesso si clicchi su No Hardware e si scelga ByteBlasterII [LPT1]. Si clicchi su Close. Si attivi l opzione Program/Configure e si clicchi su Start per iniziare la programmazione: 6

7 Appendice Pin relativi agli switch on/off, ai display e ai led della basetta e assegnazioni suggerite. Clock generator: PIN_14 Data7 Data0 start SW Pin del CPLD SW1 2 SW2 3 SW3 6 SW4 7 SW5 15 SW6 16 SW7 19 SW8 20 SW9 4 SW10 5 SW11 8 SW12 12 SW13 17 SW14 18 SW15 21 SW16 26 NB: tutti gli switch sono attivi BASSI (switch premuto pin a 0 ) Out7 Out0 LED Pin del CPLD LED1 48 LED2 49 LED3 43 LED4 47 LED5 37 LED6 39 LED7 90 LED8 88 NB: tutti i led sono attivi BASSI ( 0 led acceso) end Segmento Pin del CPLD Segment A 33 Segment B 34 Segment C 35 Segment D 42 Segment E 41 Segment F 36 Segment G 38 Dot Point DP 40 Enable DISP 1 30 Enable DISP 2 29 Enable DISP 3 28 Enable DISP 4 27 NB: tutti i segmenti e i segnali di enable sono attivi BASSI ( 0 segmento acceso) 7