Circuiti di base e ALU. Lorenzo Dematte

Transcript

1 Circuiti di base e ALU Lorenzo Dematte (dematte@ieee.org)

2 Multiplexer

3 Multiplexer

4 Decodificatore demux

5 CPU ALU: Arithmetic Logic Unit CU: Control Unit

6

7 Aritmetica con reti logiche I circuiti realizzano solamente funzioni logiche di singoli bit Le operazioni algebriche hanno senso su gruppi di bit interpretati come numeri binari Funzioni algebriche come funzioni logiche dei bit che compongono i numeri. Reti logiche per somma, comparazione, shift, divisione, moltiplicazione

8 Comparatore Comparatore per numeri interi positivi a 4 bit: Otto input, tre output Tre tabelle da 256 righe? A A A2 A3 A>B A<B A=B B B B2 B3 A>B = A3B3' + (A3B3+A3'B3')(A2B2' + (A2B2+A2'B2')( AB +(AB+A'B')AB') )

9 Design funzionale Comparatore a bit! A B A > B A < B A = B A>B = AB A<B = A B A=B = AB + A B OPPURE??

10 Comparatore (cont)

11 Sommatore X + Y Z 7 = + 6 = + 3 Carry-out c i + x i y i s i Carry-in c i i x i y i c i s i c i +

12 Full-adder y i c i x i y s c i i i + x i c i c i x i x i y i y i c i + Full adder (F A) s i c i x(i) y(i) c(i) s(i) c(i+)

13 Sommatori ripple carry x n - y n - x y x y c n F A c n - F A c F A c MSB s n - s s LSB

14 Sottrattore n - Add/Sub control x n - x x c n n-bit adder c s n - s s

15 Generazione del bit di overflow Il bit di overflow di puo' calcolare come segue: OW x n y n s n x n y n s n In realtà si puo' dimostrare che tale valore è uguale a: OW= c n XOR c n Utilizzare l'induzione

16 Velocità ripple carry Quanto è veloce? Cosa vuol dire veloce? Ritardi di porta logica: attraversare tutto i FA c(n-) in 2(n-); s(n-) in 2(n-) + c(n) in 2n Come si può rendere più veloce? Consideriamo c(i+) c(i+) = x(i)y(i) + x(i)c(i) + y(i)c(i) [slide 2] Chiamiamo x(i)y(i) = G(i) [generate] (questo caso genera sicuramente un riporto) Chiamiamo x(i)c(i) + y(i)c(i) = c(i)(x(i) + y(i)) = c(i)p(i) [propagate] (c era carry e va riportato ) c(i+) = G(i) + P(i)c(i) y i c i x i c i x i y i x i y i c i c i + x i Full adder s i s i y i c i + c i

17 B-cell Possiamo semplificare e usare xor, perchè quando x(i) e y(i) sono uguali a G(i) è e porta a l'intera funzione indipendentemente da P(i) x i y i c(i+) = G(i) + P(i)c(i) X(i) Y(i) C(i) X(i) xor y(i) Xor c(i) c i B cell G i x(i)y(i) = G(i) P i s i c(i)(x(i) + y(i)) = c(i)p(i)

18 Carry-lookahead c(i+) = G(i) + P(i)c(i) Espandendo le relazioni che consentono di trovare C i in funzione di C i- si possono trovare i valori di tutti i bit di carry in un solo passo C i+ =G i + P i (G i- + P i- (G i-2 + P i-2 (...(G P c )))) C i+ =G i + P i G i- + P i P i- G i P i P i-2 P i-3...g i-k P i P i-...p P c Ad esempio per un sommatore a 4 bit si ha: C = G + P c C 2 = G + P C = G + P (G + P c ) = = G + P G + P P c C 3 = G 2 + P 2 G + P 2 P G + P 2 P P c C 4 = G 3 + P 3 G 2 + P 3 P 2 G + P 3 P 2 P G + P 3 P 2 P P c

19 Sommatore a 4 bit con B-cells x 3 y 3 x 2 y 2 x y x y c 4 c 3 c 2 B cell B cell B cell B cell c c s 3 s 2 s s G 3 P 3 G 2 P 2 G P G P C 3 = G 2 + P 2 G + P 2 P G + P 2 P P c Carry-lookahead logic G I P I

20 Vantaggi sommatore a B-cells Su un sommatore a quattro bit il ritardo totale accumulato è dato da: c(4) una porta per generare G(i) e P(i) un banco di and un banco di or totale: 3 ritardi s(3): tempo necessario per generare c(3) una porta xor totale 4 ritardi Lo schema a carrier ripple richiede 8 ritardi per originare c(4) e 7 per calcolare s(3)

21 Limitazioni sommatore a B-cells Problema è rappresentato dal fan-in richiesto dal banco di or I gate moderni non consentono di superare un fan-in di 5 E possibile combinare vari sommatori a B- cells (applicando ricorsivamente l'algoritmo mostrato o secondo lo schema mostrato per gli adder più semplici)

22 Carry look-ahead multipli

23 Realizzazione come vettore di FA

24 Design cella b b a a b b ab ab ab ab a singola cella p3 p2 p p m j a q i FA FA Carry-out FA Carry-in p3 p2 p p

25 Analisi dei ritardi Assumendo che la prima riga sia fatta solo di AND (non serve il full adder) che il ritardo di attraversamento del FA sia 2 gate Si puo' dimostrare che il ritardo massimo è dato da 6(n-)- (dove n è il numero di bit) La dimostrazione si puo' fare per induzione Noi ci limitiamo a vedere un esempio annotando i ritardi accumulati nel nostro moltiplicatore

26 Realizzazione come vettore di FA Multiplicand m 3 m 2 m m p q p q singola cella 7 p p p 5 3 p p q 3 p 2 q 2 Carry-out FA m j q i Carry-in Questo è subito disponibile a tutti gli stadi

27 Use shift registers Addizioni sequenziali

28 Sequenziale, con segno

29 Divisione, sequenziale Dividendo nella meta inferiore, meta superiore. Q bit counter to. Shift dividendo sx Sottrai. Se positiva, shift nel quoziente, negativo shift Se Q bit counter < m, ripeti Resto nella parte superiore del dividendo

30 Schema FPU Blocchi base gia visti: sottrattore, MUX, shifter Lead zeros counter Normalize Sign computation