RETI COMBINATORIE. Algebra booleana: logica binaria (a due stati) A è una variabile booleana: A=1 oppure A=0

Transcript

1 RETI COMBINATORIE. 1 Algebra booleana: logica binaria (a due stati) A è una variabile booleana: A=1 oppure A=0 Funzioni logiche elementari per l algebra Booleana: AND, OR, NOT

2 2 Logica positiva: livello di tensione + elevato corrisponde all 1 logico; livello di tensione + basso corrisponde allo 0 logico; Logica negativa: livello di tensione + elevato corrisponde allo 0 logico; livello di tensione + basso corrisponde all 1 logico.

3 PORTE LOGICHE 3 La porta NOT. In1 Out Out = NOT In1 = In1 In1 Out

4 PORTE LOGICHE 4 La porta AND. In1 In2 Out Out = In1 AND In2 = In1 In2 In1 In2 Out

5 PORTE LOGICHE 5 La porta OR. In1 In2 Out Out = In1 OR In2 = In1 + In2 In1 In2 Out

6 6 PROPRIETA FONDAMENTALI NOT AND OR A + A=1 A A=0 A=A A 0=0 A 1=A A A=A A A=0 A+0=A A+1=1 A+A=A A+A=1

7 7 LEGGI DI DE MORGAN A B C = A + B + C + A + B + C + = A B C

8 PORTE LOGICHE 8 La porta NAND. In1 In2 Out Out = In1 NAND In2 = In1 In2 In1 In2 Out

9 PORTE LOGICHE 9 La porta NOR. In1 In2 Out Out = In1 NOR In2 = In1 + In2 In1 In2 Out

10 PORTE LOGICHE 10 La porta XOR. In1 In2 Out Out=In1 XOR In2=In1 In2+In1 In2=In1 In2 In1 In2 Out

11 PORTE LOGICHE 11 La porta XNOR. In1 In2 Out Out=In1 XNOR In2=In1 In2+ In1 In2=In1 In2 In1 In2 Out

12 PORTE LOGICHE 12 La porta XNOR. In1 In2 Out Dimostrare che: In1 XNOR In2 = NOT (In1 XOR In2)

13 13 RETI LOGICHE COMBINATORIE Una porta logica è un circuito usato per realizzare in hardware una funzione logica elementare L insieme di più porte logiche è una rete logica combinatoria e consente di realizzare in hardware una funzione logica complessa

14 Esempio di rete logica combinatoria 14 A B C Out Out = A B + B C + A C

15 CIRCUITI COMBINATORI 15 I 0 I 1 I 2 n -1 Un MULTIPLEXER è un circuito logico che consente di selezionare 1 tra 2 n ingressi in base allo stato di n segnali di controllo S n-1 S 1 S n -1 Out Out = I k se la parola binaria S n-1 S 1 S 0 rappresenta il numero Decimale k

16 CIRCUITI COMBINATORI 16 Out Multiplexer 2:1 S 0 S 0 I 1 I 0 Out I 0 0 Out I = I0 S0 + I1 S

17 CIRCUITI COMBINATORI 17 Multiplexer 4:1 S 1 S 0 S 1 S 0 Out I 0 I 1 I 2 I Out 0 0 I I I I 3

18 18 CIRCUITI COMBINATORI Un DEMULTIPLEXER è un circuito logico che consente di instradare 1 ingresso su una tra 2 n linee di uscita in base allo stato di n segnali di controllo

19 Proprietà dell algebra di Boole X1 + X2 = X2 + X1 Pr. Commutativa (X1 + X2) + X3 = X1 + (X2 + X3) Pr. Associativa (X1 X2) + (X1 X3) = X1 (X2 + X3) Pr. Distributiva X1 X2+ X1 X2 = X1 X1 + X1 X2 = X1 Priorità degli operatori: Not, And, Or

20 Principio di dualità Nota una proprietà dell algebra booleana si può ottenere la sua duale scambiando gli operatori e i simboli nel modo seguente: + 1 0

21 Proprietà dell algebra di Boole X1 X2 = X2 X1 (X1 X2) X3 = X1 (X2 X3) Pr. Commutativa Pr. Associativa (X1+X2) (X1+X3) = X1 + (X2 X3) Non valida in algebra ordinaria ( X1+ X2) (X1+ X2) = X1 X1 (X1+X2) = X1 Dimostrare

22 Mintermine Un mintermine p i è una funzione che vale 1 in corrispondenza della sola configurazione i dei valori delle variabili di ingresso. Ogni mintermine p i ammette un espressione algebrica consistente nell AND di tutte le variabili, dove ogni variabile compare diretta (cioè non negata) se vale 1 nella configurazione i, compare negata se invece vale 0. c b a p = 0

23 Maxtermine Un maxtermine s i è una funzione che vale 0 in corrispondenza della sola configurazione i dei valori delle variabili di ingresso. Ogni maxtermine s i ammette un espressione algebrica consistente nell OR di tutte le variabili, dove ogni variabile compare diretta (cioè non negata) se vale 0 nella configurazione i, compare negata se invece vale 1. s = a + b + c 0

24 La Prima Forma Canonica (SP) La prima forma canonica di una funzione f è la OR di tutti i mintermini p i, per le configurazioni i per le quali f = 1 f = i p i i tale che f della configurazione di = 1in corrispondenza ingresso i f f = = p0 + p2 + p4 3 (0,2,4)

25 La Seconda Forma Canonica (PS) La seconda forma canonica di una funzione f è la AND di tutti i maxtermini s i, per le configurazioni i per le quali f = 0 f = si i tale che f = i della configurazione di ingresso i 0 in corrispondenza f f = s0 s2 s4 = 3 (0,2,4)

26 Completezza funzionale Insiemi funzionalmente completi: {AND, OR, NOT} (Le forme canoniche ne sono una prova) {AND, NOT} {OR, NOT}

27 Completezza funzionale Insiemi funzionalmente completi: {NAND} NOT X = X NAND X {NOR} NOT X = X NOR X

28 Esercizio Passare dalla prima forma canonica (SP) alla rappresentazione in termini di porte NAND

29 Enumerazione di funzioni Esistono 2 (2 n ) funzioni distinte di n variabili Es.: Enumerare tutte le funzioni a 2 ingressi

30 Semplificazione delle forme canoniche z = ab c + abc + ab c + ab c + abc = ac + ab c + ab c + abc = = ac + ab c + ab c + ab c + abc = = ac + ab + ab c + abc = = ac + ab + ac = = c + ab =

31 MAPPE DI KARNAUGH 2 Ingressi 1 Uscita 31 A B Out Tabella di verità A B Mappa di K. Out = A B Formula logica

32 3 Ingressi 1 Uscita A B C Out A BC ? Regola: Una mappa di K. è costruita assicurando che a celle logicamente adiacenti corrispondano celle fisicamente adiacenti 32

33 4 Ingressi 1 Uscita 33 CD AB Due celle sono adiacenti se, spostandosi da una all altra cambia uno solo dei bit da cui sono intercettate nella Mappa di K. Sono celle adiacenti NON sono celle adiacenti Sono celle adiacenti NON sono celle adiacenti Sono celle tutte adiacenti tra loro?

34 Funzione prodotto Una funzione prodotto p di k variabili è rappresentata sulla mappa da un sottocubo di 2 n-k caselle adiacenti contenenti 1

35 Implicanti e Implicati Una funzione prodotto p si dice implicante di una funzione f, se f=1 almeno in tutti i vertici del sottocubo relativo a p (p f). Una funzione può essere espressa come OR dei suoi implicanti f = p 1 + p p n

36 Implicante primo Un implicante p f si dice implicante primo di f, se non esiste alcun altro implicante p di f (p f ) tale che p p (Un implicante primo rappresenta il massimo sottocubo) Una funzione f può essere espressa come somma dei suoi implicanti primi

37 Implicante primo essenziale Un implicante p f si dice implicante primo essenziale di f, se esiste almeno un vertice del sottocubo relativo a p, che non appartiene al sottocubo di alcun altro implicante primo di f. Un implicante primo è cioè essenziale se è l unico a coprire un dato 1 della f.

38 Sintesi ottima di reti a due livelli Ogni forma SP minima di una funzione f è una forma SP prima irridondante per f.

39 Forma SP minima 1. Determinare tutti gli implicanti primi di f 2. Selezionare un insieme irridondante di implicanti primi la cui somma copra la f, e il cui costo complessivo sia minimo OVVERO 2A) Selezionare dapprima gli implicanti primi essenziali 2B) Selezionare gli implicanti primi non essenziali che ricoprono gli 1 della mappa non ricoperti dagli implicanti primi essenziali

40 Sintesi di reti combinatorie 1. Stabilire in quali condizioni l uscita della rete combinatoria deve assumere 1 2. Costruire la tabella di verità 3. Estrarre una formula logica minimizzata Disegnare la rete combinatoria

41 Minimizzazione 41 Individuare nella mappa i gruppi più grandi possibili di celle adiacenti. CD AB Gruppo 1 Gruppo 2 Gruppo 3 Gruppo 4 Ogni gruppo contiene 2 k celle La presenza dei gruppi 2 e 4 introduce ridondanza Tutti gli 1 devono essere coperti ; no ridondanze

42 Dalla mappa alla formula logica 42 CD AB Gruppo 1 Gruppo 2 Gruppo 3 Gruppo 1 B D Gruppo 2 C D Gruppo 3 B D Out = B D + C D + B D

43 Esercizio di riepilogo Individuare i mintermini I forma canonica (SP) Rappresentazione a NAND Mappa di K Implicanti Implicanti primi Implicanti primi essenziali Sintesi ottima a 2 livelli

44 Esercizio di riepilogo X3 X2 X1 X0 Z X3 X2 X1 X0 Z

45 Esercizio Realizzare un circuito capace di confrontare 2 numeri interi N1 e N2 senza segno a 2 bit, tale circuito fornisce in uscita il valore 1 se N1N2, e 0 altrimenti. Z = 1 se N1N2 Z = 0 se N1<N2

46 Funzioni non completamente specificate Una funzione si dice non completamente specificata quando esistono delle condizioni di indifferenza, ovvero delle configurazioni di ingresso per le quali la funzione non è specificata. N.B.: Esistono funzioni non completamente specificate ma non esistono reti non completamente specificate!!!

47 Funzioni non completamente specificate Se ci sono h condizioni di indifferenza per f vi sono 2 h modi per assegnare 0 o 1 a tali condizioni, esistono quindi 2 h funzioni complete distinte che coincidono con la f ovunque questa è specificata, e altrettante reti per f. Fra tutte le reti si cerca la rete minima (a due livelli) assegnando alle condizioni di indifferenza i valori 0 o 1 più opportuni.

48 Forma SP minima per funzioni non completamente specificate 1. Si assegna provvisoriamente il valore 1 a tutte le condizioni di indifferenza ottenendo la funzione f 2. Si determinano gli implicanti primi della funzione f 3. Si scartano gli implicanti primi che coprono solo gli 1 corrispondenti alla condizioni di indifferenza 4. Si procede per la sintesi ottima considerando che solo gli 1 della funzione f devono essere necessariamente coperti

49 Esempio x 3 x 2 x 1 x x x x x 10 1 x x

50 Esercizio

51 Importanza dei circuiti aritmetici 51 In qualsiasi microprocessore è presente un unità Logica-Aritmetica (ALU) Ingresso1 Ingresso2 A L U Controllo Uscita Esempio: Ingresso1+Ingresso2 Ingresso1-Ingresso2 Ingresso1 Ingresso2 (Ingresso1) 2 Ingresso2... La somma binaria è l operazione di base

52 = Risultato: Out BIN =

53 Circuiti Sommatori 53 Il modulo di base è il full-adder (FA) Co A B FA S Ci TIPI DI CIRCUITI SOMMATORI Ripple Carry Carry-Select Carry Look-Ahead Sommatori ad albero (Kogge Stone)

54 Half adder 54 Funzione da realizzare: somma binaria tra 2 bit Costruzione della tabella di verità di una rete logica a due ingressi (A e B) e due uscite (Co e S) A B Co S Co = A B S = A B HALF-ADDER B A Co S

55 Full-Adder 55 Rete logica con 3 ingressi (A, B, Ci) e due uscite (Co ed S) A B Ci Co S A BCi A BCi Co S

56 A BCi Mappa per Co A BCi Mappa per S Co = B Ci + A Ci + A B S = A B Ci + A B Ci + A B Ci + A B Ci = A ( B Ci + B Ci) + A ( B Ci + B Ci) = = A ( B Ci) + A ( B Ci) Ponendo Y = B Ci = 56 S = A Y + A Y = A B Ci

57 Circuito logico di un full-adder Co = B Ci + A Ci + A B S = A Y + A Y = A B Ci A B Ci S Co 57

58 Circuito alternativo Ci B A Y A Y A S = + = B A Ci A Ci B B A Ci A Ci B B A Ci A Ci B Co = = + + = + + = 58 B A Ci A Ci B = A B Ci S Co

59 Circuito Alternativo 59 S = A Y + A Y = A B Ci Co = ( A B) Ci A B A B Ci S Co

60 Circuiti Integrati a Porte Discrete VCC GND DM74ALS08

61 Il Ripple-Carry Adder 61 Esegue l operazione di somma tra due numeri ad n-bit secondo il metodo carta e penna a n-1 b n-1 a n-2 b n-2 a 0 b 0 c n Co A B FA S Ci c n-1 Co A B FA S Ci c n-2 c 1 Co A B FA S Ci c 0 s n-1 s n-2 s 0 Operandi: A=a n-1 a n-2 a 1 a 0 e B=b n-1 b n-2 b 1 b 0 Risultato ad n+1 bit: c n s n-1 s n-2 s 1 s 0

62 Il Ripple-Carry Adder 62 E il sommatore più semplice e meno costoso: richiede meno porte logiche di qualsiasi altro tipo di sommatore Sommatore più lento. Problema legato alla propagazione del riporto: l i-esimo FA può generare il risultato corretto solo dopo avere ricevuto in ingresso il riporto generato dal precedente FA

63 a n-1 b n-1 a n-2 b n-2 a 0 b 0 63 c n Co A B FA S Ci c n-1 Co A B FA S Ci c n-2 c 1 Co A B FA S Ci c 0 s n-1 s n-2 s 0 a n-1 b n-1 a n-2 b n-2 a 0 b 0 c n c n-1 c n-2 c 1 c 0 s n-1 s n-2 s 0

64 a n-1 b n-1 a n-2 b n-2 a 0 b 0 64 c n-1 c n-2 c 1 c 0 s n-1 s n-2 s 0 Path per s k = 1 XOR+2 k NAND+1 XOR Path per c k = 1 XOR+2 k NAND Path critici: per s n-1 : 1 XOR+2 (n-1) NAND+1 XOR per c n : 1 XOR+2 n NAND

65 Il Carry-Select Adder 65 c 8 S[7:4] c cz 8 cu 8 cz 8 cu 8 a[7:4] b[7:4] Ripple-carry a 4-bit RC-Z Sz[7:4] Su[7:4] Ripple-carry a 4-bit RC-U a[7:4] b[7:4] 0 1 c 4 a[3:0] b[3:0] Ripple-carry a 4-bit RC S[3:0] c 0 I blocchi RC, RC-Z e RC-U lavorano in parallelo

66 66 Il Carry-Select Adder Nel caso esaminato (operandi a 8-bit) si ha: Path critici: per s 7 : 1 XOR+8 NAND+1 MUX per c 8 : 1 XOR+8 NAND+1 MUX In un Ripple-Carry a 8-bit si avrebbe: Path critici: per s 7 : 1 XOR+14 NAND+1 XOR per c 8 : 1 XOR+16 NAND

67 Esempio Disegnare un Carry Select Adder a 12 bit che utilizza RCA a 4 bit. Ricavare una formula generale per esprimere i ritardi massimi

68 Il Carry-Select Adder 68 In un Carry-Select ad n-bit realizzato usando Blocchi Ripple-Carry a 4-bit sono necessari n 4 1 stadi di multiplexer Path critici: n ( 4 per s n-1 : 1 XOR+8 NAND+ 1) MUX per c n : si individua lo stesso path Il Carry-Select è più veloce, ma più costoso

69 Il Carry Look-Ahead 69 i i i i c b a S = i i i i i i b a c b a c = + ) ( 1 Applicando le leggi di De Morgan b a c b a c + = ) ( i i i i i i b a c b a c + = + ) ( 1 Si definiscono i segnali di propagate p i e di generate g i i i i b a p = i i i b a g =

70 S i = p i c i 70 c = p c + i+1 i i g i c 1 =g 0 + p 0 c 0 c 2 =g 1 + p 1 c 1 = g 1 + p 1 (g 0 + p 0 c 0 )= g 1 + p 1 g 0 + p 1 p 0 c 0 c 3 =g 2 + p 2 c 2 = g 2 + p 2 (g 1 + p 1 g 0 + p 1 p 0 c 0 )=g 2 +p 2 g 1 +p 2 p 1 g 0 +p 2 p 1 p 0 c 0.. c k+1 =g k + g k-1 p k + g k-2 p k g 0 p 1 p 2... p k + p 0 p 1... p k c 0.. c n =g n-1 +g n-2 p n p 0 p 1...p n-1 c 0

71 4-bit Carry Look-Ahead Adder 71 a 3 b 3 a 2 b 2 a 1 b 1 a 0 b 0 c 4 c 3 c 2 c1 c 0 s 3 s 2 s 1 s 0

72 Path critici: 72 per s i : 1 XOR+1 AND+1 OR +1 XOR per c i+1 : 1 XOR+1 AND+1 OR Da i dipende il numero di ingressi delle porte AND ed OR incluse nei path critici PROBLEMA Un Carry Look-Ahead ad n-bit richiede porte AND ed OR fino ad n+1 ingressi!!

73 Esercizio Realizzare un modulo aritmetico capace di eseguire la somma e la differenza di due numeri interi in complemento a 2. sel f = A + B quando sel = 0 f = A B quando sel = 1 A B Adder/Subtracter f

74 Esercizio Bit di parità Per una stringa di n bit, il bit di parità è un bit aggiuntivo che vale 1 se il numero di 1 della stringa è dispari, vale 0 se il numero di 1 della stringa è pari. Realizzare una rete per la generazione del bit di parità per stringhe di cinque bit.

75 Esercizio Radice quadrata Realizzare una rete combinatoria a cinque Realizzare una rete combinatoria a cinque ingressi x 4, x 3, x 2, x 1, x 0, che esegue la radice quadrata approssimata per difetto del numero binario x 4 x 3 x 2 x 1 x 0

76 Tree Adders For high speed adders it is necessary to use tree structures. Parallel prefix-tree algorithms organize carry propagation and generation into recursive trees, in this way it is possible to compute the output carry of an N-bit adder in a logarithmic time. Parallel prefix-tree algorithms compute the addition in three stage: First stage -> computation of carry generate and carry propagate for each bit gi = ai bi pi = ai bi Second stage -> computation of the carries for each bit position by iteratively combining the generate and propagate terms of the first stage c i+1 = g i + g i-1 p i Third stage -> computation of the sum bits si = ai bi ci = pi ci The second stage is the most computational expensive one, in fact it represents the carry propagation chain.

77 Tree Adders Tree algorithms exploit the properties of dot operator to calculate the carries. Definition: Gi:j = gi + gi-1 pi + + gj pi pi-1 pj+1 Pi:j = pi pi-1 pj Gi:i = gi Pi:i = pi c i+1 = Gi:0

78 Tree Adders Definition of dot operator : (Gi:j, Pi:j) (Gj-1:k, Pj-1:k) = (Gi:j + Pi:j Gj-1:k, Pi:j Pj-1:k) = (Gi:k, Pi:k) Properties: 1) Associativity (Gi:j, Pi:j) (Gj-1:k, Pj-1:k) = (Gi:k, Pi:k) 2) Non-commutativity 3) Idempotency (Gi:j, Pi:j) (Gi:j, Pi:j) = (Gi:j, Pi:j) Proof: A + B A = A A A = A

79 Tree Adders S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15 16-bit radix-2 Kogge-Stone tree (A0, B 0 ) (A1, B 1 ) (A2, B 2 ) (A3, B 3 ) (A4, B 4 ) (A5, B 5 ) (A6, B 6 ) (A7, B 7 ) (A8, B 8 ) (A9, B 9 ) (A10, B 10 ) (A11, B 11 ) (A12, B 12 ) (A13, B 13 ) (A14, B 14 ) (A15, B 15 ) Calculates p i and g i dot operator sum

80 Tree Adders (A0, B ) 0 (A1, B ) 1 (A2, B ) 2 (A3, B ) 3 (A4, B ) 4 S0 S1 S2 S3 S4 (A5, B ) 5 (A6, B ) 6 (A7, B ) 7 (A8, B ) 8 (A9, B ) 9 (A10, B ) 10 (A11, B ) 11 S5 S6 S7 S8 S9 S10 S11 (A12, B 12 ) S12 (A13, B 13 ) S13 (A14, B 14 ) S14 (A15, B 15 ) S15 Brent-Kung Tree