Contatori e registri a scorrimento

Transcript

1 464 F3 Contatori e registri a scorrimento Nell ambito dei sistemi sequenziali si distinguono due famiglie, quella dei circuiti sequenziali sincroni, caratterizzati da un segnale periodico di clo che li fa avanzare da uno stato al successivo, e quelli asincroni le cui transizioni da uno stato all altro sono indotte da eventi collegati a livelli logici o ad impulsi sui loro ingressi principali Per i primi gli elementi di memoria nei quali si concretizza lo stato del sistema sono dei flip-flop; per i secondi gli elementi di memoria sono realizzati dai ritardi con cui le variabili di stato sono riportate in ingresso In questo capitolo si esaminano la struttura e i metodi di progetto di alcuni circuiti sequenziali sincroni F3 Un modello per i sistemi sequenziali sincroni I flip-flop sono elementi di memoria ciascuno di un bit; hanno due possibili stati e il passaggio da uno stato al successivo è determinato dallo stato presente e dagli ingressi di eccitazione Si può ora concepire un sistema digitale, come quello di figura F3, fatto da un insieme ordinato di n flip-flop le cui uscite Q n, sono collegate ad alcuni ingressi di una rete combinatoria che va a condizionare gli ingressi di eccitazione dei flip-flop In questo sistema ciascuno stato è individuato da una combinazione di valori delle variabili Q n e, attraverso la rete combinatoria, contribuisce a determinare, insieme con gli altri ingressi della rete combinatoria, lo stato successivo In esso gli stati diversi possono in tutto essere 2 n Nell esempio di figura, attraverso la rete combinatoria, gli ingressi di stato, Q n, e quelli primari,, controllano gli ingressi di eccitazione dei flip-flop; con il prossimo fronte attivo del clo questi passeranno nello stato prossimo S ' = Qn' + ' Le uscite della rete combinatoria si distinguono in uscite secondarie, quelle che controllano gli ingressi di eccitazione dei flip-flop e uscite primarie, y, che sono le uscite vere e proprie del sistema In generale queste ultime dipendono dagli ingressi primari e dalle variabili di stato: y = y(, Q) In un sistema sincrono almeno uno dei flip-flop riceve direttamente il segnale di clo detto clo principale, mentre i clo degli altri flip-flop possono essere derivati dalle transizioni di stato e dagli ingressi principali F32 Registri a scorrimento Se si collegano N flip-flop di tipo D con il clo in comune, disposti come in figura F32, portando l uscita Q i + di ciascun flip-flop sull ingresso D i di quello immediatamente alla sua destra, si ottiene un registro a scorrimento (shift register) con shift verso destra Attraverso l ingresso D del primo flip-flop è possibile caricare in esso un bit dopo l altro, un dato di N bit A ogni colpo di clo ciascun bit avanza verso destra di un po-

2 F3 Contatori e registri a scorrimento 465 sto e, dopo N fronti attivi del clo, tutto il dato è contenuto nel registro Se è N = 4, d =, e il registro è inizialmente resettato; man mano che giungono i fronti attivi del clo, sulle uscite Q si osserva la sequenza: > > > > X RC y D 3 D 2 D D S reset Cl Cl Cl Cl Q n Figura F32 Registro a scorrimento realizzato con 4 flip-flop D Q Figura F3 Modello di sistema sequenziale sincrono Il dato inserito in modo seriale nel registro è infine disponibile per intero sulle sue uscite Q, e può esser prelevato in blocco (in modo parallelo) Un registro di questo tipo è indicato come SIPO (Serial Input Parallel Output) Il dato può essere anche trasferito serialmente utilizzando come uscita quella dell ultimo flip-flop; in questo caso lo shift register è detto SISO (Serial Input Serial Output) Naturalmente i flip-flop di uno shift register possono anche essere sia degli SR che dei JK; è sufficiente che il primo di essi sia trasformato in tipo D e poi si collegheranno in cascata le uscite Q e Q agli ingressi S e R o J e K degli altri flip-flop Se per ciascun flip-flop sono disponibili gli ingressi di Clear e Preset, figura F33, si può agire su di essi per inserire nel registro in modo parallelo, cioè tutti in una volta, i bit di un dato per poi trasferirli uno alla volta su un unica linea di trasmissione collegata sull uscita Si dice in questo caso che il registro è di tipo PISO (Parallel Input Serial Output) Gli shift register SIPO e PISO hanno applicazione nelle trasmissioni a distanza su un unica linea di comunicazione D 3 D 2 D D Q 3 2 Pr Cl Pr Cl Pr Cl Pr Cl Figura F33 Registro a scorrimento con caricamento parallelo asincrono Pl P 3 P 2 P P Per mezzo di un multipleer e di collegamenti appropriati è possibile ottenere uno shift register sul quale sia possibile operare lo shift in una direzione, o nell altra, o il caricamento parallelo La figura F34 mostra lo schema dell elemento j-esimo di uno shift register di questo tipo

3 466 Modulo F Circuiti logici sequenziali Figura F34 Cella di shift register con scorrimento nei due sensi e caricamento parallelo S S Q j Qj Q j+ Q j D j Q j Cl reset P j Q j Il registro è costituito da N moduli uguali a quello nel blocco evidenziato e collegati in cascata In esso tutte le operazioni selezionate con S S (anche il caricamento parallelo) avvengono in maniera sincrona; precisamente: S S = determina il caricamento parallelo, S S = determina il caricamento del dato da sinistra con lo scorrimento verso destra, S S = determina il caricamento del dato da destra con lo scorrimento verso sinistra, S S = in questo caso l uscita di ciascun flip-flop rientra sul proprio ingresso e quindi il dato rimane fermo Se il codice inserito nel registro è quello di un numero, uno shift del dato verso destra o uno verso sinistra, con inserimento di uno zero dal lato opposto, equivalgono rispettivamente a una divisione o ad un prodotto per 2 F33 Contatori realizzati con shift register Contatore ad anello semplice Si colleghino insieme l uscita e l ingresso D N di un registro a scorrimento, figura F35, si resetti il registro e poi si imponga Q N = Da questo momento a ogni fronte attivo del clo lo stato dell ultimo flip-flop si trasferisce sul primo, l avanza fino all ultimo flip-flop per poi rientrare nel primo, e così di seguito Se i flip-flop sono 4, (N = 4), l uscita parallela del registro mostra la sequenza dei quattro codici,,,, corrispondenti ai 4 stati del sistema La stessa sequenza si avrebbe sulle uscite di un decoder da due a quattro pilotato da un contatore di due bit che conti da a 3 Figura F35 Contatore ad anello con N = 4 flip-flop D 3 Pr Cl D 2 Pr Cl D Pr Cl D Pr Cl Contatore Johnson Si modifica lo schema precedente collegando all ingresso D N- l uscita Q Per N = 4, la sequenza degli stati in un ciclo completo è ora:,,,,,,

4 F3 Contatori e registri a scorrimento 467, Come si vede, rispetto al contatore ad anello semplice, il numero degli stati è raddoppiato Quando è necessaria una decodifica degli stati del contatore la si può realizzare più economicamente osservando che, esclusi gli stati non utili, ciascuno stato utile può essere individuato da una coppia di variabili Q le cui combinazioni non si riscontrano negli altri stati, così è caratterizzato da Q 2, da Q, da Q, da, da Q 3, da Q 2, da Q, da Q 3 Q Se si utilizzano 5 flip-flop il contatore Johnson diviene decadico Inoltre facendo rientrare sull ingresso di dato uno dei segnali Q, Q 2, Q 3, Q 4, oppure una delle combinazioni Q + Q, Q2 + Q, Q3 + Q2, Q4 + Q3, il contatore Johnson può essere utilizzato come divisore di frequenza per N, dove rispettivamente N = 8, 6, 4, 2; 9, 7, 5, 3 In questi casi non vanno considerati i flip-flop più a valle di quelli da cui si preleva il segnale In uno shift register con 5 flip-flop si riporta Q Q sull ingresso Si costruisca, a partire dallo stato, la sequenza degli stati ESEMPIO La sequenza si costruisce mediante la tabella F3: avanzando di una riga si riporta su Q 4 il valore di Q Q e si riportano i valori dello stato precedente spostandoli di un posto più a destra Si osserva che dopo 9 righe si torna allo stato di partenza e la sequenza verrà ripetuta Decodificando poi una delle combinazioni di Q 4 si ottiene un segnale di periodo 9 volte maggiore di quello del clo Q 4 Q Q Tabella F3 Sequenza degli stati con shift register in cui rientra Q Q Con 5 Flip-Flop nell ordine Q 4, sull ingresso D 4 si riporta Q2 + Q3 la sequenza degli stati Q 4 che si ottiene senza considerare i flip-flop e è la seguente:,,,, ; in tutto 5 stati ESEMPIO 2 Generatore di sequenze di e pseudo casuali Si supponga di lanciare in aria una moneta facendola ruotare e lasciandola cadere e di segnare via via su un foglio di carta cosa è uscito ( se testa e se croce) Ciò che si ottiene è una sequenza casuale di e Un risultato simile si ottiene osservando l uscita Q di un registro a scorrimento di n elementi al cui ingresso si fa rientrare la XOR di Q n e di qualche altro flip-flop intermedio (figura F36) In realtà, dato il numero finito di stati del sistema, dopo un limitato numero di impulsi di clo la sequenza è destinata a ripetersi, e il comportamento del sistema è del tutto prevedibile D D 2 D 3 D 4 Q 4 Pr Pr Pr Pr Q n Figura F36 Generatore di frequenza pseudo random di lunghezza 5 Pr

5 468 Modulo F Circuiti logici sequenziali ESEMPIO 3 Il circuito di figura F36 si blocca sullo stato Per evitarlo lo si presetta nello stato iniziale Si calcoli la sequenza in uscita Lo stato successivo per il primo flip-flop si ricava da ' = Q 4 La sequenza degli stati è pertanto:,,,,,,,,,,,,,, La sequenza sull'uscita Q n è: + F34 Contatori binari sincroni Tutti i flip-flop dei contatori sincroni ricevono lo stesso segnale di clo A ogni fronte attivo del clo i contatori avanzano nello stato successivo I codici della sequenza di stati che essi attraversano corrispondono al ciclo di conteggio per cui sono stati costruiti Come si è detto, lo stato successivo dipende dallo stato precedente e dagli ingressi principali, il che si traduce in una tabella che ha per ingressi, Q n- e per uscite gli ingressi di eccitazione dei flip-flop Di un contatore che conta da a n si dice che conta in modulo n; dopo n il conteggio riprende da Ciò è del tutto simile a quanto avviene per gli angoli che si misurano in modulo 36 dove, per esempio, una coordinata angolare di 362 gradi e una di 2 gradi sono la stessa cosa Il numero di flip-flop N necessari è quello richiesto per assegnare a ciascuno stato un codice distinto; se gli stati sono n il numero dei flip-flop è N log 2 (n) Le funzioni di eccitazione devono essere definite in base allo stato presente e allo stato prossimo che da esso si vuole raggiungere Il procedimento di progetto è simile a quello della trasformazione di flip-flop ESEMPIO 4 u = u = S S S 4 S S 2 S S 2 S 3 S S 3 S 4 S 2 S 4 S S 3 Tabella F32 Tabella delle transizioni Progetto di un contatore sincrono up-down modulo 5 In tabella F32 sono indicate le transizioni da ciascuno stato presente (colonna a sinistra) in base al valore dell ingresso primario u Nel caso proposto in figura lo stato successivo di S i è S i+ se l ingresso u vale, altrimenti è S i Poiché il numero di stati è n = 5, e deve essere N log 2 (5) = 2,32, sono necessari 3 flip-flop; d altra parte gli stati previsti sono numerabili da a 4, e per contare fino a 4, o da 4 in giù, occorrono almeno 3 bit Si decide di utilizzare 3 flip-flop di tipo JK, e ciascuno stato S = sarà identificato da una combinazione di valori delle uscite,, dei flip-flop Stabilito che S =, S =, S 4 = (quest operazione è indicata in generale come assegnazione degli stati) si può infine procedere all assegnazione delle funzioni J e K per ciascun flip-flop A tale scopo si predispone e si compila la tabella F33 Si procede considerando per ciascuna riga e per ciascun flip-flop lo stato presente e quello successivo Nella prima riga lo stato pre- u S S J 2 K 2 J K J K S S S S 2 S 2 S 3 S 3 S 4 S 4 S S 4 S 3 S 3 S 2 S 2 S S S S S 4 Tabella F33 Tabella per la definizione delle funzioni J e K del contatore u/d modulo 5

6 F3 Contatori e registri a scorrimento 469 sente è S = e lo stato prossimo è S = ; e devono restare nello stato e ciò avviene se J K = e J K = ; deve invece passare da a e ciò avviene se J K = Il procedimento si ripete per tutte le altre righe (si tenga presente che lo stato successivo a quello della quarta riga è quello della prima) Si procede così anche per la parte di tabella relativa al conteggio all indietro Si può osservare che non si è stabilito nulla per gli stati non utilizzati dal sistema, e perciò ci sono altre condizioni di indifferenza oltre a quelle presenti in tabella Da un primo esame delle colonne si osserva che è possibile imporre K 2 = e K = ; per le altre funzioni di 4 variabili si compilano le mappe di Karnaugh, figura F37 u u u u J 2 () = u + u J () = u + u J () = u + u + K () = u + u Infine si trovano i seguenti risultati: j 2 = u Q Q + u, k 2 = ; j = u + u, k = u Q + u ; j = u Q 2 + u +, k = Lo schema del circuito logico così ricavato è riportato figura F38 Figura F37 Calcolo della rete combinatoria del contatore modulo 5 Figura F38 Contatore up down modulo 5 u/d clk V cc J 2 J J CL K 2 CL K CL K CL V cc R C GND Naturalmente un contatore si può realizzare con flip-flop di tipo diverso dal JK; in particolare, se si utilizzano flip-flop tutti del tipo D, le uscite della rete combinatoria che va a condizionare i flip-flop forniscono esattamente il valore dello stato successivo a quello presente in entrata Con n flip-flop gli stati possibili di un sistema sequenziale sono in tutto 2 n ; quando, come nel caso dell esempio precedente, non sono utilizzati tutti gli stati è necessario verificare che il sistema, progettato utilizzando le condizioni di indifferenza, non finisca casualmente in un ciclo chiuso dal quale non può uscire; in alternativa, per evitare che ciò avvenga occorre imporre al sistema un reset non appena viene alimentato Quest ultima cosa si fa collegando tutti i clear dei flip-flop a un circuito RC con R collegato a V cc e C collegato a massa

7 47 Modulo F Circuiti logici sequenziali ESEMPIO 5 Tabella F34 Calcolo degli stati successivi a partire dagli stati non utili Del circuito progettato nell esempio 4 si determinino le sequenze che si avrebbero a partire dagli stati non utilizzati Considerando come stato di partenza ciascuno degli stati non utilizzati, dalle funzioni di eccitazione dei flip-flop si ricava lo stato successivo imposto dalla rete combinatoria progettata (tabella F34) u j 2 j k j Q 2 Q Q u Q Q + u u + u u Q + u u Q 2 + u + Contatore decadico sincrono Si utilizzano flip-flop di tipo T Contatore up Dalla successione degli stati, tabella F35, si ricavano i valori necessari per le funzioni T: si assegna il valore se lo stato del flip-flop deve cambiare e nel caso opposto Si vede che deve essere T = ; le altre funzioni si ricavano mediante mappe di Karnaugh, figura F39 Si trovano: T 3 = +, T 2 =, T = Q 3 Figura F39 Calcolo delle funzioni d eccitazione del contatore decadico up T 3 ( ) = + T 2 ( ) = T ( ) = S T 3 T 2 T T S S S 2 S 3 S 4 S 5 S 6 S 7 S 8 S 9 Tabella F35 Tabella per la definizione delle funzioni T del contatore decadico up Contatore down Si procede come per il contatore up a partire dalla successione degli stati, tabella F36 e figura F3 Per la funzione T 2 sono state possibili due soluzioni, la seconda corrisponde alla copertura fatta col sottocubo tratteggiato Per la funzione T 3 si è introdotto un implicante ridondante Si trovano: T 3 = ( + Q 2 Q )Q, T 2 = ( + Q )Q oppure T 2 = ( + )Q Q, T = ( + + )Q

8 F3 Contatori e registri a scorrimento 47 Figura F3 Calcolo delle funzioni di eccitazione del contatore decadico down T 3 ( ) = ( + ) T 2 ( ) = ( + ) T 2 ( ) = + T ( ) = + + S T 3 T 2 T T S 9 S 8 S 7 S 6 S 5 S 4 S 3 S 2 S S Tabella F36 Tabella per la definizione delle funzioni T del contatore decadico down Contatore binario sincrono parallelo modulo 2 n Presi n = 3 e 3 fli- flop di tipo JK si compila la tabella di eccitazione, tabella F37 In questo caso lo stato successivo è quello della riga sotto, oppure, se si è in S 7, quello della prima riga I valori di J e K si assegnano tenendo d occhio il valore della variabile Q della riga che si sta compilando e quello della riga successiva che indica lo stato in cui si vuole che il flip-flop vada con il prossimo fronte attivo del clo La tabella suggerisce J = K = e J = K = ; dalle mappe di Karnaugh, figura F3, si trova poi J 2 = = K 2 = Questi risultati, dove è sempre J i = K i, suggeriscono di utilizzare dei flipflop di tipo T Si nota d altra parte che mentre il flip-flop deve commutare a ogni fronte attivo del clo e quindi deve avere sempre T =, il secondo commuta ogni due fronti, dunque deve essere T =, il terzo deve commutare nei fronti immediatamente successivi al verificarsi di =, dunque T 2 =, e, se ci fosse, il quarto flip-flop dovrebbe avere T 3 =, in modo da commutare sul fronte successivo al verificarsi della combinazione = Del resto tutto ciò corrisponde al contare in codice binario: la cifra immediatamente più significativa commuta dopo che tutte quelle meno significative hanno raggiunto il massimo valore Per esempio, se Q 5 Q 4 = =, per passare al numero successivo Q 4 dovrà commutare insieme a tutte le al- Contatore up S J 2 K 2 J K J K S S S 2 S 3 S 4 S 5 S 6 S 7 Tabella F37 Definizione delle funzioni di eccitazione contatore up modulo 8 J 2 = K 2 = Figura F3 Calcolo di J2 e K2 per il contatore up modulo 8

9 472 Modulo F Circuiti logici sequenziali tre cifre meno significative, mentre Q 5 resta inalterata Si può dunque generalizzare il risultato ottenuto al caso di un contatore modulo 2 n, con n naturale qualsiasi, imponendo T = e T k+ = Π k i= Q i [F3] cioè l ingresso T del (k + ) mo flip-flop deve essere pilotato dal prodotto logico delle uscite Q di tutti i flip-flop meno significativi La figura F32 propone lo schema di un contatore sincrono parallelo modulo 2 4 Il termine parallelo si riferisce al fatto che ciascuna funzione d eccitazione è calcolata parallelamente (in contemporanea) alle altre In una struttura del genere al crescere di n cresce il numero di ingressi che i flip-flop devono essere in grado di pilotare, e cresce anche il numero di ingressi delle porte AND Figura F32 Contatore sincrono parallelo modulo 6 up V CC T 3 T 2 T T Contatore down Si può osservare che le uscite Q di un contatore binario up forniscono proprio il conteggio all indietro, dunque lo stesso contatore up fornisce anche un conteggio down La necessità di realizzare un contatore up-down mediante due circuiti combinatori indipendenti si pone quando il conteggio deve subire di volta in volta un incremento o un decremento, in base al valore presente sull ingresso u/ d Una situazione del genere si ha quando si vogliono contare le automobili in un parcheggio; in questo caso il passaggio in entrata impone il valore u/ d = e un fronte attivo del clo, mentre il passaggio in uscita impone u/ d = e un fronte attivo del clo Si intuisce che il progetto del contatore binario down porta a conclusioni non molto dissimili da quelle viste per il contatore binario up Pertanto, si utilizzano flip-flop di tipo T Posto n = 3 si compila la tabella di eccitazione, con il semplice criterio che quando Q i deve commutare occorre che sia T i =, tabella F38 Direttamente dall osservazione della tabella si trova: T = ; T = Q ; T 2 = Q Q Con considerazioni del tutto simili a quelle fatte per il contatore up si può in generale scrivere: T =, T k+ = Π k i= Q i [F32] Gli schemi per questo contatore sincrono sono del tutto simili a quelli dell analogo contatore up, con la sola differenza che ora sono utilizzate le uscite Q S T 2 T T S 7 S 6 S 5 S 4 S 3 S 2 S S Tabella F38 Tabella di eccitazione contatore down modulo 8

10 F3 Contatori e registri a scorrimento 473 Lo schema della figura F33 mette insieme, mediante circuiti multipleer controllati dal selettore u/ d, le due reti combinatorie calcolate per il contatore up e per il down Il selettore decide quale delle due reti controlla gli ingressi di eccitazione dei flipflop Il segno di negazione sulla lettera d di u/ d indica che la modalità down viene attivata quando quell ingresso è basso Contatore up/down Figura F33 Contatore up/down modulo 6 sincrono u/d T 3 T 2 T T Contatore binario sincrono seriale modulo 2 n Le relazioni T k+ = Π k i= Q i e T k+ = Πk i= Q i per i contatori sincroni modulo 2n si possono realizzare applicando la proprietà associativa del prodotto; ad esempio T 4 = ( ) = T 3 ; T 3 = ( ) = T 2 Ciò suggerisce di realizzare i circuiti di controllo degli ingressi T mediante una cascata di AND a due soli ingressi, figura F34 Il termine seriale attribuito a questo tipo di contatore si riferisce al fatto che ciascun flip-flop riceve l ingresso di eccitazione dall uscita del flip-flop che lo precede T 3 T 2 T T V cc Figura F34 Contatore sincrono seriale modulo 6 up ch ch ch ch ch Frequenza massima del clo Nei contatori sincroni paralleli dopo ogni nuovo fronte attivo del clo ci vuole un tempo T pdff perché ogni flip-flop possa compiere la sua transizione, e un tempo T pdand perché il nuovo stato giunga agli ingressi di eccitazione Perciò il successivo fronte attivo non deve arrivare prima, pena una sequenza errata Dunque per il periodo del clo deve essere rispettata la relazione: T T pdff +T pdand [F33] In un contatore sincrono seriale modulo 2 n il flip-flop (n ) mo e più significativo riceve un nuovo valore sul suo ingresso T n con un ritardo dovuto al tempo di transizione del primo flip-flop più il ritardo di propagazione attraverso n porte AND Questo è il tempo che occorre attendere prima di inviare un nuovo fronte attivo del

11 474 Modulo F Circuiti logici sequenziali clo Dunque il periodo del segnale di sincronismo deve essere: T T pdff + (n ) T pdand [F34] Errori nei codici Poiché a ogni fronte attivo del clo le commutazioni dei flip-flop avvengono con piccoli ritardi non tutti uguali durante le commutazioni, il contatore può presentare per brevi intervalli di tempo dei codici non previsti Nei contatori sincroni paralleli e seriali si è certi che il contatore raggiunge il nuovo stato solo dopo un tempo pari al maggiore dei ritardi t d = (T pdff ) ma di commutazione dei flip-flop Per questo motivo il circuito che utilizza i codici prodotti dal contatore dovrebbe essere abilitato a leggere ogni nuovo stato da un segnale che abbia, rispetto al clo, un ritardo almeno pari a t d Contatore up F35 Contatori asincroni Questi contatori fanno sempre parte dei sistemi sincroni perché i passaggi di stato avvengono in seguito al fronte attivo di un unico segnale di clo; tuttavia essi si distinguono dai contatori sincroni perché il segnale di clo di alcuni dei flip-flop deriva da transizioni di stato di altri Contatore binario ripple modulo 2 n Si prendano n = 4 flip-flop di tipo T con clo attivo sul fronte di discesa Posti tutti gli ingressi T a livello alto, si deve progettare una rete combinatoria che produca i fronti di discesa per il clo di ciascun flip-flop tutte e solo le volte che questo debba commutare Detto i l ingresso di clo del flip-flop i mo, occorre innanzi tutto identificare le funzioni i (Q) Dalla sequenza degli stati nel conteggio binario, tabella F39, si nota che il bit meno significativo commuta a ogni passaggio da uno stato al successivo, inoltre ciascuno degli altri bit Q i+ commuta quando il bit immediatamente meno significativo, Q i, passa da a Ciò significa che il flip-flop deve ricevere direttamente il segnale di clo in modo da commutare a ogni fronte di discesa, e che per ciascuno degli altri flip-flop si può utilizzare il fronte di discesa generato dall uscita del flip-flop immediatamente meno significativo: i+ = Q i Il contatore ha dunque lo schema di figura F35 Poiché questa soluzione discende dalla proprietà stessa del conteggio in binario essa è, dal punto di vista astratto, applicabile qualunque sia il valore di n S 3 2 S / S a / S 2 a 2 2 / S 3 a 3 / S 4 a 4 / S 5 a 5 y / S 6 a 6 y 2 / S 7 / S 8 / S 9 b z / S b 2 z 2 / S b 3 / S 2 b 4 / S 3 b 5 w / S 4 b 6 w 2 / S 5 / T 3 T 2 Figura F35 Contatore asincrono modulo 6 T Tabella F39 Definizione delle funzioni ( ) del contatore asincrono modulo 6 T V cc

12 F3 Contatori e registri a scorrimento 475 Si lascia al lettore di verificare che nel caso di flip-flop dai clo attivi sul fronte di salita, il contatore si ottiene collegando i clo i+ con le uscite Q i Si è gia osservato che se nel contatore up si considerano come uscite le Q i si ottiene un conteggio all indietro Come precedentemente detto, quando il conteggio deve invertirsi a partire dallo stato presente, occorrono due circuiti combinatori distinti Il contatore down asincrono ripple con clo attivi sul fronte di discesa si ottiene imponendo i+ = Q i Utilizzando multipleer of 2 si ottiene facilmente il circuito ripple di un contatore binario up/down La figura F36 ne riporta lo schema Con questo circuito però è possibile invertire il senso del conteggio senza provocare dei salti non voluti solo se si è nello stato Ciò è dovuto a fronti attivi del tutto asincroni generati dalla stessa commutazione da up a down o viceversa Se per esempio u/ d = e = e si cambia u/ d, si provoca un fronte di discesa indesiderato su 2 alterando così lo stato presente del contatore Per evitare quest inconveniente si può cambiare u/ d solo quando tutti i flip-flop sono sullo stato di reset Contatore down Contatore up/down u/d Figura F36 Contatore modulo 6 up/down asincrono T 3 T 2 T T V cc Affinché il conteggio possa avvenire correttamente occorre che tutti i flip-flop abbiano il tempo di compiere la loro commutazione Occorre anche prevedere che il contatore rimanga in ciascuno dei suoi stati per un tempo T s sufficiente all acquisizione da parte del dispositivo che utilizza il conteggio Ciò significa che per il periodo del clo principale va previsto un tempo T > n T pdff + T s Dunque la frequenza del clo principale dovrà essere f < /T ch Si consideri n = 4 e il contatore nello stato ; al sopraggiungere del prossimo fronte attivo del clo principale il primo flip-flop commuta con un ritardo T pdff ; ciò provoca la commutazione del secondo, e così via Lo zero si propaga come un onda (in inglese ripple) lungo la catena dei flip-flop Lo stato si raggiunge perciò con un ritardo pari a n T pdff In tutto quest intervallo di tempo le uscite del contatore assumono in successione i valori,, Questo è il caso più critico, ma in tutte le transizioni da un stato all altro il contatore presenta per brevi intervalli di tempo dopo il fronte attivo del clo, dei codici non desiderati Occorre evitare che questi abbiano effetto su altre parti del sistema Una possibile soluzione è di utilizzare un segnale che abiliti l acquisizione del codice con un ritardo t d n T pdff rispetto a ciascun fronte attivo del clo Se per esempio il codice binario del contatore fosse utilizzato per mezzo di un decoder, questo, negli intervalli con codice non valido, dovrebbe restare disabilitato con tutte le uscite non attive Il segnale di abilitazione, a volte detto di strobe, potrebbe essere generato da un monostabile che utilizza come trigger il clo principale Lo stesso segnale di strobe potrebbe in alternativa essere utilizzato come Latch Enable di un adeguato numero di latch su cui memorizzare a intervalli regolari gli stati validi del conteggio Frequenza massima del clo principale Errori nei codici

13 476 Modulo F Circuiti logici sequenziali F36 Un metodo di progetto per i contatori asincroni Ci si propone adesso di riaffrontare il progetto del contatore asincrono seguendo un procedimento sistematico che è applicabile ad altri casi simili nei quali osservazione e intuizione potrebbero non bastare Si procede con il seguente esempio ESEMPIO 6 Figura F37 Utilizzazione di condizioni di indifferenza vincolate nel progetto di contatore asincrono Progettare un contatore asincrono modulo 6 Il primo passo è ancora la compilazione della tabella di eccitazione, qui però le funzioni d eccitazione da compilare sono i clo dei flip-flop Si prepara dunque, come già fatto in tabella F39, la tabella con la successione degli stati e le colonne i, e per ciascuna colonna Q i si segnano le righe in seguito alle quali avviene una transizione Ora, affinché questa transizione avvenga, occorre che, immediatamente prima, il clo di quel flip-flop passi dal livello alto al livello basso, generando così un fronte attivo Per ciascun flip-flop, escluso il primo, ciò si ottiene imponendo i = nella riga che precede la transizione e i = nella successiva Per il primo flip-flop ciò non riesce perché le transizioni sono consecutive, e l unico modo di ottenerle è di applicargli direttamente il segnale del clo esterno Dove le transizioni non sono previste le colonne possono essere compilate con lettere che indicano condizioni di indifferenza La tabella mostra che le funzioni 2 e 3 presentano gruppi di condizioni di indifferenza ciascuno distinto con una diversa lettera Occorre ora osservare che all interno di ciascuno di questi gruppi l assegnazione del valore delle funzioni non è priva di vincoli Ad esempio 2 può valere sia che se è =, ma se è = anche 2 deve valere, altrimenti si creerebbe un fronte di discesa indesiderato Si dice in tal caso che 2 è una condizione di indifferenza vincolata a Per tale motivo le condizioni di indifferenza all interno di ciascun gruppo sono state contraddistinte da un indice, e, conseguentemente alla notazione qui assegnata, se a è un gruppo delle condizioni di indifferenza, il vincolo al suo interno è a i+ a i Si possono ora compilare le mappe di Karnaugh, figura F37, e poi cercarne la copertura ottimale rispettando però i vincoli nelle condizioni di indifferenza Si ottengono così 3 = e 2 = ; si noti che la scelta dei sottocubi rispetta il criterio stabilito per le condizioni di indifferenza; ad esempio, con la scelta fatta si è stabilito che b 5 = b 4 =, e b 3 = b 2 = b = Come si vede, la soluzione corrisponde pienamente a quella precedentemente trovata a a 3 a 2 a 4 a 5 a 6 b 4 b 5 b 6 b b 3 b 2 2 y y 2 w w 2 z z 2 3 = 2 = In generale ciascun flip-flop che debba avere due commutazioni consecutive deve ricevere necessariamente il segnale del clo principale; in tal caso va trattato come nel progetto di un contatore sincrono utilizzando i suoi ingressi di eccitazione per impedire che commuti quando non richiesto F37 Controllo ed espansione dei contatori Start/stop Sospendere e riprendere il conteggio per mezzo di un abilitatore del segnale di clo non è la migliore soluzione perché durante una delle due fasi si provocano sugli ingressi di clo del contatore fronti attivi non dovuti al segnale si sincronismo Conviene piuttosto intervenire sugli ingressi di eccitazione di ciascun flip-flop mediante un circuito controllato dal segnale di start/ stop (figura F38) che su di essi fa passare il valore prodotto dalla rete combinatoria del contatore oppure il valore che blocca il flip-flop sullo stato precedente

14 F3 Contatori e registri a scorrimento 477 Rete Combinatoria Figura F38 Controllo di Start/stop con flipflop di tipo D start/stop T D Q j Q j Nel caso di flip-flop di tipo T è sufficiente un gating con AND (cioè far passare il segnale T da una AND con il segnale start/ stop che impone T = quando il segnale di Stop è attivo) Se i flip-flop sono di tipo D si può preliminarmente trasformarli in T e poi applicare lo stesso tipo di controllo, figura F39 Rete Combinatoria Figura F39 Circuiti di Start/stop, caricamento parallelo ed espansione start/stop T en T D j Q j Q j PL P j Preset Lo stato di un contatore si può forzare in modo asincrono attraverso gli ingressi di preset e clear dei flip-flop, oppure, in modo sincrono, mediante un caricamento parallelo su flip-flop di tipo D In questo caso, un segnale di parallel load (PL) disabilita il controllo degli ingressi D da parte degli altri circuiti e abilita il passaggio degli input di caricamento parallelo e il dato viene acquisito con il primo fronte positivo del clo Il circuito di figura F39 è completo di controllo per il caricamento paralleo: PL abilita il passaggio su D j del dato esterno P j e contemporaneamente disabilita tutti gli altri circuiti che portano a D j Mediante il caricamento parallelo e un circuito di decodifica si può ridurre il modulo del conteggio costringendo il contatore, quando viene riconosciuto uno stato, a ricaricare lo stato iniziale Per esempio, se si ha un contatore modulo 6 ma lo si vuole utilizzare per contare solo fino a d, è sufficiente introdurre una decodifica che, riconosciuto lo stato, attiva l ingresso di caricamento parallelo sul quale è stato predisposto il dato di inizio conteggio, sicché al prossimo fronte del clo il contatore va nello stato iniziale (in questo caso ) La stessa operazione, ove sia disponibile l ingresso asincrono di clear, si può realizzare costringendo il contatore a resettarsi non appena entrato nello stato 2 (in questo caso si ha un breve transitorio attraverso questo stato del quale occorrerà eventualmente tener conto) Il caricamento parallelo consente anche di scegliere qualunque intervallo tra gli stati del contatore dal momento che il dato da caricare come inizio conteggio non è necessariamente lo zero

15 478 Modulo F Circuiti logici sequenziali L ingresso EnT (ot En, abilitatore di T) funziona nello stesso modo di start/ stop : anche esso abilita il segnale che fa avanzare il conteggio proveniente dalla rete combinatoria, esso però viene usato nel collegamento in cascata con altri contatori Clo-up e clo-down I contatori up/down fin ora presentati dispongono di un ingresso di selezione della direzione di avanzamento e di un ingresso di clo Altri contatori, al posto di questi due ingressi, dispongono di un ingresso di clo-up per il conteggio in avanti e di un ingresso di clo-down per il conteggio inverso Se entrambi i tipi di contatore sono inseriti in uno stesso circuito e vanno controllati con gli stessi segnali occorre trasformare i segnali -up e -dwn, nei corrispondenti segnali u/d e Il circuito di figura F32 realizza questa trasformazione La figura F32 mostra che mantenendo al livello logico alto il clo non utilizzato, sulle uscite si ottengono i segnali u/d e corrispondenti al controllo desiderato -up u/d Figura F32 Trasformazione dei segnali -up e -down -dwn Figura F32 Correlazione dei segnali del circuito di figura F39 -up -dwn u/d t t t t Collegamento in cascata di due contatori Collegando più contatori si possono ottenere contatori di modulo superiore Un metodo per ottenere ciò consiste nello sfruttare come segnale di clo del contatore più significativo il bit di maggior valore del contatore che lo precede Da due contatori modulo 6 con clo attivo sul fronte di discesa se ne ottiene uno modulo 256 collegando l uscita al clo del contatore con uscite Q 4 Q 7 che così avanzerà di uno a ogni transizione Alto Basso di Questo metodo ha però l inconveniente di una propagazione dei fronti di discesa tipo ripple con un ritardo che aumenta con il numero dei contatori utilizzati e genera codici temporanei indesiderati Per evitare questo fenomeno i contatori integrati sincroni sono dotati di un ingresso Carry-In o EnT, o Ten, che li abilita ad avanzare nel conteggio, e di un uscita di riporto, Carry-Out o Ripple Carry, che abilita un eventuale contatore più significativo quando questo deve essere sensibile al fronte attivo del segnale di sincronismo Ciò consente di collegarli tutti allo stesso segnale di sincronismo

16 F3 Contatori e registri a scorrimento 479 Il circuito di Carry-Out deve abilitare l eventuale contatore immediatamente più significativo quando il contatore che lo emette a sua volta riceve un Carry-In attivo ed è arrivato al suo ultimo stato Per un contatore modulo 6 up è: Per un contatore decadico sarà: C out = C in C out = C in [F35] [F36] La figura F322 mostra questo tipo di connessione nel caso di tre contatori modulo 6: quando il contatore più a destra raggiunge lo stato = b il suo C out va alto; con il prossimo fronte attivo del clo esso tornerà allo stato ed il contatore al centro avanzerà di ; se anche il contatore al centro si trova in quel momento nello stato abiliterà a sua volta l avanzamento del contatore più a sinistra Resta un rallentamento dovuto alla propagazione del Ripple-Carry A questo problema si può rimediare mediante AND esterne dei C out dei contatori meno significativi da portare nell ingresso C in di ciascun contatore più significativo: T en(k+) = Π i= k C out(i) [F37] Figura F322 Espansione di contatore binario mediante Carry-in e Carry-Out C out C out C out C in C in C in F38 Generatori di sequenza La parola sequenza qui usata indica una successione di bit, emessi ordinatamente uno dopo l altro sull uscita di uno shift register Una sequenza è caratterizzata dal bit pattern, o andamento dei bit, e dalla lunghezza, Sl, numero di bit dopo il quale il bit pattern si ripete periodicamente Ad esempio la sequenza ha lunghezza Sl = 5 e il suo pattern è Si noti però che la stessa sequenza è descritta anche dai pattern,,,, tutti ottenuti dallo shift verso destra e dal riporto dell ultimo bit sul primo e che, utilizzando le uscite negate dello stesso shift register del generatore di sequenza, sono disponibili anche i bit pattern complemento Si stabilisce pertanto che, dal punto di vista del circuito che deve produrli, più pattern della stessa lunghezza sono equivalenti se si possono ricavare uno dall altro mediante shift con rotazione, o mediante complemento a Lo schema più generale di un generatore di sequenza è quello di figura F323 in cui una rete combinatoria condiziona, in base al codice associato allo stato presente, l ingresso seriale dello shift register in modo da ottenere la sequenza progettata Rete combinatoria Figura F323 Struttura di un generatore di sequenza D D D 2 D 3 2 3

17

18 F3 Contatori e registri a scorrimento 48 Progettare un generatore per la sequenza La sequenza da ottenere ha lunghezza 6 Occorrono perciò 4 flip-flop Si compila la tabella della successione degli stati assegnando innanzi tutto la sequenza alla colonna della variabile ; le altre colonne Q si ottengono da questa per shift successivi verso il basso; per facilitare la loro compilazione conviene aumentare il numero di righe della tabella, tabella F3 La funzione D da definire è l ingresso del primo flip-flop; la sua tabella si compila sapendo che D deve anticipare il prossimo valore di Per facilitarne la lettura della tabella si sono marcate le righe di inizio della sequenza La colonna S riporta il valore binario associato a ciascuno stato e facilita la successiva compilazione della mappa di Karnaugh Si osserva che non ci sono ripetizioni nella sequenza di stati individuati dai 4 flip-flop Si procede perciò al calcolo della D (,,, ) mediante la mappa di Karnaugh, figura F325 Si ottiene: D = Q + Q 2 + Q + Q 3 Q ESEMPIO 7 S D Tabella F3 3 = Figura F325 Esercizio 4 Calcolo della funzione D

19 ERROR: undefined OFFENDING COMMAND: WFYCBZ+Frutige STACK: false