Sequential Logic. 2 storage mechanisms positive feedback charge-based. Inputs. Outputs COMBINATIONAL LOGIC. Current State. Next state.

Транскрипт

1 Sequential Logic Inputs Current State COMBINATIONAL LOGIC Registers Outputs Next state CLK 2 storage mechanisms positive feedback charge-based ES-TLC 5/6 - F. ella Corte

2 V o i i V V o o V V 5 V o 2 i Positive Feedback: Bi-Stability V i V o = V i 2 V o2 V o2 = V i +V ES-TLC 5/6 - F. ella Corte

3 V 5 o 2 i Cross-Coupled Coupled Pairs NOR-based set-reset S R S R S R Forbidden State A A A A ES-TLC 5/6 - F. ella Corte

4 V 5 o 2 i Cross-Coupled Coupled NAN Cross-coupled NANs S R S R Forbidden State A A A A ES-TLC 5/6 - F. ella Corte

5 Flip-Flop J-K J K S R n+ n+ J n K n n+ n n - elimina l ambiguità per S=R= - eventuale presenza di un segnale di clock J K ES-TLC 5/6 - F. ella Corte

6 n come si ricava la tabella di verità del FF-JK J K S R n+ n+ n J n K n n n S R n+ se =, il FF è bloccato ( n+ = n ) n n n n se =, allora: n S = J n e R = K n n ES-TLC 5/6 - F. ella Corte

7 FF-JK con Preset e Clear asincroni Preset J K S R n+ n+ Clear Nel funzionamento normale Preset = Clear = ES-TLC 5/6 - F. ella Corte

8 ES-TLC 5/6 - F. ella Corte

9 T J K J K Flip Flop TOGGLE Flip Flop ELAY T ES-TLC 5/6 - F. ella Corte

10 V 5 o 2 i il circuito è tale che il segnale Se in uscita rientra in ingresso, il FF può oscillare durante la fase in cui il clock è alto (race problem) t ES-TLC 5/6 - F. ella Corte t

11 Flip Flop Master-Slave ata FF FF2 Clk Clk Clk non consente all uscita di rientrare in ingresso durante la stesso periodo di clock ES-TLC 5/6 - F. ella Corte

12 Timing efinitions CLK t setup t hold t Register ATA STABLE t CLK t p ATA STABLE t ES-TLC 5/6 - F. ella Corte

13 Maximum Clock Frequency FF s LOGIC t p,comb t p,ff + t p,comb + t setup = T ES-TLC 5/6 - F. ella Corte

14 MUX-Based Latches Negative latch (transparent when CLK= ) Positive latch (transparent when CLK= ) In In CLK CLK = Clk + Clk In = Clk + Clk In ES-TLC 5/6 - F. ella Corte

15 MUX-Based Latch - quando il clock è basso, il circuito è un latch - quando il clock è alto, l anello è aperto CLK M CLK M CLK CLK NMOS only Non-overlapping clocks ES-TLC 5/6 - F. ella Corte

16 Non-Bistable Schmitt Trigger V out V OH In Out V OL transcaratteristica con isteresi V M V M+ V in ES-TLC 5/6 - F. ella Corte

17 Noise Suppression using Schmitt Trigger V in V out V M+ V M t t t + t p t ES-TLC 5/6 - F. ella Corte

18 Multivibrator Circuits R S Bistable Multivibrator flip-flop, Schmitt Trigger T Monostable Multivibrator one-shot Astable Multivibrator oscillator ES-TLC 5/6 - F. ella Corte

19 Transition-Triggered Triggered Monostable In ELAY t d Out t d - genera un impulso sul fronte di salita del segnale In - può essere utilizzato per realizzare FF attivi solo sul fronte del clock ES-TLC 5/6 - F. ella Corte

20 In ELAY t d X Out t d In X t d t t Out = In + X t d si è assunto che anche la XOR introduca un ritardo t d t ES-TLC 5/6 - F. ella Corte

21 Multivibratore Astabile (NE555) ES-TLC 5/6 - F. ella Corte

22 IAGRAMMA INTERNO EL CIRCUITO INTEGRATO NE555 (timer) 4 reset scarica 7 FF-SR + buffer - out 3 S R comparatore R 8 soglia + - FM 6 trigger comparatore - + R 5 2 R gnd ES-TLC 5/6 - F. ella Corte

23 MULTIVIBRATORE ASTABILE CON NE555 +Vcc +Vcc 4 reset R scarica 7 S FF-SR R comparatore + buffer - R out 3 8 +Vcc soglia + - FM R2 6 2 comparatore - + R 5 C trigger R gnd ES-TLC 5/6 - F. ella Corte

24 Multivibratore Astabile (NE555) V out ES-TLC 5/6 - F. ella Corte

25 Multivibratore Astabile (NE555) Per ottenere un duty-cycle prossimo al 5% occorre che R <<R 2 Funziona fino a qualche centinaio di khz Se la tensione di alimentazione non è stabilizzata si hanno fenomeni di jitter ES-TLC 5/6 - F. ella Corte

26 Registri registro a 4 bit ES-TLC 5/6 - F. ella Corte

27 Registri Preset Pr Pr Pr Pr Clr Clr Clr Clr Clear registro a 4 bit con Preset e Clear ES-TLC 5/6 - F. ella Corte

28 Registri a scorrimento registro serial in serial out ES-TLC 5/6 - F. ella Corte

29 Registri a scorrimento registro serial in parallel out ES-TLC 5/6 - F. ella Corte

30 Registri a scorrimento registro parallel in serial out ES-TLC 5/6 - F. ella Corte

31 Registri registro parellel in parallel out ES-TLC 5/6 - F. ella Corte

32 Pipelining log a + b a REG t p,σ t p,m t p,log CLK Σ log REG Out b REG CLK CLK Il minimo intervallo di tempo che deve trascorrere fra le immissioni di due coppie di dati è: t clock t p,σ + t p,m + t p,log + 2 t setup trascurabile ES-TLC 5/6 - F. ella Corte

33 a REG Pipelining CLK Σ REG REG log REG Out b REG CLK CLK CLK CLK Pipelined t clock max (t p,σ, t p,m, t p,log ) + 2 t setup ES-TLC 5/6 - F. ella Corte

34 CONTATORI Un contatore ha la funzione di segnalare che si è verificato un determinato numero di eventi. Il modulo di un contatore è il numero massimo di eventi che esso è in grado di contare. Un contatore modulo N è un circuito sequenziale che deve possedere almeno N stati. L elemento fondamentale dei contatori è il Flip-Flop. Esistono contatori sincroni e contatori asincroni, classificati a seconda del fatto se tutti i FF ricevono lo stesso segnale di clock o meno. ES-TLC 5/6 - F. ella Corte

35 CONTATORE JOHNSON Utilizza uno shift register ad N bit per contare fino a 2N Y 2 3 Pr Pr Pr Pr stato 2 3 Y 2 Il contatore viene inizialmente precaricato su ES-TLC 5/6 - F. ella Corte

36 CONTATORE SINCRONO Utilizza N FF-T (a commutazione sul fronte di discesa del clock ) per contare fino a 2 N. Tutti i FF ricevono lo stesso clock. T 3 T T 2 T 4 A B le transizioni avvengono sul fronte di discesa del clock se sono vere queste espressioni ES-TLC 5/6 - F. ella Corte

37 CONTATORE ASINCRONO (ripple counter) Utilizza N FF-T (a commutazione sul fronte di discesa del clock ) per contare fino a 2 N. I FF non ricevono lo stesso clock. T T T 2 3 B Y 2 3 Ogni FF divide per 2 la frequenza del segnale applicato al proprio ingresso di clock. ES-TLC 5/6 - F. ella Corte

38 CONTATORE ASINCRONO: problemi Il ritardo introdotto da ogni FF porta il circuito a passare attraverso stati non desiderati. Il ritardo si propaga e si somma. T T T 2 3 Y 2 3 Ad esempio, sul fronte di discesa del 4 impulso di clock, il circuito dovrebbe passare dallo stato 3 2 = allo stato. Invece passa attraverso, ed infine. ES-TLC 5/6 - F. ella Corte

39 CONTATORI ASINCRONI A MOULO MOIFICATO Sfruttando gli ingressi di Clear Asincrono dei FF si possono realizzare contatori con modulo diverso da potenze di 2. Se il contatore deve avere modulo N, occorre individuare lo stato N+ e resettare tutti i FF su quell evento. stato Per fare un contatore Mod. 6, si resettano i FF sul 7 stato. Il reset (o Clear) è asincrono, e quindi il 7 stato dura quanto un ritardo di propagazione. 7 8 ES-TLC 5/6 - F. ella Corte

40 ES-TLC 5/6 - F. ella Corte CONTATORI ASINCRONI A MOULO MOIFICATO T T T 2 3 Y i 2 5 V o Clear Clear Clear Mod

41 CONTATORI ASINCRONI A MOULO MOIFICATO ES-TLC 5/6 - F. ella Corte Mod. 2

42 CONTATORE ASINCRONO A ROVESCIO Se ogni FF riceve il del FF precedente allora il contatore è a rovescio. T 2 3 T T ES-TLC 5/6 - F. ella Corte

43 CONTATORE ASINCRONO UP-OWN up T T T down Le uscite da considerare sono sempre le ES-TLC 5/6 - F. ella Corte

44 ES-TLC 5/6 - F. ella Corte

45 OROLOGIO IGITALE secondi minuti ore 5 Hz Hz /6 Hz /36 Hz mod. 5 mod. 6 mod. 6 mod. 24 decoder BIN-7 segmenti decoder BIN-7 segmenti decoder BIN-7 segmenti ES-TLC 5/6 - F. ella Corte

46 Assumendo che la pila di un orologio (.5 V) contenga una carica pari a 5 mah, e che essa sia in grado di alimentare l orologio per due anni, calcolare quanta potenza dissipa l orologio. Assumendo che il clock sia fornito da un quarzo a MHz, quanta energia viene dissipata ad ogni impulso di clock? L energia contenuta nella pila è data da: ovvero E =.5.5 [ V Ah] =.225[ Wh] J E =.225[ Wh] =.225 h = = 8 s [ J ] [ J ] Poiché per ipotesi tutta l energia viene dissipata in 2 anni, ovvero in s, allora: [ J ] [ s] E 8 P = = µ 7 t [ W ] 2.8[ W ] ES-TLC 5/6 - F. ella Corte

47 MISURA I FREUENZA A MHz Hz (quarzo) mod. 6 T B contatore FF-JK decoder BIN-7 segmenti segnale di frequenza incognita + - comparatore Il modulo del contatore B deve essere proporzionato alla frequenza incognita. Se si riduce il modulo del contatore A (p.es. mod 3 ), la lettura durerà un tempo più breve (p.es. ms). uesto consente di utilizzare un contatore B con modulo ridotto proporzionalmente (p.es. / del precedente). ES-TLC 5/6 - F. ella Corte

48 Esempio: il segnale incognito ha una frequenza compresa fra 9 e MHz. Se il conteggio viene abilitato per -3 s, il contatore B dovrà poter contare fino a: 7 3 mod B = = 4 A fine conteggio, il contenuto del contatore B dovrà essere moltiplicato per 3. Per esempio, se il contatore B indica 9453, la frequenza reale sarà 9,453 MHz. Ovviamente la risoluzione del frequenzimetro risulta penalizzata, perché ora sarà khz. Infatti il contatore B potrà indicare, ad esempio, 9453 o 9454, ovvero la frequenza letta sarà Hz oppure Hz ( f=khz). ES-TLC 5/6 - F. ella Corte