Sequential Logic. 2 storage mechanisms positive feedback charge-based. Inputs. Outputs COMBINATIONAL LOGIC. Current State. Next state.
|
|
- Maurizio Mattioli
- 8 anni fa
- Visualizzazioni
Transcript
1 Sequential Logic Inputs Current State COMBINATIONAL LOGIC Registers Outputs Next state CLK 2 storage mechanisms positive feedback charge-based ES-TLC 5/6 - F. ella Corte
2 V o i i V V o o V V 5 V o 2 i Positive Feedback: Bi-Stability V i V o = V i 2 V o2 V o2 = V i +V ES-TLC 5/6 - F. ella Corte
3 V 5 o 2 i Cross-Coupled Coupled Pairs NOR-based set-reset S R S R S R Forbidden State A A A A ES-TLC 5/6 - F. ella Corte
4 V 5 o 2 i Cross-Coupled Coupled NAN Cross-coupled NANs S R S R Forbidden State A A A A ES-TLC 5/6 - F. ella Corte
5 Flip-Flop J-K J K S R n+ n+ J n K n n+ n n - elimina l ambiguità per S=R= - eventuale presenza di un segnale di clock J K ES-TLC 5/6 - F. ella Corte
6 n come si ricava la tabella di verità del FF-JK J K S R n+ n+ n J n K n n n S R n+ se =, il FF è bloccato ( n+ = n ) n n n n se =, allora: n S = J n e R = K n n ES-TLC 5/6 - F. ella Corte
7 FF-JK con Preset e Clear asincroni Preset J K S R n+ n+ Clear Nel funzionamento normale Preset = Clear = ES-TLC 5/6 - F. ella Corte
8 ES-TLC 5/6 - F. ella Corte
9 T J K J K Flip Flop TOGGLE Flip Flop ELAY T ES-TLC 5/6 - F. ella Corte
10 V 5 o 2 i il circuito è tale che il segnale Se in uscita rientra in ingresso, il FF può oscillare durante la fase in cui il clock è alto (race problem) t ES-TLC 5/6 - F. ella Corte t
11 Flip Flop Master-Slave ata FF FF2 Clk Clk Clk non consente all uscita di rientrare in ingresso durante la stesso periodo di clock ES-TLC 5/6 - F. ella Corte
12 Timing efinitions CLK t setup t hold t Register ATA STABLE t CLK t p ATA STABLE t ES-TLC 5/6 - F. ella Corte
13 Maximum Clock Frequency FF s LOGIC t p,comb t p,ff + t p,comb + t setup = T ES-TLC 5/6 - F. ella Corte
14 MUX-Based Latches Negative latch (transparent when CLK= ) Positive latch (transparent when CLK= ) In In CLK CLK = Clk + Clk In = Clk + Clk In ES-TLC 5/6 - F. ella Corte
15 MUX-Based Latch - quando il clock è basso, il circuito è un latch - quando il clock è alto, l anello è aperto CLK M CLK M CLK CLK NMOS only Non-overlapping clocks ES-TLC 5/6 - F. ella Corte
16 Non-Bistable Schmitt Trigger V out V OH In Out V OL transcaratteristica con isteresi V M V M+ V in ES-TLC 5/6 - F. ella Corte
17 Noise Suppression using Schmitt Trigger V in V out V M+ V M t t t + t p t ES-TLC 5/6 - F. ella Corte
18 Multivibrator Circuits R S Bistable Multivibrator flip-flop, Schmitt Trigger T Monostable Multivibrator one-shot Astable Multivibrator oscillator ES-TLC 5/6 - F. ella Corte
19 Transition-Triggered Triggered Monostable In ELAY t d Out t d - genera un impulso sul fronte di salita del segnale In - può essere utilizzato per realizzare FF attivi solo sul fronte del clock ES-TLC 5/6 - F. ella Corte
20 In ELAY t d X Out t d In X t d t t Out = In + X t d si è assunto che anche la XOR introduca un ritardo t d t ES-TLC 5/6 - F. ella Corte
21 Multivibratore Astabile (NE555) ES-TLC 5/6 - F. ella Corte
22 IAGRAMMA INTERNO EL CIRCUITO INTEGRATO NE555 (timer) 4 reset scarica 7 FF-SR + buffer - out 3 S R comparatore R 8 soglia + - FM 6 trigger comparatore - + R 5 2 R gnd ES-TLC 5/6 - F. ella Corte
23 MULTIVIBRATORE ASTABILE CON NE555 +Vcc +Vcc 4 reset R scarica 7 S FF-SR R comparatore + buffer - R out 3 8 +Vcc soglia + - FM R2 6 2 comparatore - + R 5 C trigger R gnd ES-TLC 5/6 - F. ella Corte
24 Multivibratore Astabile (NE555) V out ES-TLC 5/6 - F. ella Corte
25 Multivibratore Astabile (NE555) Per ottenere un duty-cycle prossimo al 5% occorre che R <<R 2 Funziona fino a qualche centinaio di khz Se la tensione di alimentazione non è stabilizzata si hanno fenomeni di jitter ES-TLC 5/6 - F. ella Corte
26 Registri registro a 4 bit ES-TLC 5/6 - F. ella Corte
27 Registri Preset Pr Pr Pr Pr Clr Clr Clr Clr Clear registro a 4 bit con Preset e Clear ES-TLC 5/6 - F. ella Corte
28 Registri a scorrimento registro serial in serial out ES-TLC 5/6 - F. ella Corte
29 Registri a scorrimento registro serial in parallel out ES-TLC 5/6 - F. ella Corte
30 Registri a scorrimento registro parallel in serial out ES-TLC 5/6 - F. ella Corte
31 Registri registro parellel in parallel out ES-TLC 5/6 - F. ella Corte
32 Pipelining log a + b a REG t p,σ t p,m t p,log CLK Σ log REG Out b REG CLK CLK Il minimo intervallo di tempo che deve trascorrere fra le immissioni di due coppie di dati è: t clock t p,σ + t p,m + t p,log + 2 t setup trascurabile ES-TLC 5/6 - F. ella Corte
33 a REG Pipelining CLK Σ REG REG log REG Out b REG CLK CLK CLK CLK Pipelined t clock max (t p,σ, t p,m, t p,log ) + 2 t setup ES-TLC 5/6 - F. ella Corte
34 CONTATORI Un contatore ha la funzione di segnalare che si è verificato un determinato numero di eventi. Il modulo di un contatore è il numero massimo di eventi che esso è in grado di contare. Un contatore modulo N è un circuito sequenziale che deve possedere almeno N stati. L elemento fondamentale dei contatori è il Flip-Flop. Esistono contatori sincroni e contatori asincroni, classificati a seconda del fatto se tutti i FF ricevono lo stesso segnale di clock o meno. ES-TLC 5/6 - F. ella Corte
35 CONTATORE JOHNSON Utilizza uno shift register ad N bit per contare fino a 2N Y 2 3 Pr Pr Pr Pr stato 2 3 Y 2 Il contatore viene inizialmente precaricato su ES-TLC 5/6 - F. ella Corte
36 CONTATORE SINCRONO Utilizza N FF-T (a commutazione sul fronte di discesa del clock ) per contare fino a 2 N. Tutti i FF ricevono lo stesso clock. T 3 T T 2 T 4 A B le transizioni avvengono sul fronte di discesa del clock se sono vere queste espressioni ES-TLC 5/6 - F. ella Corte
37 CONTATORE ASINCRONO (ripple counter) Utilizza N FF-T (a commutazione sul fronte di discesa del clock ) per contare fino a 2 N. I FF non ricevono lo stesso clock. T T T 2 3 B Y 2 3 Ogni FF divide per 2 la frequenza del segnale applicato al proprio ingresso di clock. ES-TLC 5/6 - F. ella Corte
38 CONTATORE ASINCRONO: problemi Il ritardo introdotto da ogni FF porta il circuito a passare attraverso stati non desiderati. Il ritardo si propaga e si somma. T T T 2 3 Y 2 3 Ad esempio, sul fronte di discesa del 4 impulso di clock, il circuito dovrebbe passare dallo stato 3 2 = allo stato. Invece passa attraverso, ed infine. ES-TLC 5/6 - F. ella Corte
39 CONTATORI ASINCRONI A MOULO MOIFICATO Sfruttando gli ingressi di Clear Asincrono dei FF si possono realizzare contatori con modulo diverso da potenze di 2. Se il contatore deve avere modulo N, occorre individuare lo stato N+ e resettare tutti i FF su quell evento. stato Per fare un contatore Mod. 6, si resettano i FF sul 7 stato. Il reset (o Clear) è asincrono, e quindi il 7 stato dura quanto un ritardo di propagazione. 7 8 ES-TLC 5/6 - F. ella Corte
40 ES-TLC 5/6 - F. ella Corte CONTATORI ASINCRONI A MOULO MOIFICATO T T T 2 3 Y i 2 5 V o Clear Clear Clear Mod
41 CONTATORI ASINCRONI A MOULO MOIFICATO ES-TLC 5/6 - F. ella Corte Mod. 2
42 CONTATORE ASINCRONO A ROVESCIO Se ogni FF riceve il del FF precedente allora il contatore è a rovescio. T 2 3 T T ES-TLC 5/6 - F. ella Corte
43 CONTATORE ASINCRONO UP-OWN up T T T down Le uscite da considerare sono sempre le ES-TLC 5/6 - F. ella Corte
44 ES-TLC 5/6 - F. ella Corte
45 OROLOGIO IGITALE secondi minuti ore 5 Hz Hz /6 Hz /36 Hz mod. 5 mod. 6 mod. 6 mod. 24 decoder BIN-7 segmenti decoder BIN-7 segmenti decoder BIN-7 segmenti ES-TLC 5/6 - F. ella Corte
46 Assumendo che la pila di un orologio (.5 V) contenga una carica pari a 5 mah, e che essa sia in grado di alimentare l orologio per due anni, calcolare quanta potenza dissipa l orologio. Assumendo che il clock sia fornito da un quarzo a MHz, quanta energia viene dissipata ad ogni impulso di clock? L energia contenuta nella pila è data da: ovvero E =.5.5 [ V Ah] =.225[ Wh] J E =.225[ Wh] =.225 h = = 8 s [ J ] [ J ] Poiché per ipotesi tutta l energia viene dissipata in 2 anni, ovvero in s, allora: [ J ] [ s] E 8 P = = µ 7 t [ W ] 2.8[ W ] ES-TLC 5/6 - F. ella Corte
47 MISURA I FREUENZA A MHz Hz (quarzo) mod. 6 T B contatore FF-JK decoder BIN-7 segmenti segnale di frequenza incognita + - comparatore Il modulo del contatore B deve essere proporzionato alla frequenza incognita. Se si riduce il modulo del contatore A (p.es. mod 3 ), la lettura durerà un tempo più breve (p.es. ms). uesto consente di utilizzare un contatore B con modulo ridotto proporzionalmente (p.es. / del precedente). ES-TLC 5/6 - F. ella Corte
48 Esempio: il segnale incognito ha una frequenza compresa fra 9 e MHz. Se il conteggio viene abilitato per -3 s, il contatore B dovrà poter contare fino a: 7 3 mod B = = 4 A fine conteggio, il contenuto del contatore B dovrà essere moltiplicato per 3. Per esempio, se il contatore B indica 9453, la frequenza reale sarà 9,453 MHz. Ovviamente la risoluzione del frequenzimetro risulta penalizzata, perché ora sarà khz. Infatti il contatore B potrà indicare, ad esempio, 9453 o 9454, ovvero la frequenza letta sarà Hz oppure Hz ( f=khz). ES-TLC 5/6 - F. ella Corte
2 storage mechanisms positive feedback charge-based
Sequential Logic Inputs Current State COMBINATIONAL LOGIC Registers Outputs Next state CLK 2 storage mechanisms positive feedback charge-based Positive Feedback: Bi-Stability V i V o = V i 2 V o2 V o2
DettagliCircuiti Sequenziali
Circuiti Sequenziali 1 Ingresso Circuito combinatorio Uscita Memoria L uscita al tempo t di un circuito sequenziale dipende dagli ingressi al tempo (t) e dall uscita al tempo (t- t ) Circuiti sequenziali
DettagliLSS Reti Logiche: circuiti sequenziali
LSS 2016-17 Reti Logiche: circuiti sequenziali Piero Vicini A.A. 2017-2018 Circuiti combinatori vs sequenziali L output di un circuito combinatorio e solo funzione del valore combinatorio degli ingressi
DettagliElettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT
Elettronica Digitale. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT Paragrafi del Millman Cap. 6 6.- 6.4 M. De Vincenzi AA 9- Sistema
DettagliGli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Gli elementi di memoria: i bistabili I registri Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08 08 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un dato istante dipende
DettagliElettronica Sistemi Digitali 09. Flip-Flop
Elettronica Sistemi igitali 09. Flip-Flop Roberto Roncella Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A:
ESPERIMENTZIONI DI FISIC 3 Traccia delle lezioni di Elettronica digitale M. De Vincenzi.: 22-23 Contenuto. Sistemi elettrici a 2 livelli 2. lgebra di oole Definizione Sistemi funzionali completi Leggi
DettagliFlip-flop e loro applicazioni
Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti
DettagliLSS Reti Logiche: multivibratori e T555
LSS 2016-17 Reti Logiche: multivibratori e T555 Piero Vicini A.A. 2016-2017 Multivibratori Un multivibratore e un circuito che presenta per l uscita solo due stati stabili e/o metastabili. Il circuito
DettagliReti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 2012-2013 Reti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici
DettagliUniversità degli Studi di Cassino
di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliUn contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso
ontatori binari Un contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso L impulso di ingresso o impulso di conteggio può coincidere
DettagliCircuiti sincroni circuiti sequenziali:bistabili e latch
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni circuiti sequenziali:bistabili e latch Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli
DettagliQ1 D. CK Qn CK Q1. E3x - Presentazione della lezione E3
E3x - Presentazione della lezione E3 1/1- Obiettivi» ivisori di frequenza e contatori asincroni» Contatori sincroni» Shift register e convertitori SIPO e PISO» Concetto elementare di macchina a stati finiti
DettagliCircuiti sincroni Circuiti sequenziali: i bistabili
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi
DettagliLogica sequenziale. I dispositivi logici si suddividono in due famiglie principali:
Logica sequenziale I dispositivi logici si suddividono in due famiglie principali: Logica combinatoriale L uscita all istante tn dipende unicamente dallo stato degli ingressi sempre al tempo t n ( interni
DettagliPSPICE Circuiti sequenziali principali
PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni C.7 & C.8. 1/32 Sommario
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano A.A. 23-24 /27 Sommario Circuiti sequenziali Latch asincroni
DettagliFlip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
DettagliEsercizio 4.3. Esercizio 4.4
4 Esercizio 4.3 La rete di Figura 4.1 del testo è un latch realizzato con porte NOR. Sostituendo le porte NOR con porte NAND si ottiene la rete di Figura 4.1. Figura 4.1 Rete dell Esercizio 4.3. Nella
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
DettagliPage 1. ElapB3 21/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Lezione B3: circuiti sequenziali. Ingegneria dell Informazione
Ingegneria dell Informazione ezione B3: circuiti sequenziali EETTRONICA APPICATA E MISURE ante E CORSO B3 CIRCUITI SEUENZIAI» Circuiti sincroni» Contatori» Altri circuiti sequenziali» Cadenza massima clock
DettagliIl timer 555. Laboratorio di Segnali e Sistemi II - Il timer 555
Il timer 555 Il timer 555 Introdotto nel 1972, prodotto ancora oggi in varie versioni (TTL e CMOS) Il timer 555 Il timer 555: Tavola della verita Reset Trigger Threshold S R Out Q 1 Low x x x x Low On
DettagliPer questa ragione vengono anche denominati circuiti a scatto. Si suddividono in: Bistabili: quando la commutazione avviene tra due stati stabili.
Multivibratori Si definiscono multivibratori i circuiti in grado di generare transizioni di alcune grandezze (tensioni o correnti) con tempi di transizione di durata breve rispetto all intervallo fra due
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6. Prof. Rosario Cerbone
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it http://digilander.libero.it/rosario.cerbone a.a. 2008-2009 Circuiti Sequenziali In questa
DettagliEsercitazione del 26/03/ Soluzioni
Esercitazione del 26/03/2009 - oluzioni 1. Bistabile asincrono C (detto anche R) C C ~ Tabella delle transizioni o stato prossimo: C * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X Configurazioni
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliMultivibratore bistabile, monostabile e astabile con TIMER 555
Multivibratore bistabile, monostabile e astabile con TIMER 555 Si definiscono multivibratori i circuiti in grado di generare transizioni di alcune grandezze (tensioni o correnti) con tempi di transizione
DettagliI flip-flop ed il register file. Sommario
I flip-flop ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezioni C.9 e C.11 1/35
DettagliContatore asincrono esadecimale
Contatore asincrono esadecimale Il contatore asincrono è un circuito composto da un generatore di onde quadre (clock), quattro Flip Flop JK con Preset e Clear attivi a fronte logico basso. Preset, J e
DettagliI CONTATORI. Definizioni
I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,
DettagliGli elementi di memoria: i bistabili
Gli elementi di memoria: i bistabili Slide 1 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un determinato istante dipende sia dal valore degli ingressi in quello stesso istante
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliCorso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo
orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,
DettagliRETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone
RETI LOGICHE T Ingegneria Informatica Esercitazione 3 Reti Sequenziali Sincrone Marco Lippi (marco.lippi3@unibo.it) [Lucidi realizzati da Samuele Salti] Esercizio Sintesi RSS Si vuole progettare una rete
DettagliCircuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione
ircuiti sequenziali Gli elementi di memoria: i bistabili I registri Nei circuiti sequenziali il valore delle uscite in un determinato istante dipende sia dal valore degli ingressi in quello stesso istante
DettagliI circuiti sequenziali
Elementi di logica digitale I circuiti sequenziali I circuiti combinatori non hanno memoria. Gli output dipendono unicamente dagli input. ono necessari circuiti con memoria, che si comportano in modo diverso
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
Dettagli» Derivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop SR ) a partire dai blocchi base combinatori
E2x - Presentazione della lezione E2 1/1- Obiettivi» erivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop ) a partire dai blocchi base combinatori» Analisi dei ritardi del FlipFlop e temporizzazione»
DettagliCircuiti sequenziali e elementi di memoria
Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock
DettagliEcco i miei appunti di Elettronica 2 (li potete usare dopo aver studiato per ripassare) (26/04/ 09)
Ecco i miei appunti di Elettronica 2 (li potete usare dopo aver studiato per ripassare) (26/04/ 09) ALEE STATICHE: di tipo 0 se ci sono degli 1 adiacenti non raggruppati di tipo 1 se ci sono degli 0 adiacenti
DettagliIntroduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per:
INTRODUZIONE AI CONTATORI Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per: o Conteggio di eventi o Divisione di frequenza o Temporizzazioni Principi
DettagliELETTRONICA II. Prof. Pierluigi Civera - Politecnico di Torino. Gruppo C: Circuiti combinatori e sequenziali Lezione n.
ELETTRONICA II Prof. Pierluigi Civera - Politecnico di Torino Gruppo C: Circuiti combinatori e sequenziali Lezione n. 10 - C - 1: Circuiti combinatori reali Gruppo B: Circuiti combinatori e sequenziali
DettagliCorso di Calcolatori Elettronici I Flip-flop
Corso di Calcolatori Elettronici I Flip-flop Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso di Laurea in Ingegneria Informatica
DettagliVERIFICA DEL FUNZIONAMENTO DI CONTATORI ASINCRONI E VISUALIZZAZIONE DEL CONTEGGIO SU VISUALIZZATORE A LED A 7 SEGMENTI
A cura dell alunna Martina Covelli della classe IV sez. A Indirizzo Informatica Sperimentazione ABACUS Dell Istituto Tecnico Industriale Statele A. Monaco di Cosenza Supervisore Prof. Giancarlo Fionda
DettagliEsercitazione 6: Convertitori A/D Delta e Sigma-Delta
Esercitazione 6: Convertitori A/D Delta e Sigma-Delta Scopo dell esercitazione Gli obiettivi di questa esercitazione sono: - Verificare il comportamento di un convertitore A/D differenziale - Determinare
DettagliSISTEMI ELETTRONICI (Ing Telecomunicazioni, AA )
SISTEMI ELETTRONICI (Ing Telecomunicazioni, AA 2005-06) Lezione A0: Introduzione Organizzazione del modulo, obiettivi, materiale didattico, Scomposizione di un sistema complesso in moduli funzionali, Diversi
DettagliIntroduzione. Gli elementi di memoria: i bistabili I registri. Bistabili: classificazione
Introduzione Gli elementi di memoria: i bistabili I registri Introduzione Bistabili Asincroni Bistabili incroni: Latch e versione del 21/11/02 Nei circuiti sequenziali il valore delle uscite in un determinato
DettagliMINISTERO DELLA PUBBLICA ISTRUZIONE ISTITUTO TECNICO INDUSTRIALE. ARTURO MALIGNANI - UDINE Viale Leonardo da Vinci, 10 33100 Udine
MINISTERO DELLA PUBBLICA ISTRUZIONE ISTITUTO TECNICO INDUSTRIALE ARTURO MALIGNANI - UDINE Viale Leonardo da Vinci, 0 00 Udine Gara Nazionale di Elettronica e Telecomunicazioni Udine, mercoledì 0 dicembre
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliEsercitazione del 03/04/ Soluzioni
Esercitazione del 03/04/2008 - oluzioni 1. Bistabile asincrono (detto anche R) ~ * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X onfigurazioni vietate:il circuito per queste configurazioni
DettagliCapitolo 1 Circuiti integrati digitali. Capitolo 2 L invertitore CMOS. Introduzione
Indice Introduzione I VII Capitolo 1 Circuiti integrati digitali 1.0 Introduzione 1 1.1 Processo di integrazione CMOS 2 1.2 Caratteristiche elettriche dei materiali 11 1.2.1 Resistenza 11 1.2.1.1 Contatti
DettagliLab. T.P.S.E.E. - ITT Cerulli
IL TEMPORIZZATORE INTEGRATO 555 Questo dispositivo è in grado di funzionare sia come generatore d onda quadra (multivibratore astabile) che come multivibratore monostabile (generatore di impulso singolo).
DettagliCORSO BASE DI ELETTRONICA (competenze digitali)
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliElettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali
Elettronica dei Sistemi igitali Registri di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
DettagliEs. 07 Bistabile asincrono SC, Latch. Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop
Es. 07 Bistabile asincrono SC, Latch sincrono SC, Latch sincrono tipo D, Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop sincrono T, Flip Flop Flop sincrono D Master Slave,
DettagliIngegneria dell Informazione SISTEMI ELETTRONICI
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA 2002-03 E1 - Circuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi
DettagliMisure di frequenza e di tempo
Misure basate sul conteggio di impulsi Misure di frequenza e di tempo - 1 Misure di frequenza e di tempo 1 - Contatori universali Schemi e circuiti di riferimento Per la misura di frequenza e di intervalli
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
Dettagli21/10/14. Contatori. Registri: contatori. Sintesi del contatore modulo 8 (1) Sintesi del contatore modulo 8 (2) J 0 = K 0 = 1 J 1 = K 1 = y 0
//4 Contatori Un contatore è un registro usato per contare il numero di occorrenze di un determinato evento, sempre modulo un certo numero naturale. se formato da n FF, potrà contare fino a modulo n Tipicamente,
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliSisElnF1 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali
DettagliElementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle
DettagliSISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E. Circuiti combinatori. Circuiti sequenziali.
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA 2002-03 E1 - Circuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi
Dettagli(competenze digitali) CIRCUITI SEQUENZIALI
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliCONTATORI ASINCRONI. Fig. 1
CONTATORI ASINCRONI Consideriamo di utilizzare tre Flip Flop J K secondo lo schema seguente: VCC Fig. 1 Notiamo subito che tuttigli ingressi J K sono collegati alle Vcc cioe allo stato logico 1, questo
DettagliSisElnF1 12/21/01. F CIRCUITI COMBINATORI E SEQUENZIALI F1 Circuiti combinatori
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI F CIRCUITI COMBINATORI E SEQUENZIALI F1 Circuiti combinatori» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali
DettagliLogica Sequenziale. Modulo 5
Logica Sequenziale Modulo 5 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica sequenziale Un blocco di logica sequenziale
DettagliPIANO DI LAVORO DEI DOCENTI
Pag. 1 di 5 Docente: Materia insegnamento: ELETTRONICA GENERALE Dipartimento: Anno scolastico: ELETTRONICA ETR Classe 1 Livello di partenza (test di ingresso, livelli rilevati) Il corso richiede conoscenze
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliCircuiti sequenziali
Circuiti sequenziali Docente teoria: prof. Federico Pedersini (https://homes.di.unimi.it/pedersini/ae-inf.html) Docente laboratorio: Matteo Re (https://homes.di.unimi.it/re/arch1-lab-2015-201.html) Sito
DettagliAnno scolastico Supervisore Prof. Giancarlo Fionda Insegnante di Elettronica
A cura dell alunna Martina Covelli della classe IV sez. A Indirizzo Informatica Sperimentazione ABACUS Dell Istituto Tecnico Industriale Statele A. Monaco di Cosenza Supervisore Prof. Giancarlo Fionda
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliEsercizio 4.3. Esercizio 4.4
4 Esercizio 4.3 La rete di Figura 4.1 del testo è un latch realizzato con porte NOR. Sostituendo le porte NOR con porte NAND si ottiene la rete di Figura 4.1. Figura 4.1 Rete dell Esercizio 4.3. Nella
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliLe reti sequenziali sincrone memorizzano il proprio stato in dei FF-D
Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei
DettagliFondamenti di Informatica B. Fondamenti di Informatica B. Riepilogo teorico. I passi del progetto. Progetto di circuiti sequenziali. Esercitazione n.
Fonamenti i Informatica B Esercitazione n.3 Fonamenti i Informatica B Esercitazione n.3 Progetto i circuiti sequenziali iagramma egli stati Costruzione elle tabelle Minimizzazione isegno el circuito Esercitazione
DettagliPage 1. SisElnE1bis 1/10/ DDC 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E - LCIDI COMPLEMENTRI SEDE DI IVRE - 2002-03 E1 - Circuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi - consumo
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri
di assino e del Lazio Meridionale orso di alcolatori Elettronici Elementi di memoria e Registri Anno Accademico Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario
DettagliReti sequenziali. Esempio di rete sequenziale: distributore automatico.
Reti sequenziali 1 Reti sequenziali Nelle RETI COMBINATORIE il valore logico delle variabili di uscita, in un dato istante, è funzione solo dei valori delle variabili di ingresso in quello stesso istante.
DettagliMisure di frequenza e di tempo
Misure basate sul conteggio di impulsi Misure di frequenza e di tempo - 1 Misure di frequenza e di tempo 1 - Contatori universali Schemi e circuiti di riferimento Per la misura di frequenza e di intervalli
DettagliCalcolatori Elettronici
Calcolatori Elettronici Cenni sulle memorie Francesco Lo Presti Rielaborate da Salvatore Tucci Clocking q Il segnale di Clock definisce quando i segnali possono essere letti e quando possono essere scritti
DettagliLatch pseudo-statico. Caratteristiche:
Facoltà di gegneria q Caratteristiche: - circuiti più semplici rispetto a quelli di tipo statico - carica (dato) immagazzinata soggetta a leakage necessità di refresh periodico - dispositivi ad alta impedenza
DettagliContatori e registri a scorrimento
464 F3 Contatori e registri a scorrimento Nell ambito dei sistemi sequenziali si distinguono due famiglie, quella dei circuiti sequenziali sincroni, caratterizzati da un segnale periodico di clo che li
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Elementi di memoria Sommario Elementi di memoria LATCH FLIP-FLOP 25/06/2010 Corso di Reti Logiche 2009/10 2 Elementi di memoria I circuiti elettronici
DettagliLa struttura circuitale del multivibratore monostabile deriva da quella dell astabile modificata nel seguente modo:
Generalità Il multivibratore monostabile è un circuito retroazionato positivamente, che presenta una tensione di uscita V out stabile che può essere modificata solo a seguito di un impulso esterno di comando
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
DettagliLatch in verilog. Logica sequenziale: implementazione verilog. Latch SR verilog: strutturale. Latch SR verilog
Latch in verilog Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica igitale Modulo 11 Università di Cagliari ipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica
DettagliLaboratorio di Segnali e Sistemi - a.a. 2016/ Prova del 21/12/2016
A Cognome e Nome (Scrivere Cognome e Nome su questo foglio e consegnarlo insieme allo svolgimento del compito) Laboratorio di Segnali e Sistemi - a.a. 206/207 - Prova del 2/2/206 Esercizio (0 punti) Determinare
DettagliLogica sequenziale: implementazione verilog
Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica igitale Modulo 11 Università di Cagliari ipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
Dettagli05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche
5EKL-Progetto di Circuiti Digitali Tutore: Federico Quaglio federico.quaglio@polito.it -564 44 (44) Richiami di Reti Logiche Tutoraggio # Sommario Richiami di algebra booleana Mappe di Karnaugh Coperture
DettagliProgettazione diretta. Reti Logiche T Ingegneria Informatica
Progettazione diretta Reti Logiche T Ingegneria Informatica 1 Stefano Mattoccia Ricevimento : su appuntamento, concordato via email Telefono : 051 2093860 Email : stefano.mattoccia@unibo.it Web : www.vision.deis.unibo.it/smatt
DettagliMultiplexer. Multiplexer 2 a 1 (a 1 bit) e sua implementazione. Multiplexer 2 a 1 (a 32 bit) e sua implementazione
Decoder Circuito combinatorio con n input e 2 n output Traduce gli n bit di input nell equivalente valore binario, e abilita a 1 l uscita corrispondente, mentre le altre uscite sono disabilitate a 0 Esiste
Dettagli