Il ciclo di base. La sequenza delle istruzioni. Interruzione. CPU - Memoria

Transcript

1 Lezione n.10 -MEMORIA CICLO PRINCIPALE CHITETTURA BASE UNITÀ DI ESECUZIONE E UNITÀ DI In questa lezione viene analizzata l'architettura di base di un sistea di elaborazione. Essa è forata da un unità centrale di elaborazione (o Central Processing Unit) e dalla eoria che, nel odello di Von Neuan, iagazzina e istruzioni. Sono poi descritte le operazioni eleentari svolte dalla e la sua interazione con la eoria. Descrivereo poi le caratteristiche generali di una unità di e le tecniche di realizzazione. Lezione n. 10 Alberto Broggi Gianni Conte A.A Lez Unità di elaborazione Decodificatore Architettura Harward Matrice di Istruzioni eoria + Indirizzo Segnali di La eoria è costituita da celle che eorizzano bit di inforazione raggruppate in parole (8 bit) caratterizzate da un indirizzo. Sulla singola cella di eoria sono possibili le operazioni di lettura e scrittura. Dati Le linee di dato consentono l'ingresso e l'uscita delle inforazioni dalla eoria. Lez La Central Processing Unit + Copito: Eseguire i coandi contenuti nella eoria. Architettura di VonNeuan Le linee di dato sono bidirezionali entre le linee di indirizzo consentono di trasettere l'inforazione solo dalla alla eoria. 3 Lez. 10-4

2 Il ciclo di base La sequenza delle istruzioni Il ciclo base di una qualsiasi istruzione: FETCH: Lettura dell'istruzione in eoria. ESECUZIONE: Lettura dei necessari. Svolgiento dell'operazione. La fase di FETCH è eguale per tutte le istruzioni che ovviaente si differenziano nella fase di ESECUZIONE. Al terine della fase di esecuzione viene eseguita la fase di FETCH della istruzione successiva. Ogni istruzione contiene in odo esplicito o iplicito l indicazione dell istruzione successiva. Modo esplicito: il codice dell istruzione contiene l indirizzo della cella di eoria dove è contenuta l istruzione da eseguire. Modo iplicito: l indirizzo della istruzione successiva è contenuto in un registro interno alla. La sequenza delle istruzioni è definita dal prograa. Lez Lez Interruzione La sorveglia gli altri eleenti del sistea: Può sospendere la sequenza prevista e svolgere operazioni di aggiore urgenza Al terine ritorna a svolgere la sequenza interrotta INTERRUPT o INTERRUZIONE Casi nei quali questo evento si può verificare: Mancanza della tensione di alientazione Errori hardware Operazioni di I/O Una interruzione sospende l'esecuzione del flusso principale di istruzioni e forza la a svolgere una nuova sequenza di operazioni associata alla particolare richiesta - La (coponente unico) deve essere realizzata con la igliore tecnologia possibile (anche costosa) La eoria principale (di grande capacità) deve essere realizzata con la tecnologia più conveniente (econoicaente) t : tepo richiesto per la più veloce operazione della (0,2-2 ns). t M : intervallo inio fra due accessi alla eoria (20 ns ns). Questa differenza di prestazioni negli ultii anni si è accentuata. Le prestazioni delle continuano ad crescere veloceente entre il tepo di accesso delle eorie coerciali non è diinuito in odo significativo negli ultii anni. Lez Lez. 10-8

3 Registri interni - Le operazioni fra registri interni avvengono con tepi dell'ordine di t Ogni istruzione è trasforata in un certo nuero di operazioni RTL interne alla Altre tecniche architetturali consentono di accedere alla eoria (ad esepio per l'operazione di FETCH) conteporaneaente a fasi di esecuzione che non richiedono accessi alla eoria (PREFETCH) Alcune dispongono di centinaia di registri interni nei quali eorizzare teporanei Questa tecnica utilizzata nelle architetture RISC Coda istruzioni Lez Lez Per ridurre i tepi di accesso alla eoria si interpongono tra la eoria principale e la eorie secondarie con prestazioni (tepi di accesso) più elevate. Questa etodologia verrà discussa in dettaglio in seguito. - cache Lez e or ia La figura rappresenta lo schea più seplice, a livello RTL, di una di tipo Von Neuan : Data Register - Meorizza i provenienti e diretti alla eoria : Address Register - Meorizza gli indirizzi da counicare alla eoria C: Accuulatore - Iagazzina in ingresso e uscita all'alu : Progra Counter o Contatore di Prograa - Meorizza l'indirizzo della istruzione da eseguire : Instruction Register - Meorizza il codice dell'istruzione da eseguire ALU: Aritetic Logic Unit - Esegue le operazioni aritetico-logiche Lez

4 Fase di Fetch Struttura di base Fase di Fetch coune a tutte le istruzioni: ; M() ; Lettura in eoria dell istruzione ; Codice di istruzione all unità di + 1 ; Si prepara il per la lettura della ; prossia istruzione Segue la esecuzione dell istruzione Lez ESECUZIONE-. Una è forata da: Unità di esecuzione o percorso (data path) Unità di (a più livelli): della sequenza delle istruzioni, della esecuzione delle istruzioni. Ingresso Ingresso Unità di Percorso Uscita reazione Uscita Lez Tecniche di ipleentazione Controllo cablato Controllo cablato Circuito sequenziale speciale che realizza la funzione desiderata Meno costoso e più conveniente per sistei seplici Di difficile progettazione per sistei coplessi Controllo a icroprograa Microistruzioni che contengono direttaente le indicazioni per l'attivazione dei segnali Progettazione concorrente di parte operativa e Progettazione strutturata Seplicità per l aggiornaento dell'hw GENERAZIONE DI SEQUENZE Da un diagraa di flusso (o un prograa,...) che definisce il coportaento della parte operativa si deve generare una sequenza teporale di vettori: { c, c, c } C, 1, C2, K Cn con Ci = 1 2 K ai tepi: t 1, t 2, t n Metodi di progetto: 1. Generatori di sequenze basati su eleenti di ritardo (asincroni) o contatori (sincroni) 2. Macchine a stati finiti (progetto tradizionale di circuiti sequenziali) Lez Lez

5 Unità di Seplice Si consideri una seplice con le seguenti caratteristiche: 8 istruzioni a un indirizzo Unità aritetica che svolge le seguenti funzioni: ADD, COMP, AND LOAD X M(X) STORE X M(X) ADD X +M(X) AND X M(X) JUMP X X COMP RSHIFT Scorr. destra di Me o ria C3 C4 C5 C7 C6 C8 C9 C11 C0 C1 C2 C12 C10 Lez Lez c 0 + c 1 c 2 c 3 M() (read) c 4 M() (write) c 5 c 6 c 7 (AD) c 8 (AD) c c 10 c 11 (OP) c 12 Scorr. destra di Lez