La figura 1.1 mostra la risposta di un Mosfet al segnale di controllo V CI.

Transcript

1 1.1 - Rete di ritardo La figura 1.1 mostra la risposta di un Mosfet al segnale di controllo V CI. V ce I c 90% 90% V CI 10% 10% t on = t d(on) + t r t off = t d(off) + t r Fig. 1.1 Risposta di un Mosfet ad un gradino Il significato dei simboli sul grafico è indicato nella tabella di seguito: Simbolo Parametro Limiti Unità Min Typ Max t on Switching µs t off time µs Tabella 1.1 Come si vede dal grafico, quando il segnale di controllo è basso ( cioè è inferiore a 1.2 V ), il Mosfet si comporta come un circuito aperto; quando il segnale di controllo è alto ( cioè è maggiore di 2.3 V ) il Mosfet si comporta come un circuito chiuso. La risposta dei Mosfet non è istantanea, si possono notare, infatti, tempi di risposta diversi da zero sia nella fase di accensione che in quella di spegnimento. I valori di t ON e t OFF vengono indicati nella tabella 1.1. Essi risultano essere relativamente alti perché rappresentano, in realtà, i tempi di risposta dei Mosfet più i relativi drivers. 1

2 La conoscenza dei tempi di risposta dei Mosfet all'accensione ma soprattutto allo spegnimento è fondamentale ai fini della progettazione dell'inverter perché la presenza del tempo di ritardo allo spegnimento può portare il Mosfet ad una condizione di corto circuito. Tale aspetto può essere meglio chiarito se si fa riferimento ad un ramo di un convertitore: V c1 Controllo V c2 Controllo Fig 1.2: Ramo di un convertitore Se durante il funzionamento del sistema si verifica una condizione per cui i Mosfet superiore e inferiore conducono contemporaneamente si ha una condizione di cortocircuito a causa della bassissima resistenza opposta dei Mosfet al passaggio della corrente; la conseguenza di questa situazione è la circolazione di una corrente molto alta che determina l'intervento delle protezioni. L'intervento di tali protezioni, se da una parte evita la rottura dei Mosfet, dall'altra determina una perdita del controllo dei componenti stessi per un tempo pari a t FO. Come già è stato detto questo tempo è di circa 1.8 msec, troppo alto da poter essere tollerato. E', allora, necessario intervenire in modo da evitare che durante il funzionamento dell'inverter si abbiano condizioni di questo tipo. La figura seguente mostra una condizione di corto circuito determinata da un controllo in cui non si è tenuto conto del tempo di ritardo allo spegnimento ( t dead ). 2

3 V c1 I c1 V c1 I c1 IGBT sup I cc t 0 t 1 IGBT inf V c2 I c2 I c2 V c2 t dead t dead Fig.1.3 Nell intervallo di tempo t dead conducono entrambe i Mosfet di un ramo; infatti, all istante t 1, mentre il Mosfet superiore inizia a condurre, quello inferiore continua a condurre per un tempo pari a t off che è di circa 3.5 µs. E' importante notare come il tempo di ritardo all'accensione sia positivo nei confronti del problema del cortocircuito; infatti, nel periodo di tempo che va da t 0 ( istante in cui si comanda l'accensione ) a t 1 ( istante in cui il Mosfet superiore inizia a condurre ), il ramo dell'inverter rimane aperto anche se il Mosfet inferiore ritarda lo spegnimento. Purtroppo, il tempo di accensione è molto più piccolo del tempo di spegnimento per cui per risolvere il problema del cortocircuito in un ramo bisogna ritardare l accensione di un Mosfet rispetto all altro con un circuito esterno appositamente progettato. Il tempo di ritardo consigliato dal costruttore dei Mosfet utilizzati è di circa 1µs; le tecniche per ottenere un tempo di ritardo così piccolo e con una buona tolleranza sono diverse: Si può ricorrere ad una soluzione di tipo analogica in cui il ritardo può essere ottenuto con il confronto tra un segnale costante e una rampa: 3

4 V t 0 t 1 Tempo Fig. 1.4 Il ritardo è rappresentato dall'intervallo di tempo t 1 -t 2. Una possibile soluzione circuitale può essere la seguente: Generatore di onda quadra Integratore Fig. 1.5 Con una soluzione di tipo digitale Quest'ultima soluzione presenta, rispetto alla prima, grossi vantaggi in termini di precisione e semplicità realizzativa; infatti, i circuiti digitali, a differenza di quelli analogici non sono sensibili alle variazioni della temperatura ambiente, all'autoriscaldamento dei componenti e per essi non è, inoltre, necessaria alcuna operazione di taratura. E' per questi motivi che si è deciso di ricorrere ad una tecnica di tipo digitale per la realizzazione della rete di ritardo; in particolare si sono utilizzati Registi a scorrimento. Un registro a scorrimento o di tipo serie è costituito da flip-flop di tipo D collegati in cascata come in figura 2.6: 4

5 D 1 Q 1 D 2 Flip-Flop 1 Flip-Flop 2 Flip-Flop n Q 2 D n Q n ck Fig Schema di principio di un registro SISO ( Serial Input/Serial Output ) Il segnale che viene applicato all ingresso del primo flip-flop verrà trasferito, ogni impulso di clock, al flip-flop successivo; se il registro è costituito da n flip-flop l informazione presente all ingresso del registro verrà riportata in uscita dopo n impulsi di clock. Il diagramma temporale di un registro a scorrimento è rappresentato nella fig.2.7. Nella rete di ritardo che è stata realizzata si è utilizzato un clock a 2 MHz ( Periodo = 0.5 µs ), quindi per avere un ritardo maggiore a 5.5 µs sono stati necessari, per ogni registro, 14 flip-flop in cascata. L incertezza che si introduce nel ritardo, utilizzando questo circuito, è di 0.5 µs; infatti, come è mostrato nella fig. seguente, l informazione contenuta dal primo flip-flop viene trasferita al successivo in corrispondenza del fronte di salita del segnale di clock. Se il segnale di controllo arriva al flip-flop un istante prima del clock si avrà un errore nullo ( caso a ); se, invece, esso arriva subito dopo l impulso di clock, bisognerà attendere l'impulso successivo (0,5 µs) affinchè esso venga trasferito (caso b). 5

6 Reset Clock V IN Q 1 Q 2 Q 3 Q 4 Q 5 Q 6 Fig

7 V c1 ck 0.5µs Out Caso a V c1 Out Caso b Fig. 2.8 Fig. 1.8 E evidente che aumentando la frequenza del clock diminuisce l incertezza sul ritardo ma ciò comporta un aumento del numero di flip-flop quindi di componenti; bisogna allora valutare il rapporto tra tale incertezza e la complessità unita al costo del circuito. Considerando che la frequenza del segnale di controllo è di 15 khz ( Periodo = s ) l errore relativo che si commette è di 0.75 %, quindi accettabile. Bisogna fare un ultima osservazione. I registri a scorrimento non sono altro che delle memorie di tipo FIFO, quindi, l informazione memorizzata dalla prima cella ( primo flip-flop ) viene riportata in uscita dopo n impulsi di clock ( dove n è il numero di flip-flop ) indipendentemente dalla 7

8 durata del segnale di ingresso; ciò diventa un problema quando il segnale di ingresso ha una durata inferiore al ritardo. Si supponga di avere una situazione di questo tipo: V in T s =3 µs f clock =2 MHz T ritardo =7 µs t 1 7 µs Fig. 1.9 t=t 1 : Segnale presente all ingresso del registro Dopo un tempo uguale al ritardo le informazioni contenute nei primi flip-flop verranno riportate in uscite anche se nel frattempo il segnale di ingresso è diventato nullo determinando delle commutazioni indesiderate. 8

9 V out t 2 =t 1 +7µs : Segnale in uscita al registro 7 µs t 2 Fig Per evitare questo fenomeno, il segnale di ingresso è stato collegato al segnale di Reset dei registri, in tal modo, nel momento in cui l ingresso è nullo, il contenuto dei singoli flip-flop viene cancellato. L inconveniente della rete di ritardo è che segnali di controllo di durata inferiore al ritardo vengono eliminati; ciò è, purtroppo, inevitabile per i limiti della velocità di risposta dei Mosfet Componenti utilizzati I componenti elettrici utilizzati sono : Oscillatori al quarzo TTL Integrati 74LS04 Integrati 74LS174 9