FSM: Macchine a Stati Finiti



Похожие документы
FSM: Macchine a Stati Finiti

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali

Sintesi di Reti Sequenziali Sincrone

Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere

Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.

Sintesi di Reti sequenziali Sincrone

ESAME DI ARCHITETTURA I COMPITO A

NOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo.

Automa a Stati Finiti (ASF)

Reti Logiche T. Esercizi reti sequenziali sincrone

Macchine sequenziali. Automa a Stati Finiti (ASF)

Sintesi di Reti sequenziali Sincrone

Esercizi sulle Reti Sequenziali Sincronizzate

Sintesi Sequenziale Sincrona

Compito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati

Calcolatori Elettronici

Esempio di Tema di Esame

Circuiti sequenziali: macchine a stati finiti

Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.

Introduzione - Modello. Introduzione - progetto e strumenti

Flip-flop, registri, la macchina a stati finiti

Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate. Architettura degli elaboratori Bistabili e Clock

Automi a stati finiti

1. Automi a stati finiti: introduzione

I Bistabili. Maurizio Palesi. Maurizio Palesi 1

Appello di Progettazione di Sistemi Digitali 16 Settembre Docenti: Proff. Gorla e Massini

Prova d esame di Reti Logiche T 10 Giugno 2016

Circuiti Sequenziali & Somma FP

ELEMENTI DI PROGRAMMAZIONE a.a. 2013/14 UNA GERARCHIA DI MACCHINE

Diagrammi a blocchi 1

Calcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin

Prova d esame di Reti Logiche T 13 Luglio 2016

Livello logico digitale

Reti Logiche T. Esercizi reti sequenziali asincrone

Alee in macchine combinatorie

FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali

Analisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo

Corso di Reti Logiche

un insieme finito di segnali d uscita U (nell ascensore U={stare fermo, salire, scendere})

Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori

Contatore avanti-indietro Modulo 4

Esercitazioni di Reti Logiche. Lezione 5

Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 7

Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica

A.C. Neve Esercizi Digitali 1

Reti sequenziali. Nord

Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali

I Indice. Prefazione. Capitolo 1 Introduzione 1

COMPITO A. Esercizio 1 (17 punti)

ELEMENTI DI PROGRAMMAZIONE a.a. 2012/13 MACCHINE, ALGORITMI, PROGRAMMI

orario ricevimento via orario ufficio risposta entro 3 giorni

ITIS E. BARSANTI POMIGLIANO D ARCO CORSO DI SISTEMI ELETTRONICI AUTOMATICI Prof. Paolo Bisconti AUTOMA A STATI FINITI

Esercizi Risolti RETI LOGICHE T (Modulo 2)

RETI LOGICHE T Analisi, sintesi e composizione di Reti Sequenziali Sincrone

Compito A Esercizio 1 (15 punti)

Esercizio sugli automi di Moore

Транскрипт:

FSM: Macchine a Stati Finiti Introduzione Automi di Mealy Automi di Moore Esempi Sommario

Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Metodo per descrivere macchine di tipo sequenziale Molto utile per la descrizione di Unità di controllo La loro realizzazione fisica consiste in una rete per il calcolo delle USCITE e dello STATO FUTURO a partire da ingressi e STATO PRESENTE ed un registro di attualizzazione dello stato

Introduzione INGRESSI Calcolo Uscite e Stato Futuro USCITE STATO PRESENTE R STATO FUTURO Registro di attualizzazione dello stato Introduzione Si rappresenta un circuito sequenziale come un insieme di STATI raggiungibili Per ogni stato si descrivono le TRANSIZIONI da e per esso Per ogni stato si indicano gli INGRESSI del circuito Per ogni stato si indicano le USCITE del circuito

Introduzione Si può utilizzare una RAPPRESENTAZIONE GRAFICA per descrivere L EVOLUZIONE degli STATI Si utilizza un GRAFO State Transition Diagram (STD) Stati Nodi ( pallozzi ) Transizioni Vertici ( frecce ) In gergo si parla di Pallogramma Introduzione Esempio di Pallogramma ( INGRESSO A) A= a A= A= d A= A= A= b A= c A=

Introduzione Nell esempio precedente dentro gli stati sono indicate il nome dello STATO ed il valore delle USCITE Lungo le transizioni sono indicati i valori assunti dagli INGRESSI Introduzione Automi di Mealy Automi di Moore Esempi Sommario

Automi di Mealy Chiamati anche macchine di Mealy Le USCITE DIPENDONO da STAT PRESENTE ed INGRESSI Nome STATO INGRESSI USCITE Automi di Mealy Molto veloci perché variazioni degli ingressi vengono subito riconosciute producendo le nuove uscite Richiedono un numero di stati inferiore Ritardi diversi sugli ingressi potrebbero causare uscite SPURIE

Automi di Mealy INGRESSI Calcolo Uscite e Stato Futuro USCITE STATO PRESENTE Yi R STATO FUTURO Fi Sommario Introduzione Automi di Mealy Automi di Moore Esempi

Automi di Moore Chiamati anche Macchine di Moore USCITE DIPENDONO SOLO da STATO Nome STATO USCITE Automi di Moore Richiedono + stati per riconoscere gli ingressi e proporre le corrette uscite Sono potenzialmente + lente (rispetto a Mealy) Si ha maggiore controllo sull evoluzione della macchina Risultano più facilmente testabili e modificabili

Automi di Moore Calcolo Uscite USCITE INGRESSI Calcolo Stato Futuro STATO PRESENTE Yi R STATO FUTURO Fi Sommario Introduzione Automi di Mealy Automi di Moore Esempi

Esempi Vedremo sempre macchine di Moore Vedremo esempi di FSM Semplici Per il primo vedremo un progetto completo Per il secondo arriveremo alla definizione delle funzioni logiche 2 Esercizi da completare a casa Esempio Progettare circuito che riconosca che il valore logico dell ingresso X al momento attuale è uguale al valore a quello nel periodo di clock precedente. In questo caso l uscita è pari a

Esempio X Yi Calcolo Uscite Calcolo Stato Futuro Fi U R Macchina di Moore Esempio Definiamo uno stato iniziale a con uscita pari a (Stato POR Power on Reset) Se ingresso T= vado in stato b se è vado in c con uscita a a X= X= b c

Esempio In b se X= (stesso valore di prima) vado in d con uscita pari a. Se X= vado in c. In questo modo se ricevo un altro riconosco la sequenza In c se X= (stesso valore di prima) vado in e con uscita pari a. Se X= vado in b. Esempio Diagramma degli Stati: X= X= a X= X= b X= c X= d e

Esempio In d se ricevo uno rimango nello stesso stato. Se X= devo cambiare stato Se ritornassi in b ed al clock successivo avessi ancora X= andrei in c con uscita a mentre dovrebbe essere ad Lo stesso succede per e (ovviamente con valori di X duali) Esempio Allora se sono in d con X= devo andare in c Se sono in e con X= devo andare in b

Esempio Diagramma degli Stati Completo X= X= a X= X= b X= d X= X= c e X= X= X= Esempio Abbiamo identificato 5 STATI Intero superiore di log25=3 Per realizzare tale circuito ci vogliono 3 FLIPFLOP

Esempio : Funzione generazione Stato Futuro Stato Ingresso Stato Futuro Stato Y2 Y Y a b a a c b b d c b c d c e e c b d d d c e e e b ASSEGNAZIONE dello STATO Esempio : Stato Futuro Tabella di verità Y2 Y Y X F2 F F a b a c b d b c c b c e d d d c e b e e Don t Care Valori di cui non ho specifiche sul valore che devono assumere

Y2 Y 3 Esempio : Stato Futuro Y X 2 4 5 7 6 F = X 2 3 5 4 8 9 Y2 Y Y X In fase di copertura attribuisco ai don t care i valori più consoni 3 2 4 5 7 6 2 3 5 4 8 9 Y2 Y Y X 3 2 F2 = XY Y 4 5 7 6 2 3 5 4 8 9 F = Y +Y2 X+Y 2X = Y + X + Y2 Esempio : Stato Futuro Circuito Generazione stato futuro X F F F2 Y2 Y Y

Esempio : Funzione generazione delle uscite Macchina di Moore: uscita dipende solo dallo stato presente Tabella di Verità: Stato Y2 Y Y U a b c d e Esempio : Uscite Y2 Y Y 2 3 6 7 4 5 U = Y2YY + Y 2 YY U Y2 Y Y

Esempio : Circuito Finale X F U F F2 Y Y Y2 CLK Esempio : Considerazioni aggiuntive Alcuni stati non erano coperti (don t care) Se per errore la macchina entra in uno di questi (ad esempio allo startup), non si conosce comportamento uscite Si rischia anche di non uscire da stato di errore In quei casi sarebbe stato meglio fissare lo stato futuro ad a Rifare per esercizio

Esempio 2 Circuito che riconosca la sequenza in ingresso: Ingresso è segnale X Quando viene riconosciuta l uscita U deve essere portata ad ( altrimenti) Arriveremo a definire diagramma stati e assegnazione stati ed uscite Completare per esercizio Esempio 2 Partiamo da stato iniziale A con U= Se X= rimango in A se X= posso andare in un nuovo stato (B) X= A X= B

Esempio 2 Da B se ricevo X= posso avanzare in un nuovo stato (C) [Ho riconusciuto ] Se X= posso rimanere in B in modo da rilevare subito un nuovo ingresso ad X= C A X= X= B X= Esempio 2 Da C se X= vado in D che avrà uscita U= [Sequenza ] Se in C X= devo andare in A (non un B) X= A X= D X= X= X= C X= B

Esempio 2 Da D se X= posso andare direttamentre in B in modo da poter identificare un nuova sequenza Se X= posso andare in C infatti ho identificato già una nuova sequenza. Infatti lo deriva da C D ed ora ho. Se arriva un altro identifico ancora una sequenza corretta Esempio 2 Diagramma degli Stati finale 4 STATI X= A X= 2 FLIPFLOP D X= X= X= B X= C X= X=

Esempio 2: Stato Futuro Stato Ingresso Stato Futuro Stato Y Y A B A A A B B B C B C D C D C A D B D C ASSEGNAZIONE dello STATO Esempio 2: Stato Futuro Tabella di verità Y Y X F F A B A A B B B C C D C A D B D C

Tabella di verità Esempio 2: Uscita Stato Y Y U A B C D Esempio 2 Completare l esercizio ricavando le funzioni logiche per lo stato futuro e le uscite Utilizzare le mappe di Karnaugh Disegnare il circuito risultante

Esercizio Progettare un circuito che riconosca la sequenza: Se si è riconosciuta allora U= Ricavare diagramma degli stati Ricavare funzione logica per stati futuri Ricavare funzione logica per uscita Disegnare il circuito finale Esercizio 2 Progettare circuito sequenziale che riconosca che ingresso ha variato il suo valore e ponga uscita U= Esempio: @ t= X= @ t=2 X= U= Si ipotizzi di partire da uno stato iniziale A corrispondente ad avere ricevuto uno (ovvero NO STATO POR)

Esercizio 2 Ricavare Diagramma degli Stati Ricavere le funzioni logiche per Stato Futuro ed Uscita Disegnare schema del circuito finale