Appunti di Calcolatori Elettronici Capitolo 4 Architettura del DLX DLX istruzioni load/store pipeline decodifica dell insieme di istruzioni

Transcript

1 Appunti di Calcolatori Elettronici Capitolo 4 Architettura del DLX Introduzione... 1 Descrizione generale dell architettura DLX... 2 Istruzioni del DLX... 3 Istruzioni di caricamento/memorizzazione... 3 Istruzioni ALU... 5 Controllo di flusso: diramazioni e salti... 6 Istruzioni in virgola mobile... 7 Tabella completa delle istruzioni... 8 Formato delle istruzioni Confronto del DLX con altre macchine Introduzione In questo capitolo vogliamo descrivere una semplice architettura di tipo load/store (carica/memorizza), chiamata DLX (che sta per Deluxe ). Tale architettura è stata scelta in base ad osservazioni sulle primitive maggiormente usate nei programmi. Eventuali funzioni più sofisticate (ed anche meno critiche per quanto riguarda le prestazioni) devono essere realizzate via software con più istruzioni. Al pari delle più recenti macchine load/store, il DLX mette in rilievo le seguenti caratteristiche salienti: un semplice insieme di istruzioni load/store; un progetto per una pipeline efficiente (di cui si parlerà nel capitolo 6); un semplice meccanismo di decodifica dell insieme di istruzioni; l efficienza come obbiettivo del compilatore.

2 Appunti di Calcolatori Elettronici Capitolo 4 Descrizione generale dell architettura DLX L architettura DLX può essere sintetizzata nel modo seguente: sono previsti 32 registri per uso generale (GPR, General Purpose Register), ciascuno da 32 bit; il primo di tali registri, denominato R0, ha sempre valore 0; vi è inoltre un insieme di registri in virgola mobile (FPR, Floating Point Register), che possono essere usati sia come 32 registri (da 32 bit) in singola precisione sia come coppie pari-dispari in doppia precisione. Tali registri, se considerati per numeri in singola precisione, sono chiamati F0, F1,F2,F3,,F31. Se invece li si considera come registri da 64 bit in virgola mobile, sono chiamati F0 (che sta per F0-F1), F2 (che sta F2,F3),, F28 (che sta per F28-F29), F30 (che sta per F30-F31): si considera cioè il registro di indice pari; sono fornite operazioni aritmetica in virgola mobile sia in semplice precisione sia in doppia precisione; esiste un insieme di registri speciali, usati per accedere alle informazioni sullo stato della macchina. In particolare, il registro di stato FP è quello impiegato sia per i confronti sia per le eccezioni. Tutti i movimenti da e verso il registro di stato avvengono attraverso i registri GPR; esiste una particolare diramazione che verifica il bit di confronto posto nel registro FP; la memoria è indirizzabile al byte con indirizzi a 32 bit; l ordinamento dei byte è di tipo Big Endian (finale grande); tutti i riferimenti in memoria avvengono tramite letture o memorizzazioni tra memoria e registri (GPR o FPR). Gli accessi che riguardano i GPR possono essere ad un byte, ad una parola corta (16 bit) o ad una parola intera (32 bit). Gli FPR possono essere caricati e memorizzati con parole di precisione singola (32 bit) o doppia (64): in questo secondo caso, si usa ovviamente una coppia di registri per la doppia precisione); tutti gli accessi alla memoria devono essere necessariamente allineati; esistono istruzioni per spostare dati tra FPR e GPR; tutte le istruzioni sono da 32 bit e devono essere allineate in memoria; esistono infine alcuni registri speciali il cui contenuto può essere trasferito da e verso i registri interi. Un esempio è proprio il registro di stato FP, usato per contenere le informazioni relative ai risultati delle operazioni in virgola mobile. aggiornamento: 8 luglio

3 Architettura del DLX Istruzioni del DLX L architettura DLS prevede 4 classi di istruzioni: 1. istruzioni di caricamento (load) e memorizzazione (store); 2. operazioni aritmetico-logiche (ALU operations); 3. diramazioni e salti; 4. operazioni in virgola mobile. IIstruziionii dii cariicamento/memoriizzaziione Tutti i registri per uso generale (GPR) e in virgola mobile (FPR) possono essere caricati e memorizzati, ad eccezione del registro R0, per il quale il caricamento è privo di effetto dato che il suo valore rimane sempre pari a 0. Esiste una sola modalità di indirizzamento: registro base + spiazzamento a 16 bit con segno I caricamenti di parole corte (16 bit) o byte (8 bit) mettono sempre l oggetto caricato nella parte bassa del registro, mentre la parte alta viene automaticamente riempita o con 0 oppure con l estensione di segno del valore caricato, a seconda del codice operativo dell istruzione di caricamento. I numeri in virgola mobile in singola precisione (32 bit) occupano un unico registro per virgola mobile, mentre invece i valori in doppia precisione (64 bit) richiedono una coppia di registri. Le eventuali conversioni tra singola e doppia precisione non sono automatiche, ma devono essere effettuate in modo esplicito. Il formato della virgola mobile è quello previsto dallo standard IEEE 754. Nella seguente tabella sono riportati una serie di esempi delle istruzioni di caricamento e memorizzazione, mentre in seguito riporteremo la tabella completa con tutte le istruzioni: Nome Esempio Significato Istruzione Carica parola LW R1,30(R2) R1 32 M[30+R2] Carica parola LW R1,1000(R0) R1 32 M[1000+0] Carica byte LB R1,40(R3) R1 32 (M[40+R3] 0 ) 24 ##M[40+R3] Carica byte senza LBU R1,40(R3) segno R ## M[40+R3] Carica parola corta LH R1,40(R3) R1 32 (M[40+R3] 0 ) 16 ##M[40+R3] ##M[41+R3] Carica dato in virgola mobile LF F0,50(R3) F0 32 M[50+R3] Carica double LD F0,50(R2) F0##F1 64 M[50+R2] Memorizza parola SW 500(R4),R3 M[500+R4] 32 R3 Memorizza dato virgola mobile SF 40(R3),F0 M[40+R3] 32 F0 Memorizza double SD 40(R3),F0 M[40+R3] 32 F0; M[44+R3] 32 F1 Memorizza parola corta SH 502(R2),R3 M[502+R2] 16 R Memorizza byte SB 41(R3),R2 M[41+R3] 8 R aggiornamento: 8 luglio

4 Appunti di Calcolatori Elettronici Capitolo 4 Come si vede, in tutti i casi si usa l indirizzamento con registro base e spiazzamento, entrambi indicati esplicitamente nell istruzione. Inoltre, il primo operando indicato è sempre la destinazione (in particolare, si tratta di un registro per le istruzioni di caricamento e di una locazione di memoria per quelle di memorizzazione), mentre il secondo è la sorgente. E opportuno fare una serie di considerazioni a proposito delle singole righe di questa tabella: la prima istruzione riportata è la più semplice possibile, in quanto indica il caricamento di un registro (R1) con una parola (che quindi lo riempirà interamente): il codice operativo simbolico di tale istruzioni è LW (Load Word). L istruzione riportata come esempio è R1 32 M[30+R2]: il significato della freccia rivolta verso sinistra ( ) è già noto ed è quello di un trasferimento di bit da una sorgente (a destra) ad una destinazione (a sinistra); il pedice 32, a destra della freccia, indica che il trasferimento coinvolge 32 bit; l indirizzo di memoria da cui prelevare la parola è ottenuto come somma di uno spiazzamento (30) al contenuto di un registro (R2); la seconda riga della tabella è semplicemente un caso particolare della prima, in quanto il registro usato per l indirizzo di memoria è R0, che contiene sempre il valore 0, il che significa che lo spiazzamento coincide in questo caso con l indirizzo effettivo di memoria; la terza riga riguarda una istruzione di caricamento di un registro (R1) non più tramite una parola, bensì tramite un singolo byte: il codice operativo simbolico di tale istruzione è perciò LB (Load Byte). Si tratta ovviamente di una situazione particolare, in quanto il byte riempirà solo gli 8 bit più a sinistra del registro, per cui bisogna decidere come riempire i restanti 24 bit più significativi. Nell esempio considerato, R1 32 (M[40+R3] 0 ) 24 ##M[40+R3], tale riempimento avviene tramite l estensione in segno del byte caricato: il primo bit di tale byte, M[40+R3] 0, viene replicato 24 volte, come indicato dalla simbologia (M[40+R3] 0 ) 24, e questa sequenza di 24 bit viene concatenata (operatore ##) al byte originale (in particolare, questo viene posto a destra), in modo da generare i 32 bit da collocare nel registro R1; la quarta riga è analoga alla precedente, se non per il fatto che in questo caso viene espressamente rifiutata l estensione in segno del byte (per cui il codice operativo simbolico è LBU, ossia Load Byte Unsigned), per cui i rimanenti 24 bit del registro devono essere posti tutti a 0: di conseguenza, vengono generati 24 bit a 0 (come indicato dalla simbologia 0 24 ) e vengono concatenati alla sinistra del byte originale, in modo da ottenere i 32 bit da porre nel registro; la quinta riga è ancora un esempio di caricamento, che però coinvolge una parola corta (16 bit): il codice operativo simbolico di tale istruzione è perciò LH (Load Half). Anche in questo caso si pone il problema di come riempire i restanti 16 bit, ma si pone anche il problema che la mezza parola si trova in due locazioni di memoria (ciascuna da un byte) consecutive: R1 32 (M[40+R3] 0 ) 16 ##M[40+R3]##M[41+R3]. Vengono perciò eseguite varie operazioni: le due locazioni di memoria vengono prelevate, la prima di esse viene estesa in segno (per 16 bit, come testimoniato dall apice recante il valore 16 e relativo al bit di ordine 0, ossia quello più significativo) e i tre gruppi di bit vengono concatenati (operatore ##) per formare i 32 bit da collocare nel registro di destinazione; aggiornamento: 8 luglio

5 Architettura del DLX la riga successiva coinvolge un numero in virgola mobile in singola precisione, che deve essere collocato in un registro per virgola mobile (F0 nell esempio): il codice operativo simbolico dell istruzione è dunque LF (Load Floating). Si tratta evidentemente di un caso semplice in quanto è coinvolto un solo registro; la riga ancora successiva propone invece un caso leggermente più complesso, in quanto il numero da carica è in doppia precisione (64 bit), per cui i registri coinvolti sono due. Il codice operativo simbolico dell istruzione è in questo caso LD (Load Double). Il contenuto della locazione di memoria specificata (sempre tramite registro base e spiazzamento) viene perciò copiato trasferendo i 32 bit meno significativi in F1 e quelli più significativi in F0; dalla ottava riga in poi sono riportati casi di memorizzazione del contenuto dei registri in memoria; non sono qui necessarie ulteriori considerazioni particolari, se non per gli ultimi due casi, in cui si propone il trasferimento di una parola corta (penultima riga, codice operativo SH, ossia Store Half) e di un solo byte (ultima riga, codice operativo SB, ossia Store Byte): in questi casi, è necessario specificare quali bit del registro sorgente trasferire, per cui la simbologia M[502+R2] 16 R indica che devono essere trasferiti i 16 bit meno significativi di R1, mentre la simbologia M[41+R3] 8 R indica che devono essere trasferiti gli 8 bit meno significativi di R2. IIstruziionii ALU Tutte le istruzioni ALU del DLX sono di tipo registro-registro, ossia coinvolgono operandi (sorgente e destinazione) situati sempre nei registri interni alla CPU (in particolare all unità di calcolo, come vedremo nel prossimo capitolo). Esse includono tutte le operazioni aritmetiche e logiche più semplici: somma, sottrazione, AND, OR, XOR e scorrimento. Per tutte queste istruzioni sono previste anche le forme con operandi immediati: in particolare, si considera al massimo un operando immediato, da 16 bit con segno. L operazione LHI (che sta per carica immediato alto ) carica la parte alta di un registro (i 16 bit più significativi) e pone a zero quella bassa (i 16 bit meno significativi). Tale istruzione consente perciò il caricamento di una costante da 32 bit tramite due istruzioni successive di caricamento, la prima delle quali è appunto LHI. Talvolta, viene usato il codice mnemonico LI, che indica caricamento immediato, come abbreviazione per una somma immediata in cui uno dei due operandi è R0; analogamente, l istruzione MOV è talvolta impiegata al posto di un ADD in cui uno degli addendi è R0. Nella categoria delle istruzioni ALU rientrano anche le istruzioni di confronto, che operano sempre su registri: i confronti previsti sono uguaglianza (=), disuguaglianza ( ), maggiore di (>), minore di (<), maggiore o uguale di ( ), minore o uguale di ( ). Se la condizione è verificata, queste istruzioni pongono ad 1 il registro destinazione (appunto per rappresentare l esito true del confronto), mentre in caso contrario lo pongono a zero (esito false). Proprio per il fatto di effettuare il set del registro destinazione, queste istruzioni vengono chiamate set-equal, set-not-equal, set-less-than e così via. Anche per questi confronti sono previste forme con operando immediato. La seguente tabella mostra alcuni esempi di istruzioni ALU su DLX, con e senza operandi immediati: aggiornamento: 8 luglio

6 Appunti di Calcolatori Elettronici Capitolo 4 Nome Istruzione Esempio Significato Somma ADD R1,R2,R3 R1 R2+R3 Somma immediato ADD R1,R2,#3 R1 R2+3 Carica immediato alto LHI R1,#42 R1 42##0 16 Scorrimento logico a sinistra SLL R1,R2,#5 R1 R2<<5 Set-less-than SLT R1,R2,R3 If (R2<R3) R1 1 Else R1 0 Ci sono ben pochi commenti da fare su questa tabella. Ad esempio, nella terza riga, viene riportato un esempio dell istruzione LHI con operando immediato (valore 42): i bit corrispondenti all operando immediato vengono posti nella parte alta del registro R1 (16 bit più significativi), mentre i rimanenti bit (i 16 meno significativi) vengono posti a 0. L ultima riga riporta invece una istruzione di confronto senza operandi immediati: se la condizione (R2<R3 nell esempio) è vera, il registro di destinazione (che nell esempio è R1) viene posto ad 1 (appunto per rappresentare true), mentre in caso contrario viene posto a 0. Notiamo infine che, in tutte le istruzioni riportate nella tabella, il primo registro è quello destinazione (negli esempi citati, si tratta sempre di R1), mentre gli altri fanno da sorgente. Controllllo dii ffllusso:: diiramaziionii e salltii Il controllo di flusso nel DLX viene gestito mediante un insieme di salti e di diramazioni. Esistono quattro tipologie di istruzioni di salto: due di esse (J e JAL) usano uno spiazzamento senza segno da 26 bit sommato al registro contatore di programma (PC) incrementato di 4 ( 1 ), per determinare l indirizzo di destinazione del salto; le altre due (JR e JALR) specificano invece direttamente un registro che contiene l indirizzo di destinazione. Questa particolarità dell indirizzo di destinazione sito in un registro è indicata dal suffisso R. In aggiunta, due di queste istruzioni (J e JR) effettuano il cosiddetto salto semplice, mentre le altre due (JAL e JALR) effettuano il salto con collegamento, che viene usato per le chiamate a procedura in quanto fa in modo che l indirizzo di ritorno dalle procedure venga automaticamente caricato nel registro R31. Quest ultima particolarità del collegamento è indicata dagli stessi nomi simbolici: JAL sta infatti per Jump And Link. Per quanto riguarda, invece, le diramazioni, ce ne sono solo due e sono tutte con condizione : esse verificano l uguaglianza o la disuguaglianza di un operando con 0. L indirizzo di destinazione delle diramazioni è sempre specificato da uno spiazzamento a 16 bit con segno che viene sommato al registro contatore di programma. La tabella seguente riporta alcuni tipici esempi delle quattro istruzioni di salto e due istruzioni di diramazione: 1 Il fatto per cui lo spiazzamento viene sommato non a PC, bensì a PC+4 sarà meglio compreso quando parleremo della pipeline. aggiornamento: 8 luglio

7 Architettura del DLX Nome Istruzione Esempio Significato Salto J nome PC nome; ((PC+4)-2 25 ) nome < ((PC+4)+2 25 ) Salto e collegamento JAL nome R31 PC+4; PC nome; ((PC+4)-2 25 ) nome < ((PC+4)+2 25 ) Salta e collega a registro JALR R2 R31 PC+4; PC R2 Salta a registro JR R3 PC R3 Salta se uguale a zero BEQZ R4,nome If (R4==0) PC nome; (diramazione) ((PC+4)-2 25 ) nome < ((PC+4)+2 25 ) Salta se non uguale a zero (diramazione) BNEZ R4,nome If (R4!=0) PC nome; ((PC+4)-2 25 ) nome < ((PC+4)+2 25 ) Notiamo, come anticipato prima, che le uniche due diramazioni prevedono l uguaglianza (BEQZ) o la disuguaglianza (BNEZ) di un registro con 0. Se tale registro è R0, l istruzione si ritiene senza condizione. Per quanto riguarda l aggiornamento del registro PC per l eventuale destinazione del salto, si nota quanto segue: le due istruzioni JALR e JR specificano l indirizzo di destinazione in un registro (rispettivamente R2 ed R3 negli esempi citati), che quindi deve essere copiato nel registro PC; le due istruzioni BEQZ e BNEZ specificano uno spiazzamento di 16 bit (con segno) che deve essere sommato a PC+4; stesso discorso per le istruzioni di salto J e JAL (dove quest ultima ha la particolarità di inserire l indirizzo di ritorno, cioè PC+4, in R31, come anche JALR). L insieme delle istruzioni di controllo di flusso è completato da altre due istruzioni, TRAP e RFE, che però in questo momento non ci interessa approfondire (lo faremo nel capitolo 5). IIstruziionii iin viirgolla mobiille Le istruzioni in virgola mobile operano sui registri in virgola mobile (FPR) e indicano sempre se l operazione da effettuare è in singola precisione oppure in doppia precisione: le operazioni in singola precisione si possono applicare ad ogni registro FPR; le operazioni in doppia precisione si possono effettuare solo su una coppia pari-dispari di registri FPR (ad esempio F4-F5), che viene identificata dal numero del registro pari. Le istruzioni di caricamento e memorizzazione per i registri FPR spostano dati tra la memoria e tali registri, sia in precisione singola sia in precisione doppia: ad esempio, le istruzioni MOVF e MOVD copiano un registro in precisione singola (MOVF) o doppia (MOVD) in un altro registro dello stesso tipo; le istruzioni MOVFP2I e MOVI2FP spostano dati tra un registro in virgola mobile a precisione singola ed un registro per interi; invece, per spostare un aggiornamento: 8 luglio

8 Appunti di Calcolatori Elettronici Capitolo 4 valore in precisione doppia in due registri interi richiede due distinte istruzioni. Sono inoltre disponibili la moltiplicazione e la divisione tra interi, che operano su registri in virgola mobile da 32 bit, così come le conversioni da interi a virgola mobile e viceversa. Le operazioni previste sui numeri in virgola mobile sono le 4 solite: somma, sottrazione, moltiplicazione e divisione. Quando si usa il suffisso D, si intende doppia precisione, mentre invece il suffisso F è per la singola precisione. Ad esempio, alcuni codici mnemonici sono ADDD (somma in doppia precisione), ADDF (somma in singola precisione), SUBD (sottrazione in doppia precisione), SUBF (sottrazione in singola precisione) e così via (MULTD, MULTF, DIVD, DIVF). I confronti in virgola mobile modificano un bit nel registro di stato della virgola mobile. Tale bit può successivamente essere verificato con una diramazione: ad esempio, il codice mnemonico BFPT corrisponde a esegui il codice del ramo se la condizione è verificata (true), mentre invece il codice BFPF corrisponde a esegui il codice del ramo se la condizione non è verificata (false). Tabelllla complleta delllle iistruziionii La seguente tabella contiene la lista di tutte le istruzioni con il loro significato: Tipo Istruzione / Codice Operativo Istruzioni di trasferimento dati LB LBU SB LH LHU SH LW SW LF LD SF SD MOVI2S MOVS2I MOVF MOVD MOVFP2I MOVI2FP Significato dell istruzione Servono a spostare dati tra registri e memoria, tra interi e dati in virgola mobile o tra registri speciali. Solo la modalità di indirizzamento a memoria fa uso di uno spiazzamento a 16 bit con segno sommato al contenuto di un registro GPR Caricamento di un byte Caricamento di un byte senza segno Memorizzazione di un byte Caricamento di una parola corta Caricamento di una parola corta senza segno Memorizzazione di una parola corta Caricamento di una parola in un registro per interi Memorizzazione di una parola da un registro per interi Caricamento di un dato in virgola mobile in singola precisione Caricamento di un dato in virgola mobile in doppia precisione Memorizzazione di un dato in virgola mobile in singola precisione Memorizzazione di un dato in virgola mobile in doppia precisione Spostamento di un registro GPR verso un registro speciale Spostamento verso un registro GPR da un registro speciale Copia di un registro in virgola mobile in un altro registro Copia di una coppia di registri in virgola mobile in un'altra coppia Spostamento da registri in virgola mobile da 32 bit verso registri per interi Spostamento verso registri in virgola mobile da 32 bit da registri per interi aggiornamento: 8 luglio

9 Architettura del DLX Istruzioni ALU Servono per effettuare operazioni su dati interi o logici situati nei GPR ADD Somma con segno ADDI Somma di un immediato con segno ( 2 ) ADDU Somma senza segno ADDUI Somma di un immediato senza segno SUB Sottrazione con segno SUBI Sottrazione di un immediato con segno SUBU Sottrazione senza segno SUBUI Sottrazione di un immediato senza segno MULT Moltiplicazione con segno; gli operandi devono essere registri per virgola mobile; tutte le operazioni producono numeri a 32 bit MULTU Moltiplicazione senza segno; gli operandi devono essere registri per virgola mobile; tutte le operazioni producono numeri a 32 bit DIV Divisione con segno; gli operandi devono essere registri per virgola mobile; tutte le operazioni producono numeri a 32 bit DIVU Divisione senza segno; gli operandi devono essere registri per virgola mobile; tutte le operazioni producono numeri a 32 bit AND AND ANDI AND di un immediato OR OR ORI OR di un immediato XOR OR esclusivo XORI OR esclusivo di un immediato LHI Caricamento alto di un immediato: carica l immediato nella metà alta del registro SLL,SRL,SRA Scorrimenti in formato variabile SLLI, SRLI Scorrimenti immediati SRAI (S ); gli scorrimenti sono logici verso sinistra, logici verso destra, aritmetici verso destra S, S I Modifica condizionata: al posto di ci può essere LT (<), GT (>), LE (<=), GE (>=), EQ (=), NE ( ) Istruzioni di controllo Diramazioni condizionate e salti; relativi al registro contatore di programma oppure tramite registri BEQZ Salta se il registro sorgente (GPR) è uguale a zero; spiazzamento di 16 bit a partire da PC+4 BNEZ Salta se il registro sorgente (GPR) è diverso da zero; spiazzamento di 16 bit a partire da PC+4 BFPT Verifica il bit di confronto del registro di stato della virgola mobile e salta se vale 1 (true); spiazzamento di 16 bit a partire da PC+4 BFPF Verifica il bit di confronto del registro di stato della virgola mobile e salta se vale 0 (false); spiazzamento di 16 bit a partire da PC+4 J Salto: spiazzamento, da 26 bit con segno, a partire da PC+4 JR Salto: indirizzo destinazione contenuto nel registro indicato JAL Salto e collegamento: salva PC+4 in registro R31 e somma lo spiazzamento (26 bit con segno) a PC+4 JALR Salto e collegamento: salva PC+4 in registro R31 e copia (in PC) l indirizzo di destinazione dal registro indicato TRAP Trasferimento controllo al sistema operativo ad un indirizzo vettorizzato RFE Ritorno al codice utente dopo una eccezione; ripristino della modalità utente Istruzioni per la Operazioni in virgola mobile per formati in singola e doppia precisione virgola mobile ADDD Addizione di numeri in singola precisione ADDF Addizione di numeri in doppia precisione 2 Ricordiamo che tutti gli immediati sono da 16 bit aggiornamento: 8 luglio

10 Appunti di Calcolatori Elettronici Capitolo 4 SUBD SUBF MULTD MULTF DIVD DIVF CVTF2D, CVTF2I, CVTD2F, CVTD2D, CVTI2F, CVTI2D D, F Sottrazione di numeri in singola precisione Sottrazione di numeri in doppia precisione Moltiplicazione di numeri in singola precisione Moltiplicazione di numeri in doppia precisione Divisione di numeri in singola precisione Divisione di numeri in doppia precisione Istruzioni di conversione: CVTx2y converte il tipo x nel tipo y, dove x ed y possono essere interi (I), doppia precisione (D) o singola precisione (F). Entrambi gli operandi sono contenuti in registri FPR Confronti in precisione singola e doppia: può essere LT, GT, LE, GE, EQ, NE. Ha effetto sui bit di confronto nei registri di stato della virgola mobile Formato delle istruzioni Le caratteristiche fondamentali delle istruzioni del DLX sono le seguenti (alcune le abbiamo già viste nei paragrafi precedenti): tutte le istruzioni del DLX sono lunghe 32 bit (cioè una parola) le istruzioni ALU trovano gli operandi in due registri sorgente Rs1 ed Rs2, a meno che uno dei due operandi non sia un valore immediato (nel qual caso c è un solo registro sorgente); esse scrivono il proprio risultato in un registro destinazione Rd; le uniche istruzioni che accedono esplicitamente alla memoria sono quelle di load (lettura dalla memoria e scrittura in un registro) e quelle di store (lettura da un registro e scrittura in memoria): l indirizzamento della memoria avviene sempre specificano un registro che contiene la base e indicando lo spiazzamento da sommare a tale base; i salti possono essere con indirizzamento relativo al PC (spiazzamento, da 16 o da 26 bit, da sommare a PC+4) oppure con indirizzamento indiretto a registro (l indirizzo di destinazione si trova in un registro); la memoria viene indirizzata con riferimento al byte (per cui gli indirizzi di due istruzioni consecutive differiscono di 4 byte). Esistono tre tipi di istruzioni: istruzioni di tipo I: queste istruzioni servono per l accesso alla memoria (caricamento o memorizzazione di byte, parole e parole corte), per le istruzioni aritmetiche in cui uno degli operandi è un valore immediato, per i salti condizionati (nel qual caso rs1 è un registro, mentre rd non è usato), per i salti ad un indirizzo ricavato da un registro e per le chiamate o i ritorni da subroutine che coinvolgono un registro (in questi ultimi due casi risulta rd=0, immediato=0 e rs1=destinazione). Il formato è il seguente ( 3 ): 3 Facciamo notare che i bit riservati ai campi per l individuazione dei registri sono sempre 5, in quanto i registri del banco sono 32 (=2 5 ) aggiornamento: 8 luglio

11 Architettura del DLX 6 bit 5 bit 5 bit 16 bit Codice operativo rs1 rd Immediato Esempi: ADD R1,R2,#5 LW R1,30(R2) BEQZ R4,nome JR R3 istruzioni di tipo R: servono tipicamente per le operazioni ALU da registro a registro (quindi senza operandi immediati, del tipo rd rs1 funzione rs2, dove funzione codifica l operazione, ad esempio Add, Sub, ). Servono anche per la lettura/scrittura dei registri speciali e per gli spostamenti di dati tra registri. Il formato è il seguente: 6 bit 5 bit 5 bit 5 bit 11 bit Codice operativo rs1 rs2 rd Estensione codice operativo istruzioni di tipo J: servono per le istruzioni di salto semplice e di salto con collegamento, nonché per le trappole (TRAP) e i ritorni al codice utente (RFE). Lo spiazzamento viene considerato sia positivo sia negativo, dove il bit più significativo è appunto indicativo del segno (0 per positivo ed 1 per negativo). Il formato è il seguente: 6 bit 26 bit Codice operativo Spiazzamento relativo al registro Program Counter Esempi: JAL nome J nome RFE TRAP In tutte le istruzioni, i primi 6 bit corrispondono al codice operativo primario; per le istruzioni di tipo I, i successivi due gruppi da 5 bit indicano sempre una coppia di registri all interno di un unico banco da 32 registri; nel caso invece delle istruzioni di tipo R, il codice operativo è seguito da 15 bit, 5 per ciascun registro del banco (due registri sorgente ed un registro destinazione). Nel caso delle istruzioni di tipo R, che sono in gran parte usate per istruzioni con riferimento all ALU, i 6 bit del codice operativo primario potrebbero risultare insufficienti per identificare in modo completo: in questi casi, si usano gli 11 bit meno significativi per specificare ulteriormente la funzione aritmetica o logica da applicare. Per quanto riguarda la istruzioni di tipo I, si è detto che l eventuale valore immediato è lungo 16 bit: tale numero di bit è stato ritenuto sufficiente sulla base di una accurata analisi di programmi tipici fatti girare sui calcolatori; tali 16 bit sono risultati idonei ad ospitare un operando immediato per le istruzioni ALU così come aggiornamento: 8 luglio

12 Appunti di Calcolatori Elettronici Capitolo 4 per le istruzioni di load e store, per le quali essi specificano uno spiazzamento da sommare al valore contenuto in un registro base (il che consente di esplorare aree dati sufficientemente ampie). Lo stesso spiazzamento risulta idoneo nel caso dei salti gestiti con indirizzamento indiretto da registro. Naturalmente, il fatto di usare 16 bit anche per gli operandi delle istruzioni ALU comporta una complicazione legata al fatto che tali istruzioni operano comunque su valori a 32 bit: questo comporta che un valore immediato a 16 bit debba essere esteso in segno a 32 bit prima di poter essere inviato in ingresso alla ALU. Confronto del DLX con altre macchine Si ritiene utile, a questo punto, fare un confronto tra le caratteristiche salienti del DLX e quelle di altri processori di una certa importanza. Lo facciamo servendoci della solita struttura tabellare: Macchine Registri Modalità di indirizzamento DLX 32 registri interi; 16 Spiazzamento a 16 bit registri in doppia (con segno); precisione o 32 in operandi immediati a 16 bit singola precisione AMD Intel i registri interi con cache della pila; 8 registri in doppia precisione Come il DLX Solo a registro indiretto; operandi immediati a 8 bit Spiazzamento a 16 bit; modalità indicizzata; autoincremento; operandi immediati a 16 bit MIPS R2000/R registri interi Spiazzamenti ed immediati a 16 bit Motorola SPARC 32 registri di uso generale (GPR) Finestra di registri con 32 registri interi disponibili per le procedure. 16 registri in doppia precisione oppure 32 in singola precisione Spiazzamenti a 16 bit; modalità indicizzata Spiazzamento ed immediati a 13 bit; modalità di indirizzamento indicizzata Operazioni Si vedano le tabelle riportate in precedenza Moltiplicazioni/divisioni tra interi con trappola software. Solo le diramazioni sulle condizioni =0 e 0 Le diramazioni effettuano il confronto di uguaglianza tra due registri. Sono supportate le trappole su condizione. La virgola mobile effettua le divisioni tramite i reciproci. E fornito un supporto parziale per i caricamenti e le memorizzazioni a 128 bit Spostamenti per caricamento/memorizzazione di dati in virgola mobile da 32 bit in un registro. Le condizioni delle diramazioni possono confrontare due registri. Moltiplicazione/divisione intera tra GPR. Istruzioni speciali per caricamento/memorizzazione di parole parziali Istruzioni speciali di manipolazione dei bit. Le diramazioni possono effettuare test di zero e verificare i bit tramite confronti Le diramazioni usano il codice condizionato modificato selettivamente dalle istruzioni. Moltiplicazione/Divisione tra interi. Non sono consentiti spostamenti tra registri per interi e registri in virgola mobile. aggiornamento: 8 luglio

13 Architettura del DLX Aggiungiamo, a quanto riportato in questa tabella, quanto segue: tutte le macchine riportate hanno la dimensione base delle istruzioni a 32 bit, nonostante siano in taluni casi forniti dei meccanismi per dimensioni sia maggiori sia minori; le finestre di registri usate nell architettura SPARC e la cache usata nell architettura AMD sono due particolarità di tali architetture; l architettura MIPS R2000 è usata nella DECStation 3100, che è la macchina analizzata nel capitolo 2 ed usata inoltre come macchina load/store nel capitolo 3; il numero di registri in virgola mobile a doppia precisione è stato indicato solo se essi sono separati dai registri per interi. In generale, si può affermare che il DLX presenta una stretta similitudine con tutte le macchine load/store riportate in tabella. Di conseguenza, le misure condotte sul DLX possono essere viste come ragionevoli approssimazioni del comportamento di una qualsiasi di tali macchine. sandry@iol.it sito personale: aggiornamento: 8 luglio