ETLC2 - B2 12/05/ /05/ ETLC2 - B DDC. Lezioni gruppo D (integrità dei segnali) 12/05/ ETLC2 - B DDC

Transcript

1 Politecnico di Torino Facoltà dell Informazione Lezione B2 Modulo Elettronica delle telecomunicazioni II B Protocolli B2 Indirizzamento e allocazione» Transazioni» Indirizzamento» llocazione» Esempio bus PCI Transazioni come sequenza di cicli Modello e definizioni per strutture a bus Indirizzamento Meccanismi di allocazione del canale Bus paralleli e multiplati, strutture miste Trasferimenti a burst, altre varianti Esempi: bus VME e PCI Riferimenti nel testo Connessioni multipunto 5.4 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Livelli di protocollo Servizi disponibili dal livello ciclo Lezione B2 Lezione B Lezioni gruppo D (integrità dei segnali) Trasferimento di unitá di informazione (byte, word,...), con garanzia di corretta ricezione L informazione è emessa da una SORGENTE e ricevuta da una DESTINZIONE Possono essere definiti trasferimenti -N e N-M (protocolli N-partner) I cicli possono di SCRITTUR o di LETTUR Il servizio consuma energia e tempo Tempo di ciclo t CY Dipende dai parametri del livello elettrico e dal protocollo di ciclo 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Sommario degli strati e relativi servizi Definizione di transazione Livello elettrico: Tensioni e correnti sono usate per rappresentare stati logici Il servizio reso disponibile e il trasferimento di e 0 Livello ciclo: I bit sono combinati in unità di INFORMZIONE Il servizio offerto è il trasferimento di unità di informazione Livello transazione: Le unità di informazione assumono un significato (dati, indirizzi, ) Livello applicazione: Realizza l esecuzione di un programma (servizioresoall utentefinale) Sequenza di uno o più cicli, che trasferisce unità di informazione associandovi un significato (Indirizzo, dato, vettore di priorità,...) Moduli visibili a livello transazione: : avvia le operazioni SLVE: risponde ai comandi del master M S 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Page 2005 DDC

2 Protocollo a livello transazione Sistemi punto-punto Sistemi punto-punto e a bus Transazione come sequenza di cicli llocazione Indirizzamento Trasferimento Bus paralleli e bus multiplati Tecniche per accelerare i trasferimenti I due elementi che scambiano informazione sono giá definiti Operazioni di scrittura o lettura () SLVE 3 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Sistemi multi-punto (bus) Sistemi a bus Più coppie di moduli convidono lo stesso supporto fisico Occorre definire/scegliere i partecipanti al trasferimento SLVE La configurazione puó essere variata aggiungendo o rimuovendo schede Sistemi MODULRI PERTI Tutte le unità devono seguire lo stesso protocollo Parametri: numero massimo di schede velocitá delle transazioni e parallelismo (throughput) struttura fisica-elettrica (connettore, formato, livelli,..) 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Bus e punto-punto Protocollo a livello transazione Collegamenti punto-punto Più porte per modulo, supporti fisici separati Condizioni elettriche ben definite Richiede instradamento Collegamenti multipunto/bus Una porta per modulo, unico supporto fisico Condizioni elettriche variabili Richiede allocazione e indirizzamento Il punto-punto e piu costoso ma preferibile per alte velocita lunghedistanze Presente nei sistemi multipunto (bus). Cicli specifici per definire i moduli che si scambiano informazioni: selezione dello slave: Indirizzamento selezione del master: llocazione (del canale) queste segue il trasferimento vero e proprio dell informazione (dato, istruzione) LLOCZIONE INDIRIZZMENTO TRSFERIMENTO 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Page DDC 2

3 Sistemi con piú slave Modi di indirizzamento Lo slave che partecipa al trasferimento viene selezionato con una operazione di INDIRIZZMENTO SLVE Logico La selezione dipende da un codice caratteristico dello Slave» Memorie, banchi di registri Geografico La selezione dipende dalla posizione (slot) del modulo Slave» Identificazione della configurazione Codificato N bit individuano 2 N elementi» Memorie Decodificato M bit individuano M elementi (codici a singolo )» Selezione diretta di registri, memorie dopo il decoder 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Trasferimenti in sistemi multimaster : selezione del master In un sistema con piú master e piú slave bisogna decidere tra quali unitá avviene ciascun trasferimento Il master che avvia la transazione viene selezionato con una operazione di LLOCZIONE (RBITRZIONE) SLVE SLVE 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Tecniche di allocazione 2: selezione dello slave Modello: catena request-allocatore-grant Obiettivo: evitare collisioni La seconda operazione è la selezione dello slave che partecipa al trasferimento (indirizzamento) llocazione con token passing GRNT assegnato a turno (senza valutare REQUEST) llocazione con rivelatore di collisione ccesso non deterministico llocazione con arbitrazione Valutazione dei REQUEST ccesso deterministico SLVE 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Page DDC 3

4 3: trasferimento Lezione B2 Uno volta selezionati master e slave il puó aver luogo il trasferimento (come un punto-punto) SLVE Transazioni come sequenza di cicli Modello e definizioni per strutture a bus Indirizzamento Meccanismi di allocazione del canale Bus paralleli e multiplati, strutture miste Trasferimenti a burst, altre varianti Esempi: Bus VME bus PCI 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Bus paralleli Bus multiplati Ogni segnale utilizza una connessione separata Catena driver, pin sul connettore, pista, receiver, terminazione, Parallelismi attuali dati: 32/64/28 bit indirizzo: 32/64 bit Numero complessivo di pin/linee: >00 Per sfruttare al massimo la velocità: Consumo elevato Problemidi EMC Bus convenzionale (parallelo) indirizzi e dati usano gruppi di fili separati Driver/receiver, piste sul backplane, piedini dei connettori sono risorse costose» richiedono spazio» consumano energia Conviene ridurre il numero di connessioni usando lo stesso canali fisico per informazioni diverse: bus MULTIPLTI Indirizzi, dati, altre informazioni) usano gli stessi fili in tempi diversi. 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Bus paralleli e bus multiplati Prestazioni di un bus Parallelo: Gruppi di linee separate per indirizzi e dati CICLO CICLO INDIRIZZO DD X X X X DD2 DTI DT DT2 TRNSZIONE Multiplato: Indirizzi, dati, altro su un unico set di linee CICLO CICLO INF DD DT DD2 DT2 TRNSZIONE Quantitá di informazione scambiata in un dato tempo. THROUGHPUT Dipende dal prodotto V x P V: velocitá (inverso della durata del ciclo/transazione) P: larghezza del bus (parallelismo) La durata del ciclo dipende da: Protocollo (numero di transizioni, SS o asincrono, ) Parametri del livello elettrico: t TX, t K Parametri dei moduli: t SU, t H, t WR, t EN,... 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Page DDC 4

5 Relazione velocitá - consumo Varianti di protocollo umentando la velocitá aumenta il consumo Terminazioni con resistenza più bassa Driver con R O piú bassa umentando il parallelismo aumenta il consumo maggior numero di driver e terminazioni Per una data tecnologia, aumentare il throughput agendo su V e P aumenta il consumo Il bus multiplato utilizza un minor numero di collegamenti» Minor consumo statico» Stesso consumo dinamico (legato alle transizioni) Tecniche per usare sempre tutte le linee Multiplex /D: indirizzamento e trasferimento sono intrinsecamente sequenziali; a pari tecnologia un bus multiplato non è piú lento di un bus parallelo Pipeline tra i vari cicli di transazioni successive Combinazione di più cicli per ottimizzare il protocollo a livello di transazione Cicli con handshake a due fronti Trasferimenti a burst Cicli sincroni a burst entro transazioni asincrone Cicli source synchronous 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Handshake a due fronti Trasferimento a burst Usare entrambi i fronti di STB/CK per la sincronizzazione a livello ciclo (Double Data Rate) Stessa banda per controlli e INF Minor consumo Viene trasferita una sequenza (burst) di dati, inviando solo l indirizzo del primo Per sequenze lunghe raddoppia la quantitá di informazione scambiata in un determinato tempo INF STB INF ciclo indirizzo ciclo dati ciclo dati 2 ciclo dati N CK t C INF DD DT DT2 DT3 INF STB INF INF2 TRNSZIONE CK t C t C 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Gestione di trasferimenti a burst Trasferimento a burst: memorie DDR Occorre un controller per generare l indirizzo verso la memoria bus IND STB scheda IND MEMORI Trasferimento Source Synchronous Segnale DQS (Strobe dati) pilotato dalla memoria Latenza di 2 cicli di clock Dual Edge bus scheda IND STB CONT. IND MEMORI 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Page DDC 5

6 Lezione B2 Esempi di bus industriali Transazioni come sequenza di cicli Modello e definizioni per strutture a bus Indirizzamento Meccanismi di allocazione del canale Bus paralleli e multiplati, strutture miste Trasferimenti a burst, altre varianti Esempi: Bus VME Bus PCI Prima generazione (8/6 bit-. 980) S00, Multibus I, G96, STD,... Seconda generazione (6/32/64 bit, ) VME 8/6/32/64 bit (esempio di evoluzione di un protocollo) Uso corrente (in obsolescenza) PCI Nuovi progetti Connessioni seriali punto-punto LVDS, CDR Esempio: PCI express 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Esempio di protocollo completo Estensioni a VMEbus VMEbus (standard ISO-IEC 82) Rev. C. nel 985 Bus di backplane per uso industriale (sistemi di controllo, gestione impianti,...) Connettore indiretto, schede formato Europa (3U e 6U) Tecnologia standard TTL Evoluzioni successive del protocollo Inizialmente asincrono con cicli singoli Espansione della larghezza Protocollo sincrono con trasferimenti a burst Dati e indirizzi da 32/64 bit: secondo connettore Incremento del throughput protocollo multiplexato data path a 64 bit trasferimenti a blocchi trasferimenti a blocchi sincroni 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Segnali principali in VMEbus (32) VME: cicli di lettura e di scrittura 0-3 indirizzo S* strobe indirizzo D00-D3 dati WRITE* ciclo di scrittura DS0*-DS* strobe dati DTCK*/BERR* conferma/errore dati M0-M6 estensione indirizzo BBSY*, BCLR* gestione arbitro di bus BRi*, BGiI*/BGiO* (4) richiesta bus e daisy-chain IRQi* (8) richiesta di interrupt ICKI*/ICKO* daisy-chain di interrupt SYSRESET* reset generale 0-3 DD DD2 S* WRITE* LETTUR SCRITTUR D00-3 DT DT2 DS0/* DTCK* (BERR*) 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Page DDC 6

7 PCI: posizione Scheda e backplane PCI Peripheral Components Interconnect Bus di livello intermedio per periferici 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC PCI: caratteristiche Terminologia PCI Livello elettrico: RWS Lunghezza max 0 cm Ciclo: protocollo cadenzato asincrono Clock 33/66 MHz Doppia conferma: CK = IRDY * TRDY Indirizzamento geografico per la configurazione Transazione: Bus Multiplato /D, Trasferimenti a blocchi rbitro centralizzato (in pipeline) gent Qualunque modulo Master gent che può avviare una transazione (Initiator) Pilota FRME, Indirizzi e IRDY Target Risponde alla richiesta di transazione del master ttiva DEVSEL (locale) Risponde sul bus con TRDY Sommario: 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC PCI: segnali PCI: configurazione iniziale Selezione diretta di scheda (geografica) Un segnale IDSEL per ciascuno slot 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Page DDC 7

8 Ciclo di lettura Ciclo di scrittura 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Codici comandi rbitraggio del bus Il campo Bus Cmd indica il tipo di operazione: Read Write Burst I/O Interrupt.. C/BE[3:0]# Command Types Interrupt cknowledge Special Cycle I/O Read I/O Write Reserved Reserved Memory Read Memory Write Reserved Reserved Configuration Read Configuration Write Memory Read Multiple Dual ddress Cycle Memory Read Line Memory Write and Invalidate 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC limentazione 3,3 o 5 V Segnali 3,3 V (CMOS) Difetto di specifica meccanica! 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Page DDC 8

9 Segnali 5 V (TTL) Specifiche per il clock 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Specifiche elettriche Timing budget Specifiche elettriche differenziate 3,3 V: CMOS 5 V: TTL Vincoli stringenti su lunghezze, C, L Bus cadenzato a 33 o 66 MHz Tempo di ciclo minimo pari a un periodo di clock Specifiche diverse per 33 o 66 MHz (min) (max) 2/05/ ETLC2 - B DDC 2/05/ ETLC2 - B DDC Distribuzione del clock 2/05/ ETLC2 - B DDC Page DDC 9