Semiconduttori, Diodi Transistori (parte II)

Transcript

1 NTODZONE... NTEFCC TNSSTO NPN - ELÈ... NTEFCC TNSSTO NPN - DODO LED...3 Dimensinament del circuit:...3 NTEFCC TNSSTO NPN - DODO LED...4 NTEFCC 3 TNSSTO NPN - DODO LED...4 POT O DOD...4 POT ND DOD...5 POT NOT JT (PMO TPO STO N MTO C-MOS)...6 POT NOT JT (SECONDO TPO STO N MTO TTL)...7 POT NND JT ( DTL)...8 ibligrafia...8 Semicnduttri, Didi Transistri (parte ) prf. Clet zzani PS Mrett rescia ev. 998

2 ntrduzine n quest fasciclett vengn studiati alcuni circuiti transistrizzati fra i più cmuni. L scp è quell di presentare il principi di funzinament dei circuiti e in alcuni casi semplici presentare i criteri su cui è basata la prgettazine degli stessi. Per familiarizzare cn l us di JT esaminiam alcuni circuiti; in alcuni casi ci limiterem a descriverli; in altri casi farem una analisi del funzinament; in altri casi presenterem le frmule di prgett di sintesi. nterfaccia transistr NPN - relè Descriviam le mdalità di funzinament del circuit di figura. Cn interruttre S apert la intensità di crrente attravers è nulla; di cnseguenza b= quindi c= (Transistr interdett e relè K diseccitat). Cn interruttre S chius, sarà percrsa da crrente; la base del JT sarà percrsa da crrente tale per cui il JT dvrà risultare satur; csì cmprtandsi infatti, Vce sarà apprssimativamente nulla (V CEST =,3V V) e quindi il relè risulterà eccitat. Dimensinament del circuit: n cndizine di saturazine la tensine ai capi del caric (relè K) risulta data dalla relazine VCC VCEsat VCC per cui la crrente di cllettre ptrà essere ritenuta cincidente cn quella del relè pari a 5 m. Nta c è pssibile calclare b usand la relazine : C 5m = = = m h 5 FE min è psta in parallel alla giunzine E del JT; essa svlge la funzine di mantenere a ptenziale rigrsamente null la ase del JT quand l interruttre S risulta apert; slitamente viene dimensinata in md da assrbire in cndizini di transistre satur, una crrente pari ad una frazine di b (% al %) per cui risulta : VE = = 5% = 5µ = + =, 5m =, 6V K 5µ = pplicand la KVL ( principi di Kirchhff alla maglia di ingress) risulta: V = V V =, 4V V = CC E +V S D N44 C37 b Figura K ELE' V 5m hfe=5 (min) SEMCONDTTO - zzani

3 da cui è immediat dedurre : = V 4V =,, 5m = 857 Ω valri cmmerciali attrn al valre teric ra calclat sn : 8K, K, K. Scegliend il valre K nn si ha la sicurezza della perfetta saturazine del JT; scegliend K il circuit funzinerà crrettamente sl se il valre reale di cincide cn quell nminale (cdice dei clri); scegliend 8,K la crrente di base b risulterà leggermente superire al valre calclat assicurand csì la saturazine del JT cn un margine di sicurezza. l did D cnness in parallel al relè elimina le svratensini di rigine induttiva (avvlgiment del relè) che nascn quand il JT si interdice; svratensini che distruggerebber irrimediabilmente il JT. D risulta plarizzat inversamente quand il relè è eccitat; si plarizza direttamente quand il relè si diseccita (JT da ON a OFF) e rimane plarizzat direttamente fin all smaltiment cmplet dell energia magnetica immagazzinata nell avvlgiment del relè. W M = L nterfaccia transistr NPN - did LED +V Nel circuit di fig., cn interruttre S apert la intensità di 3 crrente attravers è nulla; di cnseguenza b= quindi c= (Transistr interdett e LED spent). Cn interruttre S chius, sarà percrsa da crrente; la base del JT sarà percrsa da crrente tale per cui il JT dvrà risultare satur; S b LED C37 csì cmprtandsi infatti, Vce sarà apprssimativamente hfe=5 (min) nulla e quindi il LED risulterà plarizzat direttamente. Figura Dimensinament del circuit: Scriviam la KVL alla maglia di uscita; risulta : V = + V + V CC 3 C CEsat DL assumend per il LED i seguenti dati V =, 4 DL V m DL = risulta: 3 V V V = CC CEsat DL C, 3V = KΩ m Prcedend cme nel cas precedente tteniam i seguenti risultati: C m = = =, m h 5 FE min SEMCONDTTO - zzani 3

4 VE = = 5% = µ +V 3 = + = µ LED V, 4V = = = 54, 9KΩ valre cmmerciale 47K µ b C37 S nterfaccia transistr NPN - did LED Nel circuit di fig. 3, cn interruttre S apert la resistenza è percrsa dalla crrente che in parte passa attravers ed in parte scrre nella base del JT; prtandl in saturazine; csì cmprtandsi infatti, Vce sarà apprssimativamente nulla e quindi il LED risulterà plarizzat direttamente. Cn interruttre S chius, la crrente che passa in viene dirttata a massa dal cntatt pnend Vbe= ciò cmprta b= e di cnseguenza il JT è interdett ed il LED spent. Figura 3 +V nterfaccia 3 transistr NPN - did LED Cn interruttre S apert la resistenza nn è percrsa dalla crrente quindi b= il JT è interdett; il LED risulta acces; cn S chius, circla crrente in, circla in base al JT che dvrà essere satur e quindi il LED risulta spent in quant nn percrs da crrente S C37 Figura 4 3 LED che vviamente preferisce passare attravers il transistre satur. Prta O a didi n figura 5 è riprtata una prta O a didi ; si tratta di una prta cmpsta da sli elementi passivi (resistri e didi a semicnduttre). Descriviam il su funzinament cn una tabella; in essa figuran nell rdine le tensini applicate agli ingressi e (che nel nstr esempi pssn assumere sl due valri V: livell livell bass e V: livell livell alt); l D D Vb Figura 5 stat dei didi (ON se plarizzat direttamente, OFF se plarizzat inversamente) e la SEMCONDTTO - zzani 4

5 tensine che appare ai mrsetti di uscita (fra Vb D D uscita e massa) ai capi della resistenza. V V OFF OFF V Dall esame della tabella si nta che, in un sl cas l uscita è pari a V: quand =Vb=V; in tutti gli V V V V OFF ON ON,4 V OFF,4 V altri casi =.4V (V-,6V). Cstruiamci ra V V ON ON,4 V una tabella in cui al pst dei valri di tensine ci sian i livelli lgici crrispndenti tenend presente che direm che un ingress una uscita si trva a OFF OFF V livell bass quand la tensine di quell ingress di quell uscita assume valre apprssimativamente attrn a V; analgamente direm che un ingress una uscita si trva a livell alt quand la tensine di quell ingress di quell uscita assume valre apprssimativamente attrn a V. La tabella di figura viene chiamata tabella di verità della prta O. L ultima riga della tabella mette in evidenza che lasciare gli ingressi liberi, ssia nn cllegati né a livell né a livell equivale da un punt di vista lgic a cllegarli a livell lgic. Nella tabella di verità di una prta lgica l ultima riga nn viene mai riprtata. Prta ND a didi n figura 6 è riprtata una prta ND a didi ; si tratta di una prta cmpsta da sli elementi passivi (resistri e didi a semicnduttre). Descriviam il su funzinament cn una tabella; in essa figuran nell rdine le tensini applicate agli ingressi e (che nel nstr esempi pssn assumere sl due valri V: livell livell bass e V: livell livell alt); l stat dei didi (ON se plarizzat direttamente, OFF se plarizzat inversamente) e la tensine che appare ai mrsetti di uscita (fra uscita e massa). Dall esame della tabella si nta che, in un sl cas l uscita è pari a V: quand =Vb=V; in tutti gli altri casi =,6V. VCC D D Cstruiamci ra una tabella in cui al pst dei valri di tensine ci sian i livelli lgici crrispndenti tenend presente che direm che un ingress una uscita si trva a livell Vb Vb D D Figura 6 V V ON ON,6 V V V ON OFF,6 V V V OFF ON,6 V V V OFF OFF V OFF OFF V SEMCONDTTO - zzani 5

6 bass quand la tensine di quell ingress di quell uscita assume valre apprssimativamente attrn a V; analgamente direm che un ingress una uscita si trva a livell alt quand la tensine di quell ingress di quell uscita assume valre apprssimativamente attrn a V. La tabella di figura viene chiamata tabella di verità della prta ND. L ultima riga della tabella mette in evidenza che lasciare gli ingressi liberi, ssia nn cllegati né a livell né a livell equivale da un punt di vista lgic a cllegarli a livell lgic. Nella tabella di verità di una prta lgica l ultima riga nn viene mai riprtata. Prta NOT a JT (prim tip usat in ambit C-MOS) n figura 7 è riprtata una prta NOT a JT; si tratta di una prta cmpsta sia da elementi passivi (resistri) sia da elementi attivi JT. Descriviam il su funzinament cn una tabella; in essa figuran nell rdine la tensine applicata all ingress (che nel nstr esempi può assumere sl due valri V: livell livell bass e V: livell livell alt); l stat del JT (ON se satur, Vcc 3 b C37 Figura 7 OFF se interdett) e la tensine che appare ai mrsetti di uscita (fra cllettre ed emettitre del JT). Se applic una pari a V la crrente di base b risulta nulla, il transistre risulta interdett c è perciò nulla e cn essa la caduta di tensine ai capi di 3. La tensine prelevata in uscita è pari a V. Se applic in entrata una pari a V, circla crrente in base che dvrà assumere valri tali da fare saturare il JT pertant in tal cas si avrà in uscita la V CEST pari a,3v. Cstruiamci ra una tabella in cui al pst dei valri di tensine ci sian i livelli lgici crrispndenti prcedend in md analg alle tabelle delle prte O e ND. La tabella di figura viene chiamata tabella della verità della funzine lgica NOT. V V JT OFF ON OFF JT OFF ON OFF V,3V V L ultima riga della tabella mette in evidenza che lasciare l ingress liber nel circuit di fig. 7, ssia nn cllegarl né a livell né a livell equivale da un punt di vista lgic a cllegarl a livell lgic. Clet zzani 6

7 Prta NOT a JT (secnd tip usat in ambit TTL) n figura 8 è riprtata una prta NOT a JT; si tratta di una prta cmpsta sia da elementi passivi (resistri e didi) sia da elementi attivi (JT). Descriviam il su funzinament cn una tabella; in essa figuran nell rdine la tensine applicata all ingress (che nel nstr esempi può assumere sl due valri V: livell livell bass e V: livell livell alt); l stat dei didi D e D (ON se plarizzat direttamente, OFF se plarizzat inversamente), l stat del JT (ON se satur, OFF se interdett) e la tensine che appare ai mrsetti di uscita (fra cllettre ed emettitre del JT). Se applic una pari a V D cnduce, D nn può cndurre in quant la tensine ai capi di D (,6V) risulta insufficiente a far cndurre cntempraneamente D e la giunzine E del JT (servirebbe infatti almen una c.d.t pari a,v), pertant b risulta nulla, il transistre risulta interdett c è nulla e cn essa la caduta di tensine ai capi di 3. La tensine prelevata in uscita è pari a V. Se applic in entrata una pari a V, D risulta interdett pertant D e la giunzine E del JT sn +V 3 D D b C37 Figura 8 D D JT V ON OFF OFF V V OFF ON ON,3V OFF ON ON,3V JT OFF ON ON percrsi da crrente; circla perciò crrente in base che dvrà assumere valri tali da fare saturare il JT pertant in tal cas si avrà in uscita la V CEST pari a,3v. La resistenza cnnessa fra ed E del JT mantiene la base a ptenziale di emettitre garantend la sicura interdizine del JT quand D risulta interdett; ciò impedisce che srgenti di disturb prssime alla base del JT pssan prvcare la cnduzine del JT quand ess deve rimanere interdett. l valre di si sceglie impnend che la asssuma un valre cmpres fra il 5% e il % di b quand la giunzine base emettitre risulta plarizzata direttamente. Cstruiamci ra una tabella in cui al pst dei valri di tensine ci sian i livelli lgici crrispndenti prcedend in md analg alle tabelle delle prte O e ND. La tabella di figura viene chiamata tabella della verità della funzine lgica NOT. L ultima riga della tabella mette in evidenza che lasciare l ingress liber nel circuit di fig. 8, ssia nn cllegarl né a livell né a livell equivale da un punt di vista lgic a cllegarl a livell lgic. Clet zzani 7

8 Prta NND a JT ( DTL) n figura 9 è riprtata una prta NND a JT in tecnlgia DTL (Dide Transistr Lgic / Lgica a Didi e Transistri); si tratta di una prta cmpsta sia da elementi passivi (resistri e didi) sia da elementi attivi (JT). Descriviam il su funzinament cn una tabella; in essa figuran nell rdine la tensine applicata agli ingressi e (che nel nstr esempi può assumere sl due valri V: livell livell bass e V: livell livell alt); l stat dei didi D, D e D3 (ON +V 3 D D D3 b C37 Figura 9 se plarizzat direttamente, OFF se Vb D D D3 JT plarizzat inversamente), l stat del V V ON ON OFF OFF V JT (ON se satur, OFF se interdett) V V ON OFF OFF OFF V e l stat del LED in serie al circuit di V V OFF ON OFF OFF V cllettre (ON se acces, OFF se spent). Esaminiam di questa tabella V V OFF OFF ON ON,3V la riga n. : se applic una pari a OFF OFF ON ON,3V V e una Vb pari a V, D cnduce, D nn cnduce, D3 nn può cndurre in quant la tensine ai capi di D (,6V) risulta insufficiente a far cndurre cntempraneamente D3 e la giunzine E del JT (servirebbe infatti almen una c.d.t pari a,v), pertant b risulta nulla, il transistre risulta interdett c è nulla e la tensine di uscita vale V. Esaminiam ra la riga n. 4 : se applic ad entrambi gli ingressi una V pari a V, D e D risultan interdetti, D3 e la giunzine E del JT sn plarizzati direttamente; circla perciò crrente in base che dvrà assumere valri tali da fare saturare il JT pertant in tal cas si avrà in uscita la V CEST pari a,3v. Cstruiamci ra una tabella in cui al pst dei valri di tensine ci sian i livelli lgici crrispndenti prcedend in md analg alle tabelle delle prte O e ND. La tabella di figura viene chiamata tabella della verità della funzine lgica NND. L ultima riga della tabella mette in evidenza che lasciare l ingress liber nel circuit di fig. 9, ssia nn cllegarl né a livell né a livell equivale da un punt di vista lgic a cllegarl a livell lgic. ibligrafia Gimetti Frascari Elettrtecnica Elettrnica e Telecmunicazini vl. e per PS - Calderini lgna Gimetti Frascari Clet zzani 8

9 Elettrnica nalgica - Calderini lgna COMPLETE E NSEE limentatri stabilizzati cn reglazine serie a JT n figura è riprtat un semplice schema di un circuit stabilizzatre a transistr; piché l uscita del JT (Cllettre - Emettitre) risulta in serie al caric si parla di reglatre serie. nnanzitutt premettiam che le cause che prvcan una variazine della tensine prelevata in uscita ad un alimentatre nn stabilizzat sn mlteplici: a) la tensine alternata di rete (V per le utenze civili; 38V per quelle industriali) nn risulta cstante nell arc della girnata; essa risulta massima nelle fasce rarie nei peridi in cui si ha il minre assrbiment di ptenza (rari di chiusura di fabbriche, di stabilimenti etc.) e minima nei peridi di maggire assrbiment (fasce rarie di cntempranea attività delle fabbriche). na tensine più elevata sulla rete significa una tensine più elevata sul secndari del trasfrmatre e quindi una tensine più elevata in uscita al pnte raddrizzatre. na tensine più bassa sulla rete significa una tensine più bassa sul secndari del trasfrmatre e quindi una tensine più bassa in uscita al pnte raddrizzatre. sistemi di stabilizzazine adttati Q Caric Z DZ dalle scietà ergatrici (ENEL SM) riducn i margini di fluttuazine che rimangn cmunque cntenuti entr le percentuali stabilite dal cntratt di frnitura. Tali percentuali, per l alimentazine di un circuit elettrnic sn eccessive e pertant nn pssn essere accettate. b) il caric c degli apparati elettrnici nn è mai rappresentabile nemmen in prima apprssimazine da un valre hmic cstante ma piuttst da un valre variabile. Si pensi ad esempi al circuit che alimenta un amplificatre audi (dell stere di casa) quand pniam al massim il vlume dell audi, erghiam maggire ptenza agli altparlanti (casse acustiche); questa manvra prvca un maggire assrbiment di ptenza e quindi un maggire assrbiment di crrente dal circuit alimentatre. n aument di crrente assrbita, nel circuit di fig., è causat dalla diminuzine del caric c situazine che su un circuit nn stabilizzat prvca sempre una riduzine della tensine ai capi del caric. La situazine si capvlge se immaginiam di abbassare il vlume dell audi: ergand minre ptenza agli altparlanti si prvca una riduzine di crrente assrbita e quindi un aument della tensine ai capi del caric. Clet zzani 9 Vcc Figura

10 n circuit stabilizzatre seri deve pprsi e reagire alle variazini di tensine presenti sul caric csì da rendere la tensine di uscita versimilmente cstante anche in presenza di cnsistenti fluttuazini nella tensine di alimentazine di rete e di cnsistenti variazini della crrente assrbita dal caric. l circuit di fig. è un prim semplice esempi di cme si pssa prre rimedi alle prblematiche spra illustrate. nalizziamne ra il funzinament. l did zener DZ viene plarizzat inversamente ( quadrante) nella regine di break-dwn; il valre Vz rappresenta il riferiment di tensine del circuit stabilizzatre. nfatti si ha : = VZ VE KVL alla maglia di ingress del JT Q V = CC V Z = + KCL al nd cnvergente sulla base di Q Z Osserviam l espressine seguente: VE = VZ V Se la crrente assrbita dal caric aumenta, la tensine diminuisce; essend pi Vz cstante si avrà un aument di VE, un aument di b e di rifless una maggire cnduzine da parte del JT Q che a sua vlta causerà un aument di. Se la crrente assrbita dal caric diminuisce, la tensine aumenta; essend pi Vz cstante si avrà una diminuzine di VE, una diminuzine di b e di rifless una minre cnduzine da parte del JT Q che a sua vlta causerà una diminuzine di. Per quant cncerne l zener, si hann le seguenti cnsiderazini: a) un aument della crrente sul caric (crrente di emettitre) prduce un aument della C crrente di base = e una riduzine di Z = h ; cn il cnseguente rischi di FE vedere uscire l zener dalla zna di breakdwn. b) una riduzine della crrente sul caric (crrente di emettitre) prduce una riduzine C della crrente di base = e un aument di Z = h ; cn il cnseguente rischi fare superare all zener la crrente massima FE ZMX = P DMX V Z n altra cndizine imprtante, senza la quale il funzinament crrett del circuit nn è assicurat, è il funzinament in zna lineare del transistre JT Q; cndizine che può essere scritta: V = V V >, 6V CE CC n pratica si fissa la differenza di ptenziale minima tra cllettre ed emettitre ad almen - 3 V. Clet zzani

11 l circuit di figura ha un grss difett se infatti accidentalmente il caric andasse in crt circuit il transistre serie Q si distruggerebbe all istante per eccess di crrente ma anche di Ptenza dissipata; infatti... Clet zzani