Elettronica T A.A Semiconductor

Транскрипт

1 Semiconductor

2 The Silicon Wafer Sliced wafers Molten Silicon Bath and Czochralski method Single-crystal ingot Seed crystal Diamond saw Important metric: defect density of the base material cm diameters, 1mm thickness Doping: 2x10 21 impurities/m 3

3 Siliciomonocristallino Intrinseco o drogato: a seconda di come viene preparato può agevolare o ostacolare la conduzione Monocristallino: cristallo singolo, reticolo cristallino continuo, ordinato, senza interruzioni.» I bordi di grano favoriscono imperfezioni, impurezze e difetti cristallini = alteraz. proprietà elettroniche locali del materiale problemi funzionalità e affidabilità dispositivi. Costi industrialmente accettabili Bordo di grano Minor conduttività elettrica; forze di legame < risp. cristalliti; impurezze

4 Doping (Drogaggio) Aggiunta al semiconduttore puro ("intrinseco") di piccole percentuali di atomi di altro elemento per modificarne le proprietà elettroniche (es. Aumento della conducibilità) Il drogaggio può esseren op, rispettivamente se l'atomo drogante ha un elettrone in più o in meno (vacanza/lacuna) di quelli che servono per soddisfare i legami del reticolo cristallino Ho quindi delle particelle cariche + o - che si possono spostare all'interno del semiconduttore. Unità di misura inatomi/cm³ e sono generalmente basse per modificare solo le proprietà elettriche e non chimiche del materiale. Silicio, atomi tetravalenti. Quindi il drogaggio di tipo n con fosforooarsenico, p con boro 0

5

6

7 Giunzione PN

8 Semiconduttori I semiconduttori presentano quattro elettroni di valenza (tetravalenti) e una struttura cristallina in cui ciascun atomo mette in comune un elettrone di valenza con quattro atomi circostanti formando legami covalenti. Questo fa in modo che che gli elettroni risultino saldamente vincolati nel reticolo cristallino. La conduttività è bassissima e i semiconduttori si comportano come isolanti.

9 Semiconduttori Fornendo energia ad esempio termica è possibile spezzare qualche legame creando elettroni e lacune liberi per la conduzione. Una lacuna è costituita dalla mancanza di un elettrone nel legame covalente

10 Il drogaggio dei semiconduttori E un fenomeno con il quale inseriamo nella struttura cristallina di un materiale semiconduttore materiali pentavalenti (fosforo, arsenico, antimonio) donatori materiali trivalenti (boro, gallio,indio) accettori o Materiali pentavalenti o Materiali trivalenti o Drogaggio di tipo N o Drogaggio di tipo P o Aumentano gli elettroni liberi o Aumentano le lacune libere o o Cariche maggioritarie: elettroni Cariche minoritarie: lacune o o Cariche maggioritarie: lacune Cariche minoritarie: elettroni

11 Il drogaggio dei semiconduttori L atomo di Boro, avendo solo 3 elettroni, crea una lacuna nel reticolo (mancanza di un elettrone) Semiconduttore tipo P L atomo di Fosforo, avendo ben 5 elettroni, nel legarsi col atomi di silicio, determina un elettrone in eccesso che puo spostarsi attraverso il reticolo Semiconduttore tipo N

12 La Giunzione PN L unione di una zona drogata di tipo p con una zona drogata di tipo n crea una giunzione pn. In prossimità della giunzione Alcuni elettroni della zona n passano nella zona p ricombinandosi con le lacune e dando luogo a ioni negativi (-) Alcune lacune della zona p passano nella zona n ricombinandosi con gli elettroni e dando luogo a ioni positivi (+) Questa zona prende il nome di Regione di Carica Spaziale (RCS)

13 La Giunzione PN Ai capi della giunzione si crea una differenza di potenziale (acronimo d.d.p) di alcuni decimi di volt. Questa d.d.p. ostacola un ulteriore diffusione di cariche maggioritarie (corrente di diffusione) favorisce un flusso di cariche minoritarie in senso opposto (corrente di deriva) Si raggiunge l equilibrio quando queste due correnti si eguagliano

14 Polarizzazzione della Giunzione Applicando una differenza di potenziale ai capi della giunzione pn, a seconda della polarizzazione, abbiamo due casi: POLARIZZAZIONE INVERSA Zona N a potenziale maggiore della Zona P Aumenta la tensione ai capi della giunzione La corrente va da n a p, è dovuta alle cariche minoritarie, è debolissima Corrente inversa di saturazione POLARIZZAZIONE DIRETTA Zona P a potenziale maggiore della Zona N Diminuisce la tensione ai capi della giunzione La corrente va da p a n, è dovuta alle cariche maggioritarie Corrente diretta

15 Il Diodo Questo dispositivo prende il nome di diodo: Il terminale collegato alla zona P prende il nome di Anodo (A) Il terminale collegato alla zona N prende il nome di Catodo (K) A Al K n p Sezione trasversale della giunzione PN SiO 2 K n p A Rappresentazione mono-dimensionale Al RCS K A Simbolo del Diodo

16 Polarizzazione della giunzione Tensione di Breakdown (Effetto Tunnel e Moltiplicazione a Valanga) I K A n p + V D Polarizzazione Inversa _ Superata la tensione di soglia la corrente cresce esponenzialmente con VD K I A n p + _ V D Polarizzazione Diretta Tensione di soglia Corrente del diodo: 1 I S = Corrente di saturazione Inversa

17 Modello approssimato del diodo Il modello più semplice per rappresentare il comportamento di un diodo consiste nel considerare Il diodo in polarizzazione inversa equivalente ad un interruttore aperto (circuito aperto) Il diodo in polarizzazione diretta equivalente ad un interruttore chiuso (corto circuito)

18 Manufactoring Process

19 MOS transistor Polysilicon Aluminum

20 CMOS Process

21 Circuit Under Design V DD V DD M2 M4 V in V out V out2 M1 M3

22 Its Layout View

23 The Manufacturing Process For a great tour through the IC manufacturing process and its different steps, check

24 Photo-Lithographic Process oxidation optical mask photoresist removal (ashing) photoresist coating stepper exposure process step Typical operations in a single photolithographic cycle (from [Fullman]). spin, rinse, dry acid etch photoresist development

25 Patterning of SiO2 Si-substrate (a) Silicon base material Si-substrate (b) After oxidation and deposition of negative photoresist Si-substrate (c) Stepper exposure Photoresist SiO 2 UV-light Patterned optical mask Exposed resist Si-substrate Si-substrate Si-substrate Hardened resist SiO 2 (d) After development and etching of resist, chemical or plasma etch of SiO 2 (e) After etching Chemical or plasma etch Hardened resist SiO 2 SiO 2 (f) Final result after removal of resist

26 CMOS Process at a Glance Define active areas Etch and fill trenches Implant well regions Deposit and pattern polysilicon layer Implant source and drain regions and substrate contacts Create contact and via windows Deposit and pattern metal layers

27 CMOS Process Walk-Through p-epi p+ (a) Base material: p+ substrate with p-epi layer p-epi p+ SiN 3 4 SiO 2 (b) After deposition of gate-oxide and sacrificial nitride (acts as a buffer layer) p+ (c) After plasma etch of insulating trenches using the inverse of the active area mask

28 CMOS Process Walk-Through SiO 2 (d) After trench filling, CMP planarization, and removal of sacrificial nitride n (e) After n-well and V Tp adjust implants p (f) After p-well and V Tn adjust implants

29 CMOS Process Walk-Through poly(silicon) (g) After polysilicon deposition and etch n+ p+ (h) After n+ source/drain and p+source/drain implants. These steps also dope the polysilicon. SiO 2 (i) After deposition of SiO 2 insulator and contact hole etch.

30 CMOS Process Walk-Through Al (j) After deposition and patterning of first Al layer. Al SiO 2 (k) After deposition of SiO 2 insulator, etching of via s, deposition and patterning of second layer of Al.

31 Advanced Metallization

32 Advanced Metallization

33 Packaging

34 Packaging Requirements Electrical: Low parasitics Mechanical: Reliable and robust Thermal: Efficient heat removal Economical: Cheap

35 Bonding Techniques Wire Bonding Substrate Die Pad Lead Frame

36 Tape-Automated Bonding (TAB) Sprocket hole Film + Pattern Solder Bump Test pads Die Lead frame Substrate (b) Die attachment using solder bumps. (a) Polymer Tape with imprinted wiring pattern. Polymer film

37 Flip-Chip Bonding Die Solder bumps Interconnect layers Substrate

38 Package-to-Board Interconnect (a) Through-Hole Mounting (b) Surface Mount