Porte logiche in tecnologia CMOS

Transcript

1 Porte logiche in tecnologia CMOS Transistore MOS = sovrapposizione di strati di materiale con proprietà elettriche diverse tra loro (conduttore, isolante, semiconduttore) organizzati in strutture particolari. La fabbricazione dei transistori MOS avviene attraverso una serie di processi chimico/fisici quali diffusione di impurità, ossidazione del silicio, deposizione di strati di alluminio (interconnessioni), ed attacchi selettivi, per creare le geometrie necessarie al corretto funzionamento elettrico dei dispositivi. Si parte da una fetta di silicio monocristallino, che viene lavorata da apparecchiature molto sofisticate, in condizioni di controllo di processo e di pulizia molto spinte. Differenti tecnologie Vengono definite strutture fino a decimi di micron (µm) NMOS (su substrato di tipo p) PMOS (su substrato di tipo n)

2 Processo tecnologico CMOS In genere source e drain sono intercambiabili (transistore simmetrico), anche se in alcune tecnologie particolari ciò può non essere vero.

3 Caratteristiche elettriche di un MOS Transistore NMOS MOS a canale n (in figura, le dimensioni dell ossido di gate e del polisilicio di gate sono state aumentate per chiarezza) Aumento VG: si allontanano le lacune e si attirano elettroni Si crea un canale conduttivo nel semiconduttore al di sotto dell ossido di gate Si suppone che fino alla tensione di soglia VT la corrente sia nulla (in realtà, si ha anche conduzione sottosoglia, e può essere un problema)

4 Caratteristiche di uscita Per VGS > VT, quando il canale è formato, esistono due zone di funzionamento: VDS << (VGS VT): zona di triodo o lineare (segue la legge di Ohm e si comporta come un resistore di basso valore) VDS > (VGS VT): zona di pinch off o saturazione (ID dipende poco da VDS e si comporta come un resistore di alto valore ) A noi interessa spento o in zona di triodo

5 Simboli circuitali dei MOS PMOS NMOS La 3 a notazione è tipica dell elettronica digitale, dove MOS è in triodo o spento Il transistore è un interruttore elettronico comandato in tensione (4 a notazione) Per un interruttore, se la tensione di controllo assume il valore (alta), l interruttore è acceso, o ON (pone in corto circuito i suoi terminali) (bassa), l interruttore è spento, o OFF (circuito aperto tra i terminali) Per il transistore NMOS il controllo è tale che controllo = interruttore ON, controllo = interruttore OFF Per il transistore PMOS il controllo è tale che controllo = interruttore ON, controllo = interruttore OFF

6 Livelli logici nei CMOS I livelli in un sistema binario sono due: e. Si parla di logica positiva se livello logico alto livello logico basso Si parla di logica negativa se livello logico alto livello logico basso In elettronica, si associano ai livelli delle tensioni. Nel caso del CMOS: - l alimentazione (V DD ) rappresenta un forte, cioè un livello di tensione in grado di erogare qualsiasi corrente. - la massa (GND) rappresenta uno forte, cioè il livello di tensione in grado di assorbire qualsiasi corrente (equivalentemente: V DD e GND presentano una resistenza che tende a ). Se il circuito viene alimentato tra due generiche tensioni V DD e V SS, si avrà V DD, V SS.

7 Livelli logici e transistori MOS come interruttori NMOS PMOS Il livello logico trasmesso da un NMOS è un livello DEBOLE. Il livello logico trasmesso da un PMOS è un livello DEBOLE. (Nota: il nodo di uscita può raggiungere la tensione massima o minima indicata compatibilmente con il carico ad esso connesso) NMOS con VGS= V presenta alta impedenza ( ) tra i morsetti S e D PMOS con VGS=VDD presenta alta impedenza ( ) tra i morsetti S e D

8 Invertitori PMOS NMOS Il nodo di uscita assume i valori GND e VDD perché uno dei due MOS impone un valore logico forte, mentre l altro si interdice. Altre porte combinatorie Ricaviamo per combinazioni di più MOS la funzione logica equivalente. Per ogni struttura, l interruttore equivalente sarà chiuso (o ON) se esiste un cammino conduttivo tra i terminali. La funzione risultante assume valore per interruttore ON.

9 Osservazione: -AND tra out e GND realizzata tramite NMOS = NAND; -OR tra out e GND realizzata tramite NMOS = NOR; - le funzioni realizzate con i PMOS (connesse a VDD, perché trasferiscono bene l logico) rimangono invariate. Quindi: La parte PMOS e la parte NMOS risultano complementari: cammini paralleli si trasformano in cammini serie. Le porte invertenti sono molto compatte in CMOS. E possibile costruire porte NAND e NOR a più ingressi.

10 Porte combinatorie più complesse PMOS NMOS La corretta implementazione della funzione logica dipende da: - posizione interruttori - dimensionamento interruttori

11

12 Porta di trasferimento (transfer gate) Per trasferire sia uno sia un logico (valore non prevedibile a priori) l utilizzo di un solo NMOS o PMOS non trasferisce entrambi i valori forti. Si utilizzano i due interruttori al silicio in parallelo (attenzione ai comandi) per s = i transistori sono entrambi spenti s = i transistori sono entrambi accesi il valore x = viene trasferito bene dal transistore NMOS il valore x = viene trasferito bene dal transistore PMOS Il componente è simmetrico (messo in evidenza dal terzo simbolo) Ulteriore utilizzo: per s =, y è in condizione di alta impedenza (è isolato e può essere comandato da altri circuiti) Attenzione: doppio interruttore = più area (2 MOS, segnali di comando)

13 Multiplexer Realizzazione mediante transfer gates

14 EXOR (EXclusive OR) EXNOR o XNOR(EXclusive NOR)

15 Generatore di funzioni booleane out P P2 P3 P4 AND(a,b) OR(a,b) NAND(a,b) NOR(a,b) XOR(a,b) XNOR(a,b)

16

17 Invertitore tristate per en = per en = si comporta come un invertitore l uscita è ad alta impedenza - Più lento del semplice invertitore, a parità di dimensioni Multiplexer con inversione

18 Trigger di Schmitt in CMOS - Differenti soglie sul fronte di salita e sul fronte di discesa - Soglie funzione dei parametri circuitali e di VDD - A livello elettrico, non è, a rigore, una porta combinatoria

19

20