Circuiti statici, dinamici e circuiti sequenziali. Esercizio A 15/07/2007

Transcript

1 ircuiti statici, dinamici e circuiti sequenziali. Esercizio A 15/07/007 Il circuito di figura è statico o dinamico? Illustrare la funzione del transistore TR Il transistor TR ha il compito di mantenere ad 1 il nodo interno quando l uscita Out è a 0. In questo modo le correnti di perdita non scaricano la tensione del nodo interno cambiandone il valore logico. Il circuito in figura è quindi statico, in quanto c è sempre un cammino conduttivo fra il nodo interno e Vdd o massa. Nota. Se non ci fosse TR il valore dell uscita del primo stadio in fase di valutazione potrebbe dipendere dal valore precaricato sulla capacità di uscita in fase di pre-carica. Nel caso in cui la combinazione degli ingressi del PD comporti un uscita a valore logico alto non ho, in mancanza di TR, alcun percorso conduttivo fra uscita e alimentazione, ma affido l ingresso dell inverter al valore pre-caricato. Esercizio B /10/004 Nota. Il circuito è sequenziale perché l uscita non dipende solo dal valore presente ma anche da quelli precedenti. E un latch dinamico perché il valore mantenuto nella capacità di gate dell inverter può esserlo solo per un periodo limitato, va periodicamente rinfrescato essendo soggetto a deterioramento (ad es. per via di correnti parassite). Esercizio 1/06/004

2 Esercizio L 1/10/005 1) Supponendo che il valore iniziale di O sia 0, tracciare la forma d onda di O,,Y ) Se Sn inv, Sp inv calcolare il tempo necessario perché un fronte 0->1 e 1->0 sul nodo si propaghi sul nodo Y (si trascurino le capacità di D e S dei pass-transistor) 3) Il circuito di uscita è sequenziale, statico o dinamico? 4) Tracciare le forme d onda in O,,Y se i due pass-transistor vengono invertiti Rispondiamo alla 1 e alla 4 I Y O )

3 alcolo la capacità di carico del primo inverter che, viste le semplificazioni suggerite dal testo, consiste nella sola capacità di ingresso del secondo invertitore: ff y ox Lmin ( Sp Sn) 3,45 0,35 μm 4 1,69 ff μm t t f r 15 1, ,6 1, ,478psec , ,6 0,956 psec ) Il circuito è sequenziale e statico. E sequenziale poiché la sua uscita dipende non solo dallo stato degli ingressi nell'istante considerato ma anche da quello che erano gli ingressi e le uscite negli istanti precedenti quello considerato. In pratica il circuito sequenziale ricorda quello che è avvenuto nel circuito negli istanti precedenti. E statico poiché l anello dei due invertitori è rigenerativo, cioè garantisce che quando i nodi ed I sono isolati da ingresso e uscita, il valore sulla capacità a tali nodi mantenga il valore corretto grazie alla retroazione e non si deteriori. Dunque il valore immagazzinato non richiede almeno idealmente di essere rinfrescato. Partitore di carica Esercizio B Luglio 008 Selezionare la tensione finale a cui si porta il nodo corrispondente all interruttore a seguito della chiusura dell interruttore stesso V 1 (0)3V V (0)-1V Q V (0 1 Q xv (0 ) ) Y Y ( V ( V (0 (0 ) V ) 19,7 f ) V ) 0.1fF Y 10fF Q YV3 V (0 ) 0,96V V 3 1V ( Y ) Esercizio B Luglio 007 Selezionare la tensione finale a cui si porta il nodo a seguito della chiusura dell interruttore 3 3

4 Esercizio B 1/01/005 Esercizio B del 9/7/007 I valori a destra e sinistra V 4 z e V 5 y si elidono. Inoltre in seguito alla chiusura degli interruttori ho potuto usare a destra dell equazione V 3 (0 )V (0 )V x (0 ). Resta perciò: V3(0 ) Z V (0 ) V (0 ) Y 4V ff 1 3 ff 4V 1 ff 15V ff V (0 ), 5V 6 ff 6 ff Esercizio d esame Z Y Si assuma 50fF e la capacità di gate del transistore pari a 100fF. 1) Si calcoli il valore limite della tensione Vx in corrispondenza di un valore d ingresso V I 0 necessario per garantire che il dispositivo resti sotto soglia per valori di tensione in ingresso V I qualsiasi nell intervallo [0;3,3]V. ) Si calcoli il valore della tensione Vx quando V I 0 necessario per garantire l accensione del dispositivo per V I 1,0V. 3) Assumendo per il transistore W0,5μm, L0,35 μm, BL pre-caricata a V L (t 0 - )3,3V, Vx(t 0 - )0, V I (t 0 - )0, si calcoli la corrente I DS (t 0 ) a seguito di un fronte istantaneo di V I da 0 a 3,3V al tempo t0 4) Nelle condizioni del punto 3, si calcoli la durata al 90% del transitorio di scarica della linea BL, se L 1pF

5 Soluzione. Il circuito in figura funziona come un transistore a floating gate il cui comportamento viene modellato con un partitore capacitivo. V I è la tensione di controllo del gate con cui normalmente accendo il transistore. Di solito se V I Vdd3,3V l nmos si accende. Nel floating gate inserisco della carica negativa per inibire l accensione. Quanta? Ecco cosa significa il primo quesito quanta carica metto ovvero a che tensione devo mettere Vx in condizioni di riposo, tale che quando poi mando una tensione in ingresso non nulla V I il dispositivo comunque resti spento. 1) Per V I 0V Vxi? Sapendo che per V I Є[0;3,3]V il dispositivo voglio resti OFF, ovvero sul gate ci deve essere una tensione inferiore alla soglia, ovvero ai capi di deve essere VgsVxf-0<Vtn (con i indico iniziale ovvero all istante in cui V I 0V, con f indico finale ovvero quando V I varia nell intervallo [0;3,3]V). Uso le formule per la distribuzione della carica. ( V V ) V ( V V ) V Ii Da cui, applicando la condizione iniziale V I 0V e raccogliendo ( f ) V ( ) V f If V Ora pongo la condizione Vxf<Vtn mettendomi nella situazione limite di accensione per trovare un valore massimo di Vx che rispetti la condizione. Per cui pongo VxfVtn0,7V e mi metto anche nel caso peggiore in cui la tensione in ingresso sia al valore massimo nel range di valori che può acquisire, quindi V If 3,3V da cui V ( ) V V If f 150 ff 0,7V 3,3V 150 ff 50 ff f If 0, 4V ( ) Se voglio conoscere quanta carica mettere sul floating gate corrispondente a questo valore massimo di tensione per non fare accendere il transistor la posso ora calcolare: Q ( V 60 f V Ii ) V ( ) V 0,4V 150 ff ) Desidero che ci sia accensione per V I 1,0V, ovvero che per tale Vi, che indicheremo come V If, valga la condizione V f Vtn0,7V. ome prima perciò uso l espressione ( V V ) V ( V V ) V Ii Sostituisco V f 0,7V, V If 1,0V ev Ii 0V e ottengo: 100 ff 0,7V 0,3V 50 ff V 0, 37V 150 ff f 3) Uso di nuovo l uguaglianza della carica prima e dopo il fronte di salita. Svolgendo i calcoli: VI ( t0 ) 3,3V 50 ff V ( t0 ) 1, 1V ( ) 150 ff Per tale valore vale che il mos è acceso e in saturazione infatti: V t ) 1,1 > V 0,7 ( 0 Vgs Vtn > Vds? < Vx V 0,3V < 3,3V TN TN If f

6 Da cui: ' β n W μa 1 0,5μm I DSsat ( Vgs Vtn) 100 (0,4) V 11,4μA 0, 1mA L V 0,35μm

7 Esercizio L 07/009 A O A B on riferimento al circuito in figura 1) Si determini il valore logico dell uscita O per tutti i valori logici degli ingressi (A,B,). Si usi il simbolo H per configurazioni in cui l uscita risulta flottante (in caso ve ne siano). ) Utilizzando valori di resistenze equivalenti R PU 45KΩ (relativo a ciascun NMOS in pull up) e R PD 5KΩ (per ciascun NMOS in pull down), e assumendo O 100fF, si determini il ritardo di caso peggiore. 3) Si calcolino le tensioni di uscita per tutti i valori degli ingressi, fatta eccezione per quelli in cui l uscita risulta flottante (si trascuri l effetto Body) 4) Il circuito ha un comportamento sequenziale? Statico o dinamico? Soluzione a 1 e 3 Quando A 1 l uscita O è connessa con massa. E poiché il pass-transistor nmos è bravo a portare gli zeri, la tensione a regime è nulla. Quando A 1 ovvero A0 ci possono essere due situazioni. La prima è 1. In tal caso O è connessa a B e quindi O assume il valore di B. In particolare, se B0 la tensione su O è nulla. Se B1, dal momento che gli nmos non portano bene gli 1 logici la tensione arriva solo a Vdd-Vtn. Infine sempre per A0, ci può essere anche il caso 0. In tal caso il nodo di uscita è flottante e il valore della tensione ai suoi capi non è determinabile. In sintesi: A B O Tensioni in uscita V V DD V TN,6V 0-0 H (Varia nel tempo) V Soluzione a Il caso peggiore è il transitorio di salita attraverso nmos in serie A0 B1 1 - vedi (i). Infatti in questo caso moltiplico per un fattore la R PU (che è maggiore della R PD ). li altri transitori possibili sono la scarica attraverso il ramo sinistro (un nmos) vedi (ii) e quella attraverso il ramo destro ( nmos) vedi (iii). Entrambi risultano più lenti. t90% O REQ ln10 ( i) t90% O RPU ln10 0,7ns ( ii) t90% ORPD ln10 5,75ns ( iii) t R ln10 11,5ns 90% O PD Soluzione a 4. Il circuito è sequenziale, in quanto permette di convogliare e successivamente conservare carica sul nodo O. In particolare si comporta come un latch, in cui: Il segnale A ha la funzione di clear. Se alto, cortocircuita la capacità a massa. Se basso, la isola da massa e abilita il ramo destro del latch. Il segnale B è l ingresso. Il segnale agisce da clock. Se basso, il latch è opaco; se alto, il latch è trasparente. Il circuito è dinamico perché l informazione risiede sotto forma di carica in un nodo flottante ad alta impedenza. Il nodo è soggetto a perdite e il contenuto informativo degrada nel tempo.

8 Nota bene. Le porte logiche a pass-transistor non possono essere messe in cascata connettendo l uscita di una porta logica all ingresso della successiva, qualora tale ingesso sia il terminale di gate di un transistor. Nella situazione a, l uscita del pass transistor M 1 è l ingresso del pass-transistore M. L escursione di tale ingresso è limitata fra 0 e V dd -V tn1. Questo ha conseguenza a catena su M che essendo un nmos anch esso porta male gli 1 logici e quindi Y potrà variare al massimo fra 0 e la tensione del nodo meno la sua soglia ovvero al massimo V dd -V tn1 -V tn (o se V tn1 V tn V tn fra 0 e V dd -V tn ). Nella situazione B, nel caso peggiore, l ingresso logico alto viene propagato su con deterioramento del segnale ( [0, V dd -V tn1 ]). però questa volta finisce sul drain di M ma questo non provoca un deterioramento a catena. Infatti M è pilotato da, che consideriamo abbia un escursione piena [0, Vdd]. M quindi si spegne quando V gs V dd -V tn. Se V tn1 V tn o V tn1 >V tn (quindi V dd -V tn1 < V dd -V tn ) M riesce a copiare V dd -V tn1. Se V tn1 < V tn (quindi V dd -V tn1 > V dd -V tn ) Vy V dd -V tn. Analoghi ragionamenti possono esser fatti per il transistore PMOS usato in catena di pass-transistor.