Le porte logiche. Elettronica L Dispense del corso

Transcript

1 Le porte logiche Elettronica L Dispense del corso

2 Gli Obiettivi Introdurre il concetto di funzione logica. Dare una corrispondenza tra funzioni logiche e strutture di gate elementari. Introdurre l algebra di commutazione. Estendere l uso del MOST alla realizzazione di porte logiche elementari.

3 Reti logiche combinatorie Espressione Tabella della verità x 1 x 2 x 3 x n z = F(x 1,.., x n ) /1 0/1 0/1 0/1 0/1 blocchi logici elementari (gate) sintesi x 1 x 2 x 3 Struttura combinatoria G 3 G 2 G1 z /1 0/1 analisi x n G k

4 Funzione completa di n variabili binarie: z=f(x1,x2, xn) Def: Insieme delle coppie ordinate {( x, z) x B n, z B} formate da una configurazione di valori delle variabili indipendenti xi e dal corrispondente valore della variabile dipendente z. Il numero N di distinte funzioni complete di n variabili è finito (ma elevato!): N = 2 2 n N x 1 x 2 x 3 x 4 a b c d e f

5 Operatori logici elementari Identità : z = x Regole: Funzione: x z Realizzazione: 0 = = x z Complementazione : x, x Regole: Funzione: x z Realizzazione: 0 = = x z

6 Operatori logici elementari (II) Somma logica: x + y Regole: Funzione: x y z Realizzazione: = = x = z = y Prodotto logico: x y, xy Regole: Funzione: x y z Realizzazione: 0 0 = = x 1 0 = z 1 1 = y

7 Operatori logici elementari (III) Somma modulo due (or esclusivo) : x y Regole: Funzione: x y z Realizzazione: 0 0 = = x 1 0 = z 1 1 = y + Equivalenza: x y Regole: Funzione: x y z Realizzazione: 0 0 = = x 1 0 = z 1 1 = y

8 Operatori logici elementari (IV) Nand : z = x y, x y, xy Regole: Funzione: x y z Realizzazione: 0 0 = = x 1 0 = z 1 1 = y Nor : z = x y, x+y Regole: Funzione: x y z Realizzazione: 0 0 = = x 1 0 = z 1 1 = z

9 Note Si può dimostrare che a partire da AND, OR e NOT può venire sintetizzata qualunque funzione logica. Esempio: or esclusivo z = ( x + y) L or esclusivo è vero (z=1) se è vero x (x=1) o è vero y (y=1), ma non entrambi x y z x z y 1 1 0

10 AND e OR a più ingressi I gate logici AND e OR sono generalizzabili in modo ovvio a più di 2 ingressi... L'uscita è vera se sono veri tutti gli ingressi L'uscita è vera se è vero almeno uno degli ingressi

11 Epressioni logiche e gate Esiste una corrispondenza biunivoca tra espressione logica e struttura di gate... c a b c b a Lo schema logico di un espressione non può avere segnali in retroazione il flusso dell informazione è sempre unidirezionale La valutazione di un espressione per ogni possibile configurazione di ingresso definisce una funzione logica. un espressione definisce in maniera univoca una funzione logica completa (ma non è vero il contrario). Due espressioni sono equivalenti se definiscono la stessa funzione.

12 Algebre binarie Algebra binaria: Sistema matematico formato da un insieme di operatori definiti assiomaticamente ed atti a descrivere con una espressione ogni funzione di variabili binarie. Calcolo delle proposizioni {vero,falso}{e,o,non} => Boole (1854) Algebra di commutazione {0,1}{+,, } => Shannon (1938)

13 Algebra di commutazione 1) Costanti: 0, 1 2) Operazioni: somma logica (+) prodotto logico ( ) complementazione ( ) 3) Postulati: = = 0 0 = = = 0 1 = = = = = 1 4) Variabili: simboli sostituibili o con 0 o con 1

14 Equivalenze notevoli Proprietà della somma e del prodotto logico: E1) commutativa x + y = y + x x y = y x E2) associativa (x + y) + z = x + y + z (x y) z = x y z E3) distributiva (x y) + (x z) = x (y + z) (x + y) (x + z) = x + (y z) E4) idempotenza x + x = x x x = x E5) identità x + 0 = x x 1 = x E6) limite x + 1 = 1 x 0 = 0

15 Equivalenze notevoli Proprietà della complementazione: E7) involuzione (x ) = x E8) limitazione x + x = 1 x x = 0 E9) combinazione x y + x y = x (x+y) (x+y ) = x E10) I a legge di De Morgan (x + y) = x y II a legge di De Morgan (x y) = x + y E11) consenso x y + x z + y z = x y + x z (x+y) (x +z) (y+z) = (x+y) (x +z)

16 Interruttori per l algebra binaria Contatti in serie A B I1 I2 Esiste un cammino conduttivo se I1 e I2 (and) sono chiusi. Esiste un circuito aperto se I1 o I2 (or) sono aperti. In funzione dell interpretazione data alle cose, la serie di due interruttori può rappresentare un AND o un OR. La prima interpretazione è una valutazione in logica positiva, la seconda in logica negativa. Le due interpretazioni sono legate dalle leggi di De Morgan. Contatti in parallelo A I1 B I2 Esiste un cammino conduttivo se I1 o I2 (or) sono chiusi. Esiste un circuito aperto se I1 e I2 (and) sono aperti. Il parallelo di due interruttori può rappresentare un OR (logica positiva) o un AND (logica negativa).

17 Transistor come interruttori G D G GND D G V DD D S S S NMOS: interruttore OFF se il GATE è basso, ON se il gate è alto G D G V DD D G GND D S S S PMOS: interruttore ON se il GATE è basso, OFF se il gate è alto

18 Interruttori non ideali Non è possibile fare un uso del tutto arbitrario dei transistor MOS come interruttori, perché sono interruttori non ideali... 0 V DD load Importante: grazie alla bassa R on, questo nodo può essere portato a massa. L'NMOS trasferisce bene lo zero logico. 1 V DD load Questo nodo non può essere portato a tensioni superiori a V DD - V TN... ma male l'uno logico. 1 GND Importante: grazie alla bassa R on, questo nodo può essere portato a V DD GND load Questo nodo non può essere portato a tensioni inferiori a V TP load 0 Il PMOS trasferisce bene l'uno logico.... ma male lo zero logico.

19 Porte logiche CMOS In1 In2 In3 V DD PUN PMOS Only F = G PUN = Pull-up network. È una rete di transistor che, (solo) quando gli ingressi assumono una configurazione che deve portare alta l'uscita, fornisce un cammino a bassa impedenza tra V DD e l'uscita. In 1 In 2 In 3 PDN V SS NMOS Only Non può mai capitare che i cammini conduttivi verso massa e Vdd siano contemporaneamente aperti: non si dissipa potenza statica PDN = Pull-down network. È una rete di transistor che, (solo) quando gli ingressi assumono una configurazione che deve portare bassa l'uscita, fornisce un cammino a bassa impedenza tra massa e l'uscita.

20 NMOS x PDN, PMOS x PUN Il PDN è costituito da una combinazione di interruttori che si chiudono quando i segnali di comando sono ALTI. Il PDN si attiva e crea un percorso conduttivo quando si hanno determinate combinazioni di segnali ALTI in ingresso... Il PUN è costituito da una combinazione di interruttori che si chiudono quando i segnali di comando sono BASSI. Il PUN si attiva e crea un percorso conduttivo quando si hanno determinate combinazioni di segnali BASSI in ingresso... PUN e PDN non devono mai essere attivi contemporaneamente (altrimenti si ha un cortocircuito tra V DD e massa) né inattivi contemporaneamente (altrimenti l'uscita della porta logica rimane flottante) Per analizzare o progettare il comportamento di una porta logica basta guardare solo il PDN (o il PUN). L'altro network dovrà semplicemente avere comportamento complementare al primo.

21 Esempio: NOR a 2 ingressi NOR: l uscita si abbassa quando si ha una configurazione in cui almeno uno degli ingressi è ALTO. Conviene osservare prima il comportamento del PDN: Il PDN deve fornire un cammino conduttivo tra GND e l uscita se almeno uno dei due ingressi è alto OR switch in parallelo Il PUN deve fornire un circuito aperto tra V DD e l uscita se almeno uno dei due ingressi è alto (cioè un cammino conduttivo quando i 2 ingressi sono entrambi bassi) AND switch in serie Non è possibile realizzare un OR ma solo un NOR

22 Esempio: NAND a 2 ingressi NAND: l uscita si abbassa quando si ha una configurazione in cui entrambi gli ingressi sono ALTI. Conviene osservare prima il comportamento del PDN: Il PDN deve fornire un cammino conduttivo tra GND e l'uscita se entrambi gli ingressi sono alti AND switch in serie Il PUN deve fornire un circuito aperto tra V DD e l'uscita se entrambi gli ingressi sono alti (cioè un cammino conduttivo quando almeno uno dei 2 ingressi è basso) OR switch in parallelo Non è possibile realizzare un AND ma solo un NAND

23 Funzioni invertenti e non invertenti L operazione delle porte logiche a più ingressi è simile a quello dell inverter Tutti i gate statici CMOS sono necessariamente invertenti. Per realizzare le funzioni logiche non invertenti si aggiungono ulteriori inversioni: Gate da realizzare Realizzazione ovvia Realizzazione alternativa (De Morgan) Rappresentazione alternativa

24 Operazioni logiche in cascata Rete da realizzare Realizzazione ovvia (18 transistor) Realizzazione ottimizzata (12 transistor) De Morgan

25 Porte a più ingressi La generalizzazione a più ingressi è banale, per esempio: Dal punto di vista delle prestazioni è comunque sconsigliabile realizzare gate con fan-in molto elevato.

26 Prestazioni statiche e dinamiche Per studiare i tempi di propagazione si usano modelli approssimati: W,L W,L W,2 L La serie di due MOST comandati dallo stesso segnale è (circa) equivalente ad un MOST di lunghezza doppia W,L W,L 2 W,L Il parallelo di due MOST comandati dallo stesso segnale è equivalente ad un MOST di larghezza doppia

27 Transitori: caso migliore/peggiore Quindi il caso peggiore si verifica quando la serie di due dispositivi deve caricare (o scaricare) la capacità di uscita. Si ha un caso migliore, con tempo di salita/discesa più rapido quando i dispositivi posti in parallelo fra loro agiscono sinergicamente per fare commutare l uscita. Per avere fronti di salita e discesa confrontabili: I dispositivi posti in parallelo tra loro vanno realizzati ad area standard ; I dispositivi posti in serie tra loro vanno realizzati con un fattore di forma più grande (intuitivamente moltiplicato per un coefficiente pari al numero di dispositivi posti in serie)