Note sul layout. di circuiti CMOS

Transcript

1 Note sul layout di circuiti CMOS S. Salvatori - Microelettronica marzo 2017 (16 di 85) Nelle prossime slide vedremo qualche esempio di layout di dispotivi CMOS. Un layout è in pratica la rappresentazione quasi a livello fisico dei diversi componenti. Il livello di astrazione è i più basso possibile. È prossimo a quello di uno schema elettrico, ma addirittura contiene le informazioni di tipo geometrico dei diversi componenti.

2 Layout inverter CMOS S. Salvatori - Microelettronica marzo 2017 (17 di 85) Lo schema elettrico dell'inverter CMOS è certamente noto da altri corsi di base di elettronica. Altrettanto noto, o comunque comprensibile, è la sua vista in sezione.

3 Layout inverter CMOS Vss Q Vdd A S. Salvatori - Microelettronica marzo 2017 (18 di 85) Per illustrare il layout che si ha per un inverter CMOS conviene immaginare quale deve essere la sua struttura tridimensionale.

4 Layout inverter CMOS S. Salvatori - Microelettronica marzo 2017 (19 di 85) Quindi: Consideriamo la struttura in sezione. Si devono notare: - la n-well, quella in cui sono realizzati D e S del p-mos; - i contatti p+ per la polarizzazione del substrato; - il contatto n+ per la polarizzazione della n-well.

5 Layout inverter CMOS S. Salvatori - Microelettronica marzo 2017 (20 di 85) Dal disegno in sezione passiamo all'idea 3D

6 Layout inverter CMOS S. Salvatori - Microelettronica marzo 2017 (21 di 85) Quindi ora dovrebbe essere comprensibile il layout dell'inverter: N-select e P-select definiscono le aree entro cui dovranno essere realizzati i drogaggi n o p. Sono più estese di quanto in realtà necessario per tenere conto delle tolleranze di fabbricazione (allineamento delle maschere).

7 Layout inverter CMOS S. Salvatori - Microelettronica marzo 2017 (22 di 85) In questo esempio viene riportato il layout di un inverter CMOS così come rappresentato su un paio di CAD per il progetto di dispositivi elettronici. Si noti che nei due layout il PMOS è doppio rispetto all'nmos. Questo è dovuto al fatto che la mobilità delle lacune è inferiore a quella degli elettroni: affinché i due dispositivi siano effettivamente complementari, è necessario allargare il PMOS perché sostenga in pratica una corrente equivalente a quella che l'nmos è in grado di sostenere.

8 Qual è il layout delle porte fondamentali CMOS? S. Salvatori - Microelettronica marzo 2017 (23 di 85) Vediamo ora il layout di alcune porte fondamentali CMOS

9 Layout NOR layout? S. Salvatori - Microelettronica marzo 2017 (24 di 85) Qui è riportato lo schema elettrico della NOR CMOS: Gli NMOS sono in parallelo, mentre i PMOS sono in serie. Prima di vedere la soluzione, provare a pensare a quale possa essere il layout della porta.

10 Layout NOR S. Salvatori - Microelettronica marzo 2017 (25 di 85) Il layout è del tipo mostrato in figura: Si deve notare che gli NOS e i PMOS vengono sempre allineati uno rispetto all'altro come nell'inverter CMOS. Se dobbiamo fare una serie, la svilupperemo in orizzontale. Il terminale di contatto della serie è semplicemente un terminale comune ai due MOS. Per il parallelo, uno dei terminali è connesso all'alimentazione e l'altro è comune tra i due.

11 Layout NAND layout? S. Salvatori - Microelettronica marzo 2017 (26 di 85) Con queste semplici regole possiamo facilmente disegnare il layout per la porta NAND, complementare alla precedente.

12 Layout NOR S. Salvatori - Microelettronica marzo 2017 (27 di 85) Si noterà che è simile alla NOR, in cui però sono stati scambiati i ruoli di NMS e PMOS.

13 Torniamo al latch CMOS S. Salvatori - Microelettronica marzo 2017 (28 di 85) Torniamo quindi al latch CMOS. Le poche cose che abbiamo visto saranno sufficienti per interpretare i layout di questo dispositivo.

14 Layout latch CMOS S. Salvatori - Microelettronica marzo 2017 (29 di 85) Lo schema logico e quello elettrico di un latch CMOS sono riportati di nuovo in questa figura. Si noti l'impiego degli inverter con clock.

15 Layout latch CMOS S. Salvatori - Microelettronica marzo 2017 (30 di 85) Il possibile layout compatto (in cui, cioè, tutti i PMOS si trovano su una stessa linea, così come gli NMOS) è mostrato in figura. Che il layout rispecchi lo schema elettrico indicato può essere fatto per esercizio.

16 Altra soluzione possibile oggi la cella è ancora più compatta poiché i p-mos hanno praticamente la stessa area degli n-mos Ricavare lo schema elettrico Loop di NOT S. Salvatori - Microelettronica marzo 2017 (31 di 85) Sempre per esercizio provare a ricavare lo schema elettrico di questo latch CMOS. Che particolarità ha rispetto al precedente?