06AZN - Fondamenti di Informatica (GES, LOP, ORG) - esercitazione del 8/10/08 - v ā b + b c + ā c =...

Transcript

1 Esercizio 1 Si dimostri se la seguente espressione ooleana è un eguaglianza o meno: a b + b c + a c = ā b + b c + ā c [ è un eguaglianza ] pplicando le proprietà dell algebra ooleana e lavorando esclusivamente sulla parte sinistra dell espressione (perché la parte destra appare già completamente sviluppata): a b + b c + c a =... a b b c a c =... (ā + b) ( b + c) (ā + c) =... (ā b + b b + ā c + b c) (ā + c) =... (ā b + b + ā c + b c) (ā + c) =... ( b + ā c + b c) (ā + c) =... ( b + ā c) (ā + c) =... b ā + b c + ā c ā + ā c c =... b ā + b c + ā c + ā c =... ā b + b c + ā c =... Essendo la parte sinistra dell espressione uguale a quella destra si tratta di un eguaglianza. Esercizio 2 Si semplifichi la seguente funzione ooleana: y = a b + a c + a b c (a b + c) [ y = 1 ] pplicando le proprietà ed i teoremi dell algebra ooleana si possono effettuare le seguenti trasformazioni: y = a b + a c + a b c a b + a b c c = a b + a c a b c = a (b + b c) + a c = a (b + c) + a c = a b + a c + a c = a b + 1 = 1 Esercizio 3 nalizzare il seguente circuito a transistori, riportando il valore dell uscita per ogni combinazione possibile degli ingressi e. 1

2 T 4 T 3 T 1 T 2 [ : = {LL : H, LH : L, HL : L, HH : L} ] Ricordando che i transistori nmos conducono quando sul gate è applicata una tensione alta (H) mentre quelli pmos conducono quando sul gate è applicata una tensione bassa (L), si ottiene la seguente tabella: T1 T2 T3 T4 L L off off on on H L H off on off on L H L on off on off L H H on on off off L Nota: interpretando la tensione bassa come 0 e la tensione alta come 1, questo circuito a transistori realizza la funzione logica NOR. Esercizio 4 Disegnare un circuito logico che implementi la seguente funzione ooleana y = a ( b + b c) alcolare quindi i valori sull uscita y generati dai valori 111 e 110 applicati agli ingressi abc. [ ab : y = {111 : 1, 110 : 0} ] Si può disegnare un possibile circuito partendo dall uscita y realizzata da una porta ND aventi come ingressi a e la funzione logica in parentesi. Quest ultima si realizza con una porta OR aventi come ingressi b ed una porta ND con ingressi b e c. 2

3 Per il calcolo dei valori di uscita corrispondenti agli ingressi dati si può lavorare sul circuito logico oppure direttamente sulla funziona ooleana: y(a = 1, b = 1, c = 1) = 1 ( ) = 1 (0 + 1) = 1 1 = 1 y(a = 1, b = 1, c = 0) = 1 ( ) = 1 (0 + 0) = 1 0 = 0 Esercizio 5 Si disegni il circuito logico corrispondente alla seguente funzione ooleana (senza semplificarla) e si determini il tempo di propagazione nell ipotesi che ciascuna porta logica abbia un ritardo di 2 ns. y = a (b + c) + (b + c) b Si può disegnare un possibile circuito partendo dall uscita y realizzata da una porta OR avente come ingressi G 1 e G 2 : G 1 = a (b + c) G 2 = (b + c) b G 1 è realizzabile con un ND avente come ingressi a ed una porta NOR con ingressi b e c, mentre G 2 è realizzabile con una porta NND avente come ingressi b ed una porta OR con ingressi b e c. G 5 G 3 G 1 G 4 G 2 Il tempo di propagazione (anche detto ritardo globale del circuito) si calcola sommando il ritardo delle singole porte logiche sul percorso più lungo tra gli ingressi e le uscite. In questo caso ci sono due percorsi di lunghezza massima: y G 1 G 3 G 5 y G 2 G 4 G 5 Sommando i ritardi delle porte logiche presenti sul percorso si ottiene un ritardo globale pari a = 8 ns. 3

4 Esercizio 6 partire del circuito logico rappresentato in figura, si calcolino la funzione logica, la tabella di verità ed ritardo globale del circuito nell ipotesi che ciascuna porta logica abbia un ritardo pari a 5 ns. G 1 G 2 G 4 G 5 G 3 [ y = a b + ā c ; ritardo = 15 ns ] Per calcolare la funzione logica globale del circuito si parte dall uscita e si procede verso gli ingressi, sostituendo ad ogni ingresso di una porta logica la funzione realizzata dalla porta logica che lo produce: y = G 1 + G 2 + G 3 = (a b c) + (a b G 4 ) + (G 5 c) = a b c + a b c + ā c Si può notare che questa funzione è semplificabile: y = a b c + a b c + ā c = a b (c + c) + ā c = a b 1 + ā c = a b + ā c Sarebbe quindi realizzabile con un circuito più semplice ma esistono svariati motivi per cui non sempre si implementa una funzione logica nella sua forma minima. La tabella di verità si calcola facilmente dalla funzione logica: a b c a b ā c y

5 Essendo il circuito particolarmente semplice, la tabella di verità si poteva ottenere anche lavorando direttamente sul circuito. asta infatti osservare che l uscita essendo una porta OR assume il valore 1 quando almeno uno degli ingressi ha valore 1. Essendo poi i suoi ingressi delle porte ND, queste forniranno un valore 1 solo quando tutti i rispettivi ingressi abbiano valore 1. In conclusione l uscita varrà 1 solo nei seguenti casi (G 1 ) a = 1, b = 1, c = 1 (G 2 ) a = 1, b = 1, c = 0 (G 3 ) a = 0, c = 1 Da questo si deduce la seguente tabella di verità (che ovviamente coincide con quella calcolata analiticamente mediante la funzione logica): a b c y motivo a causa di G a causa di G a causa di G a causa di G 1 Il tempo di propagazione si calcola sommando il ritardo delle singole porte logiche sul percorso più lungo tra gli ingressi e le uscite, che in questo caso è di tre porte: ritardo = = 15 ns 5