Note sul dimensionamento delle porte CML ed ECL.

Transcript

1 Note sul dimensionamento delle porte ML ed L. imensionamento delle porte ML. La più semplice porta logica in tecnologia bipolare non saturata, è il circuito pilotato in corrente (ML o current-mode logic), mostrato in Fig. 1. La porta ML è costituita, in pratica, dal solo stadio differenziale e da un generatore di tensione di riferimento. Il funzionamento del circuito è particolarmente semplice. Per IN < il transistore Q1 è al limite della regione di interdizione. Tutta la corrente I dello stadio differenziale è convogliata verso il transistore Q e risulta: O = - I = OL (1) NO = 0 = OH () Analogamente, per Per IN > il transistore Q è interdetto e la corrente I dello stadio differenziale scorre attraverso il transistore Q1. In questo caso l uscita O è a livello logico alto mentre l uscita NO è a livello logico basso. Lo swing logico della porta ML è pari a: SW = OH - OL = I (3) I valori di IH e di IL sono dati, in prima approssimazione, da: IH = (4) IL = (5) NO O in Q1 Q -ee Fig. 1. Porta ML.

2 Note sulle logiche L Per garantire una elevata velocità di commutazione è necessario imporre che, nel normale funzionamento del circuito, i dispositivi Q1 e Q non si portino mai in regione di saturazione. Questa condizione impone dei vincoli progettuali alla porta ML. onsideriamo, infatti, il transistore Q1. Quando il segnale di ingresso è a livello logico alto ( IN = OH = 0) l uscita NO si porta a livello logico basso ( NO = OL = - I = - SW ). La tensione base-colletttore del transistore Q1 è pari a: B (Q1) = IN - NO = SW (6) Per evitare che Q1 si porti in saturazione deve essere: B (Q1) < γ, con γ 0.5 (7) alle relazioni (6) e (7) si ricava immediatamente: SW < γ (8) L equazione (8) evidenzia che un corretto funzionamente della porta ML richiede una escursione logica molto ridotta. Il ridotto swing logico comporta che i margini di rumore della porta ML siano anch essi molto limitati. Per ottimizzare le prestazioni del circuito è pertanto necessario imporre l ulteriore condizione: + + = IH IL OH OL = (9) che consente di rendere uguali fra loro i margini di rumere per i due livelli logici. Per verificare la condizione (9), utilizzando le (1)-(5), deve essere: SW = (10) In questo modo i margini di rumore della porta ML sono pari a: N MH SW = NML = 01. (11)

3 Note sulle logiche L 3 Si noti che le condizioni (8) e (10) garantiscono che anche il transistore Q non possa mai operare in regione di saturazione. Quando l ingresso è a livello logico basso, infatti, si ha: (Q) = OL = - SW, mentre B (Q) =. isulta, pertanto, B (Q) = + SW = SW /. Poichè, dalla (8), deve essere SW < γ si avrà: B (Q) < γ /. Tempi di propagazione della porta ML Una volta fissato lo swing logico, la scelta della corrente I a cui far operare la porta ML è legata ad un compromesso fra la potenza dissipata che, ovviamente, cresce all aumentare di I ed il ritardo di propagazione che, viceversa, migliora al ridursi del valore delle resistenze. Per ottenere una stima dei tempi di propagazione della porta ML, consideriamo la Fig. in cui lo stadio differenziale è schematizzato con un generatore di corrente ed un interruttore ideale e sono state evidenziate le capacità collegate alle uscite. I ritardi di propagazione delle due uscite della porta ML sono uguali; per fissare le idee facciamo riferimento all uscita O. La Fig. 3 mostra il circuito semplificato da considerare per il calcolo di t PLH. La tensione sul condensatore è inizialmente pari a - SW. Al tempo t=0 l interruttore si apre e la capacità si scarica attraverso la resistenza. La tensione di uscita varia con legge esponenziale: (t) = - SW exp(-t/τ); con: τ = (1) Imponendo (t PLH ) = - SW / si ha: t PLH = log() 0.69 (13) NO O in -ee Fig.. Schema semplificato della porta ML per il calcolo del ritardo di propagazione

4 4 Note sulle logiche L (0) = - SW -ee Fig. 3. alcolo di t PLH. (0)=0 - SW (0)=0 -ee Fig. 4. alcolo di t PHL. Per il calcolo di t PHL è possibile far riferimento al circuito di Fig. 4, in cui la tensione sul condensatore è inizialmente nulla e l interruttore si chiude al tempo t=0. Applicando Thevenin si ottiene il circuito mostrato a destra in Fig. 4, in cui il generatore di tensione fornisce un gradino di ampiezza -I = - SW. on semplici calcoli si ottiene: t PHL = t PLH = log() 0.69 (14)

5 Note sulle logiche L 5 imensionamento della porta L Il dimensionamento della porta L, il cui schema elettrico è mostrato in Fig. 5, segue criteri analoghi a quelli visti in precedenza per le porte ML. Per IN < il transistore Q1 è al limite della regione di interdizione. Tutta la corrente I dello stadio differenziale è convogliata verso il transistore Q e risulta: O = - I - = OL (15) NO = - = OH (16) In cui si è indicato con la caduta di potenziale sulla giunzione baseemettitore dei due transistori Q3 e Q4. Per IN > il transistore Q è interdetto e la corrente I dello stadio differenziale scorre attraverso il transistore Q1. In questo caso l uscita O è a livello logico alto mentre l uscita NO è a livello logico basso. Si noti che i livelli logici sono traslati di rispetto a quelli della porta ML, grazie alla presenza degli stadi di uscita a collettore comune. Lo swing logico della porta L è pari a: SW = OH - OL = I (17) nor Q3 Q4 or - ee - ee in Q1 Q I - ee Fig. 5. Porta L.

6 6 Note sulle logiche L I valori di IH e di IL sono dati, in prima approssimazione, da: IH = (18) IL = (19) Anche nella porta L, per garantire una elevata velocità di commutazione, è necessario imporre che, nel normale funzionamento del circuito, i dispositivi Q1 e Q non si portino mai in regione di saturazione. I vincoli imposti da questa condizione sul dimensionamento del circuito possono essere studiati considerando la condizione in cui il segnale di ingresso è a livello logico alto ( IN = OH = - ). La tensione al morsetto di collettore del transistore Q1 vale: (Q1) = - I = - SW. Pertanto, la tensione basecollettore del transistore Q1 è pari a: B (Q1) = - + SW (0) Si noti che, grazie all introduzione dello stadio di sucita a collettore comune, la tensione base-collettore di Q1 è maggiore di rispetto a quella calcolata per la porta ML (equazione (6)). Per evitare che Q1 si porti in saturazione deve essere verificata la condizione (7): B (Q1) < γ, con γ 0.5, da cui si ottiene: SW < + γ (1) L equazione (1) evidenzia che un corretto funzionamento di una porta L prevede uno swing logico inferiore a circa 1.. ome nel caso della ML, anche per la porta L si rende necessario equalizzare i margini di rumore per i due livelli logici, imponendo la condizione (9), che qui si ripete per comodità: + + = IH IL OH OL = () Utilizzando le equazioni (15)-(19) si ricava: SW = (3)

7 Note sulle logiche L 7 In questo modo i margini di rumore della porta L sono pari a: N MH SW = NML = 01. (4) Si noti che le condizioni (1) e (3) garantiscono che anche il transistore Q non possa mai operare in regione di saturazione. Quando l ingresso è a livello logico basso, infatti, si ha: (Q) = - SW, mentre B (Q) =. isulta, pertanto, B (Q) = + SW = SW / -. Poichè, dalla (1), deve essere SW < + γ si avrà: B (Q) < (γ - )/. Lo stadio regolatore di tensione della porta L. ompenso rispetto alle variazioni termiche e della tensione di alimentazione. Poichè i margini di rumore delle porte bipolari non saturate sono molto ridotti, è necessario progettare opportunamente il circuito in modo da evitare che variazioni della tensione di alimentazione o della temperatura possano pregiudicarne il corretto funzionamento. Per quanto concerne la dipendenza dalla temperatura, si deve ricordare che la caduta su di una giunzione polarizzata direttamente, a corrente fissata, decresce al crescere di T, con un coefficiente di temperatura pari a: d dt B d = = δ = m / (5) dt La condizione che si vuole verificare è la (3), che consente di massimizzare i margini di rumore per i due livelli logici. La condizione dovrà essere verificata pe ogni valore di temperatura T e di tensione di alimentazione. allo schema di Fig. 5 osserviamo che: I = + (6) Per cui risulta:

8 8 Note sulle logiche L SW = I ( ) = + (7) Sostituendo nella (3) si la seguente condizione: = + ( ) (8) Sviluppando i calcoli si ha: 1 + = + + in cui a secondo membro si è aggiunto e sottratto il fattore ottiene infine:. Si = + + ( ) (8) In definitiva, imponendo la condizione (8), che deve essere rispettata al variare della temperatura T e di tensione di alimentazione, è possibile massimizzare i margini di rumore della porta L. Lo schema circuitale del generatore di tensione di riferimento è mostrato in Fig. 6. al circuito si ottiene immediatamente: 1 = ( + ) (9) 1 La condizione (8) è quindi identicamente verificata dal circuito di Fig. 6, a 1 condizione di porre: =, ovvero: = (30) 1

9 Note sulle logiche L 9 1 Q 1 3 -ee Fig. 6. Generatore di tensione di riferimento. Sulla base dei calcoli sviluppati è molto semplice valutare le dipendenze dei livelli logici da e dalla temperatura T. onsideriamo dapprima le variazioni della tensione di alimentazione. alla (9) si ha: d d 1 = + 1 (31) mentre dalla (16) risulta: d d OH = 0 (3) risulta: Poichè la () è sempre soddisfatta, anche al variare di e di T, d d OL d doh 1 = = d d + 1 (33)

10 10 Note sulle logiche L OH OL Fig. 7. ariazione dei livelli logici della L standard, in funzione della tensione di alimentazione alle (18)-(19) risulta infine: d d IL dih d 1 = = = d d + 1 (33) I risultati per la L standard, in cui risulta / =0.31, sono riportati in Fig. 7. Per quanto concerne le variazioni termiche, dalla (9) si ha: d dt = + d dt d = dt 1 1 mentre dalla (16) risulta: δ (34) d d OH d = = δ (35) dt

11 Note sulle logiche L T ( ) OH OL Fig. 8. ariazione dei livelli logici della L standard, in funzione della temperatura. alla () si ricava infine: d dt d d = = dt dt OL OH δ (36) I risultati per la L standard sono riportati in Fig. 8.

12 1 Note sulle logiche L c1 c AB Q5 Q6 AB - ee - ee A Q1 Q B Q3 Q4 I - ee Fig. 9. Porta L AN-NAN. Porte L complesse. ome per le porte MOS e TTL, anche in L è possibile realizzare funzioni logiche complesse mediante un opportuno collegamento in serie/parallelo di dispositivi pilotati dai segnali di ingresso. Facciamo ad esempio riferimento al circuito di Fig. 9. La corrente I che attraversa la resistenza viene instradata verso il ramo di sinistra o quello di destra del circuito a seconda del livello logico dei due ingressi A e B. Se A e B sono entrambi alti i transistori Q1 e Q3 sono in conduzione. In questo caso la corrente I fluisce attraverso la resistenza c1 portando l uscita all emettitore di Q5 a livello logico basso. In tutti gli altri casi la corrente I viene instradata verso la resistenza c. In questo modo il circuito di Fig. 9 realizza la funzione NAN fra A e B. L altra uscita della porta realizza la funzione AN. Un corretto funzionamento del circuito richiede una opportuna definizione dei livelli logici. onsideriamo, ad esempio, il transistore Q3. Supponiamo che A e B siano entrambi a livello logico alto e siano inoltre allo stesso potenziale OH. La tensione al nodo di emettitore di Q1 sarà: OH -. Pertanto, la tensione base-collettore di Q3 sarà pari a: B (Q3)= OH - ( OH - ) = (37)

13 Note sulle logiche L 13 c1 c AB Q5 Q6 AB - ee - ee A Q1 Q B Q 3 Q3 Q4 - ee Traslatore di livello I - ee Fig. 10. Traslatore di livello nelle porte L complesse. Il transistore Q3 è dunque in saturazione. Per evitare questa condizione, che pregiudicherebbe la velocità di commutazione, è necessario utilizzare dei livelli di tensione differenti per i due ingressi A e B. In particolare, i livelli logici dell ingresso B devono essere traslati di (0.7) rispetto a quelli dell ingresso A. Analogamente la tensione di riferimento (collegata alla base del transistore Q4) sarà traslata di rispetto alla. L ingresso A viene detto ingresso di livello 1, in quanto il valore di OH per questo ingresso è pari a -. Allo stesso modo, l ingresso B è un ingresso di livello, in quanto il valore di OH deve essere in questo caso uguale a -. Per un corretto funzionamento del circuito si rende quindi indispensabile l utilizzo di un traslatore di livello, costituito da uno stadio a collettore comune, come mostra la Fig. 10. La Fig. 11. mostra come sia possibile generare tensioni di riferimento traslate di rispetto alla.

14 14 Note sulle logiche L 1 Q 1 3 -ee Fig. 11. Generatore di tensioni di riferimento nelle L complesse. L analisi del circuito di Fig. 10 consente di individuare il valore massimo dell escursione logica nelle porte L complesse. onsideriamo il caso in cui B è a livello logico alto, mentre A è basso. La tensione al collettore del transistore Q3 è pari a: -, mentre la tensione al morsetto di base è pari a: OH = OH -. Pertanto, la tensione base-collettore di Q3 è: B (Q3)= OH - -( - ) = OH - (38) Poichè OH - = SW /, per evitare la saturazione del transistore Q3 deve essere: SW < γ (39) L utilizzo nelle porte L di tansistori collegati in serie/parallelo, invece di una singola coppia differenziale, consente di realizzare funzioni logiche complesse con un ridotto numero di dispositivi. Oltre asoddisfare i vincoli sui livelli logici e ad inserire gli opportuni traslatori di livello, è necessario progettare il circuto in modo tale che vi sia sempre, per una qualsiasi combinazione degli ingressi, un cammino che instradi la corrente che circola nel resistore in una delle due resistenze di collettore c1 o c.

15 Note sulle logiche L 15 c1 c A AB Q1 Q AB Q4 Q3 B I - ee Fig. 1. Porta L complessa. Per semplicità sono omessi i traslatori di livello e gli stadi di uscita a collettore comune. c1 B(A+) c B(A+) A B I - ee Fig. 13. Porta L O-AN. La Fig 1 mostra come, scambiando i collegamenti ai collettori dei transistori Q3 e Q4 nel circuito di Fig. 10, sia possibile realizzare una diversa funzione logica. Un ulteriore esempio di porta O-AN è mostrato in Fig. 13. La Fig. 14 mostra la realizzazione di un multiplexer a due ingressi. Si noti come il circuito non richieda l utilizzo di invertitori aggiuntivi. al circuito di Fig. 14 è possibile passare facilmente alla porta XO-XNO di Fig. 15

16 16 Note sulle logiche L c1 S i1 + S i0 c S i1 + S i0 i1 i0 S I - ee Fig. 14. Multiplexer L. c1 c A xor B = A B + AB A B + AB B B A I - ee Fig. 15. Porta xor L.