DE e DTE: PROVA SCRITTA DEL 7 Gennaio 2013

Dimensione: px

Iniziare la visualizzazioe della pagina:

Download "DE e DTE: PROVA SCRITTA DEL 7 Gennaio 2013"

Abele Villani
4 anni fa
Visualizzazioni

1 DE e DTE: PROVA SCRITTA DEL 7 Gennaio 013 ESERCIZIO 1 (DE,DTE) Un condensatore MOS è realizzato su substrato p, N A = cm 3, t ox = 50 nm. A metà dell ossido (a t ox /) viene introdotto uno strato molto sottile (spessore trascurabile) di difetti, che cattura elettroni per una certa carica totale Q (Coulomb/m ). (Condensatore MOS ideale per Q = 0). 1) Per un dato valore di ψ s e di Q, disegnare l andamento qualitativo del campo elettrico e del potenziale nell ossido (SUGGERIMENTO: applicare il teorema di Gauss). [4] ) Determinare l espressione della V GS in funzione di Q e di Ψ s.[3] 3) Determinare Q necessaria per ottenere V T H = 5 V.[3] SOLUZIONE 1 1) Applicando il teorema di Gauss, il campo elettrico è costante tra l interfaccia ossido-silicio e la metà dell ossido, e pari a Q Si (ψ s )/ɛ ox. Poi subisce una discontinuità (spessore trascurabile) dovuta a Q ed aumenta a (Q Si (ψ s )+ Q)/ɛ ox. Il potenziale si comporta di conseguenza, come rappresentato in figura. Campo Elettrico (qualitativo) OSSIDO SILICIO tox tox/ Potenziale (qualitativo) OSSIDO SILICIO tox tox/ ) Seguendo gli stessi ragionamenti per il calcolo di V GS in un condensatore MOS otteniamo che V GS è pari a ψ S più l integrale del campo elettrico 1

2 nell ossido: V GS = ψ S Q Si(ψ s ) t ox Q t ox (1) ɛ ox ɛ ox Sia Q Si (ψ s ) che Q sono negative (Q è dovuta agli elettroni), quindi avremo (Q Si = ɛ s qn A ψ s ): V GS = ɛs qn A ψ s + ψ S + Q () 3) Per V GS = V T H avremo che deve essere ψ s = ψ B = V T ln(n A /n i ) = 0.347: ɛs qn A ψ B V T H = + ψ B + Q (3) = ɛ ox t ox = C/m V T Hid = ɛs qn A ψ B + ψ B = 1.39 V (4) Q = (V T H V T Hid ) = C/m (5) Ovviamente questo è il valore assoluto di Q, che è negativa perchè dovuta agli elettroni. ESERCIZIO (DE,DTE) Un transistore bipolare n + pn a base corta, S = 1 mm, drogaggi costanti N ABase =N DCollettore = cm 3, µ n = 0.1 m /Vs, τ n = 10 6 s, è polarizzato con V CB = 5 V. Sono state misurate le correnti ai terminali: I B = 10 µa, I C = 5 ma. 1) Determinare la lunghezza effettiva e metallurgica della base (nel calcolo della lunghezza metallurgica trascurare la regione di svuotamento baseemettitore). [3] ) Determinare V BE (usare il modello a controllo di carica).[3] 3)Trascurando l effetto capacitivo dei portatori iniettati, determinare le capacità differenziali C BE e C BC.[4] SOLUZIONE

3 1) Dalle correnti di polarizzazione è possibile calcolare α F e quindi W eff. Dalla tensione base-collettore è possibile determinare la regione di svuotamento e quindi la W met. Svolgendo i conti: Conoscendo l espressione di α F : α F = L n = I E = I C + I B = 5.01 ma (6) α F = I C I E = 5/5.01 = (7) 1 (8) 1 + W eff L n D n τ n = V T µ n τ n = µm (9) Svolgendo alcuni semplici passaggi si ricava: ( ) 1 W eff = L n 1 α F (10) W eff = 3. µm (11) La regione di svuotamento base-collettore si determina dai dati: ( ) NA N D V 0BC = V T ln = V (1) e quindi: W BC = n i ( ɛs 1 q (V 0 + V BC ) + 1 ) = 1. µm (13) N A N D W met = W eff + W BC = 3.8 µm (14) ) La tensione di polarizzazione base-emettitore V BE determina la carica immagazzinata in base. Assumendo il profilo di portatori minoritari in base triangolare: Q = qs n i e VBE W V eff T (15) N Abase Dal modello a controllo di carica è possibile determinare Q: I B = Q τ n (16) I B = qs n i e VBE W V eff T (17) N Abase τ n 3

4 Da cui si ricava: V BE = V T ln ( IB N Abase qs n i τ n W eff ) = 0.55 V (18) 3) Le capacità differenziali base-emettitore e base-collettore sono quelle dovute alle regioni di svuotamento (in questo caso NON si trascura la regione di svuotamento base-emettitore). La regione di svuotamento base-emettitore è dovuta a V BE. ( NA ) V 0BE = V T ln = V (19) W BE = n i ɛs qn A (V 0BE V BE ) = 0.1 µm (0) E quindi: C BE = S ɛ s = 50 pf (1) W BE La regione di svuotamento W BC è già stata calcolata al punto 1. Avremo: ɛ s C BC = S = 86 pf () W BC ESERCIZIO 3 (DTE) La porzione di circuito mostrata in figura viene realizzata con un processo SBC in un unica well di isolamento (senza passi aggiuntivi rispetto a quelli standard). 1) Si disegni una sezione dei due dispositivi interconnessi e si illustrino i passi di processo necessari per la loro realizzazione (seguendo il processo SBC usuale). Disegnare le maschere per la realizzazione dei due dispositivi. [6] ) Assumendo dei valori accettabili per i parametri necessari, determinare la superficie del condensatore, dimensionando la maschera relativa, per ottenere una capacità di 50 pf.[4] 4

5 SOLUZIONE 3 1) Una possibile realizzazione è mostrata nella figura. Il diodo viene realizzato mediante la diffusione di base (giunzione base-collettore), mentre l armatura inferiore del condensatore è realizzata mediante la diffusione n + che serve per realizzare il contatto di collettore. L armatura superiore è realizzata con la metal di interconnessione. Il processo è quello standard metal n+ p n+ p+ p+ n Substrato p SBC (vedi dispense) e le maschere vengono disegnate di conseguenza. ) Assumendo uno spessore dell ossido di isolamento pari a 500 nm (valore accettabile) avremo: C = ɛ ox t ox = F/m (3) Quindi la superficie del condensatore necessaria per ottenere 50 pf risulta: S = = m (4) La maschera per la realizzazione dell armatura superiore può essere di qualsiasi forma, per esempio quadrata di lato 850 µm. Notare l enorme superficie richiesta, rispetto alle dimensioni usuali dei componenti integrati. ESERCIZIO 4 (DE) In un processo n-mos polysilicon gate (N A = cm 3, µ n = 0.08 m /Vs) è stata trovata una concentrazione di cariche positive all interfaccia ossido silicio pari a cariche elementari per cm. 1) Determinare lo spessore dell ossido necessario per ottenere una V T H = 1 V.[5] 5

6 ) Sia dato il circuito in figura, realizzato con il processo descritto sopra. Per il MOS M 1 avremo: W 1 /L 1 = 5. Determinare W /L in maniera tale che M 1 sia in saturazione. (SUGGERIMENTO: determinare la corrente I DS facendo l ipotesi che M 1 sia in saturazione).[5] R3 5k Vcc 1V M R 5k M1 R1 5k Rs 400 SOLUZIONE 4 1) Il gate è di polisilicio di tipo n+, poichè usualmente il gate viene drogato insieme ai pozzetti di drain e di source. Avremo: ( ) NA ψ B = V T ln = V (5) n i φ MS = E g /q + ψ B = 0.93 V (6) ɛs qn A ψ B V T H = + ψ B φ MS Q (7) La carica Q = q = C/cm = C/m. Avremo dunque: ɛs qn A ψ B Q = V T H ψ B + φ MS = F/m (8) e quindi: t ox = ɛ ox = 13 nm (9) ) Il partitore in ingresso impone le tensioni ai due gates V G1 = 4 V e V G = 8 V. Risolvendo per determinare V S1 avremo: I DS = µ n W 1 L 1 (V G1 V S1 V T H ) (30) 6

7 = µ n W 1 (V G1 V S1 V T H ) (31) R S L 1 V S1 = V (3) V S1 I DS = ma (33) A questo punto dobbiamo imporre che la V DS1 > V GS1 V T H per avere la saturazione di M 1. Quindi risolvendo per l uguaglianza: V DS1 = V GS1 V T H (34) V D1 = V GS1 V T H + V S1 = 3 V (35) V D1 = V S (36) Il valore di V D1 fissa il valore di V S poichè sono lo stesso punto. A questo punto possiamo determinare W /L affinchè la corrente sia la stessa: W I DS = µ n (V G V S V T H ) L (37) W I DS = L µ n =.5 (V G V S V T H ) (38) Quindi W L deve essere maggiore di.5 (almeno 3 se si considerano solo valori interi) per garantire una V S = V D1 tale che il MOS 1 sia in saturazione. Da notare che il MOS è sicuramente in saturazione. 7

Documenti analoghi

DE e DTE: PROVA SCRITTA DEL 29 Giugno 2015

DE e DTE: PROVA SCRITTA DEL 29 Giugno 2015 ESERCIZIO 1 (DE,DTE) Un transistore (emettitore n + ) è caratterizzato da base = 5 10 15 cm 3, lunghezza metallurgica W met = 4 µm, τ n = 1 µs, µ n = 0.1 m 2