ESERCIZIO 1 (DE,DTE) Un transistore bipolare npn (W met = 3 µm, N Abase = 10 16, N Dcollettore = , µ n = 0.12 m 2 /Vs, µ p = 0.

Transcript

1 DE e DTE: PROVA SCRITTA DEL 6 Giugno 2013 ESERCIZIO 1 (DE,DTE) Un transistore bipolare npn (W met = 3 µm, N Abase = 10 16, N Dcollettore = , µ n = 0.12 m 2 /Vs, µ p = m 2 /Vs, τ n = τ p = 10 6 s, S = 1 mm 2 ) è polarizzato con V BE = 0.55 V e V CE = 5.55 V. 1) Determinare la lunghezza eettiva di base e la corrente di collettore, trascurando l'ampiezza delle regioni di svuotamento delle giunzioni polarizzate in diretta [4]. In queste condizioni di polarizzazione, è stata misurata una corrente di base pari a I B = 1 ma. 2) Determinare i parametri β F, α F e l'ecienza di emettitore γ.[4] 3) Determinare la frazione di corrente di emettitore I Ep dovuta all'iniezione di lacune.[2] ESERCIZIO 2 (DE,DTE) Un transistore n-mos (processo polysilicon gate, N A = cm 3, µ n = 800 cm 2 /Vs, t ox = 30 nm, W = L = 2 µm) è polarizzato con V GS = 5 V e V DS = 3 V. 1) Determinare la corrente nel transistore e l'espressione (numerica) del potenziale in funzione di y nel canale (si utilizzi l'espressione di I DS per y generico).[4] 2) Determinare l'espressione del campo elettrico ɛ y in direzione del canale, e valutare ɛ y in y = L (si può procedere considerando il valore assoluto).[2] 3) Determinare l'espressione del campo elettrico perpendicolare al canale ɛ x (y) nel silicio, all'interfaccia ossido-silicio (per x = 0, usare il teorema di Gauss), e calcolare ɛ x per y = L.[4] ESERCIZIO 3 (DTE) 1) Descrivere il processo LOCOS con spacers per la fabbricazione di circuiti con transistori n-mos.[4] 2) Determinare il minimo spessore di ossido di campo che garantisca l'isolamento dei dispositivi, sapendo che N A = cm 3 e che la tensione di alimentazione massima del circuito è pari a 5 V.[3] 3) Sapendo che il secondo livello di interconnessioni (primo livello: poly) viene realizzato con un metallo con Φ M = 3 V, determinare il minimo 1

2 spessore di ossido deposto per CVD (usare per l'ossido di campo lo spessore calcolato nel punto precedente).[3] Vcc 12 V R1 4k Rd 0.2 k Q1 Vu M1 R2 6k Re 2k Rs 0.2 k Figura 1: Circuito relativo all'esercizio 4 (DE) ESERCIZIO 4 (DE) Per l'amplicatore in gura, il transistore Q 1 è un n + pn con β F > 300, il transistore M 1 è un n-mos (struttura MOS ideale), t ox = 30 nm, N A = cm 3, µ n = 800 cm 2 /Vs, W = 100 µm, L = 4 µm. 1) Calcolare il punto di riposo dei transistori. [4] 2) Calcolare i parametri dinamici (g m ed r d ) del transistore M 1. SUGGE- RIMENTO: per r d considerare L eff = L per V DS = V DSSat e calcolare L eff per V DS = 12 V.[4] 2

3 3) Calcolare i parametri dinamici ibridi del transistore bipolare, sapendo che r bb =2 kω, h fe 300, h re = 0. La resistenza di uscita è 10 volte quella del MOS.[2] 3

4 ESERCIZIO 1 (DE,DTE) Un transistore bipolare npn (W met = 3 µm, N Abase = 10 16, N Dcollettore = , µ n = 0.12 m 2 /Vs, µ p = m 2 /Vs, τ n = τ p = 10 6 s, S = 1 mm 2 ) è polarizzato con V BE = 0.55 V e V CE = 5.55 V. 1) Determinare la lunghezza eettiva di base e la corrente di collettore, trascurando l'ampiezza delle regioni di svuotamento delle giunzioni polarizzate in diretta [4]. In queste condizioni di polarizzazione, è stata misurata una corrente di base pari a I B = 1 ma. 2) Determinare i parametri β F, α F e l'ecienza di emettitore γ.[4] 3) Determinare la frazione di corrente di emettitore I Ep dovuta all'iniezione di lacune. SUGGERIMENTO: approssimare I En I C.[2] SOLUZIONE 1 1) Il transistore è in zona attiva diretta, con la giunzione base-emettitore polarizzata in diretta e la giunzione base-collettore polarizzata in inversa. Calcoliamo la lunghezza eettiva della base, trascurando la regione di svuotamento emettitore-base (polarizzata in diretta). La regione di svuotamento collettore-base si calcola come: ( ) NAbase N Dcollettore V 0CB = V T ln = V (1) n 2 i V CB = 5.0 V (2) ( ) 2ɛs 1 1 W CB = + (V 0 + V CB ) = 2.11 µm (3) q N Abase N Dcollettore Di questa regione di svuotamento, la frazione che cade in base è: N Dcollettore X BC = W BC = 0.35 µm (4) N Dcollettore + N Abase La lunghezza eettiva della base risulta dunque: W eff = = 2.65 µm (5) Per il calcolo della corrente di collettore, possiamo usare il modello a controllo di carica, oppure la derivata del prolo (calcolo in valore assoluto, corrente 4

5 di collettore uscente): I C = qsd n δn p (0) W eff (6) D n = V T µ n = (7) δn p (0) n p0 e V EB V T = n2 i e VEB V T = m 3 (8) N Abase I C = 7.05 ma (9) 2) Da notare che la corrente di base misurata è molto più alta di quella che si avrebbe con ecienza di emettitore unitaria: I B = Q B τ n (10) I B = qsn p0e VEB V T W eff = 7.9 µa (11) 2τ n Avremo quindi, seguendo le denizioni dei vari parametri (in valore assoluto): Dal momento che α F = γα t : β F = I C = 7 (12) I B β F α F = = (13) β F + 1 α t = L n = e quindi l'ecienza di emettitore risulta: W (14) eff 2 2L 2 n D n τ n = µm (15) α t = (16) γ = α F α t = (17) 3) Dalla denizione di ecienza di emettitore: I En γ = (18) I Ep + I En 1 γ I Ep = I En = 1 ma (19) γ 5

6 ESERCIZIO 2 (DE,DTE) Un transistore n-mos (processo polysilicon gate, N A = cm 3, µ n = 800 cm 2 /Vs, t ox = 30 nm, W = L = 2 µm) è polarizzato con V GS = 5 V e V DS = 3 V. 1) Determinare la corrente nel transistore e l'espressione (numerica) del potenziale in funzione di y nel canale (si utilizzi l'espressione di I DS per y generico).[4] 2) Determinare l'espressione del campo elettrico ɛ y in direzione del canale, e valutare ɛ y in y = L (si può procedere considerando il valore assoluto).[3] 3) Determinare l'espressione del campo elettrico perpendicolare al canale ɛ x (y) nel silicio, all'interfaccia ossido-silicio (per x = 0, usare il teorema di Gauss), e calcolare ɛ x per y = L.[3] SOLUZIONE 2 1) Calcoliamo la tensione di soglia. C ox = ɛ ox = F/m 2 (20) t ox ( ) NA ψ B = V T ln = (21) n i Φ MS = E g 2q + ψ B = (22) V T H = 2ɛs qn A 2ψ B C ox + 2ψ B Φ MS = V (23) Il transistore è polarizzato in zona triodo, poichè V DS < V DSSat = V GS V T H = = V. Avremo dunque: I DS = µ n C ox W L [ (V GS V T H ) V DS V 2 DS 2 ] = 0.9 ma (24) Per il calcolo dell'andamento del potenziale lungo il canale possiamo usare una relazione analoga alla condizione di saturazione (vedi dispense, dove viene riportato il calcolo del tempo di transito nel transistore MOS): I DS y = µ n C ox W 6 [ (V GS V T H ) V (y) V (y)2 2 ] (25)

7 y = V (y) V (y) 2 (26) V V + y = 0 (27) V V y = 0 (28) Questa equazione di secondo grado può essere risolta in V (y), ottenendo: V (y) = (29) y (30) È immediato vericare che, a meno di arrotondamenti, V (L) = V DS = 3 V. 2) Per il calcolo dell'espressione del campo elettrico lungo y basta fare la derivata del potenziale: dv (y) ɛ y (y) = dy ɛ y (y) = y (31) (32) Da questa espressione è immediato calcolare ɛ y (y = L) = 2.67 MV/m. 3) Il campo elettrico perpendicolare al canale ɛ x (y), all'interfaccia ossidosilicio nel silicio, può essere calcolato conoscendo la carica Q s (y) nel silicio: ɛ x (y) = Q s(y) ɛ s (33) V GS = Q s(y) C ox + 2ψ b + V (y) (34) Q s (y) = C ox (V GS 2ψ b V (y)) (35) oppure, alternativamente (viene la stessa cosa): Q s (y) = Q n (y) + Q w (y) = C ox (V GS V T H V (y)) + Si ottiene: (36) 2ɛ s qn A 2ψ b (37) Q s (y) = y (38) ɛ x (y) = y (39) 7

8 Svolgendo i conti otteniamo ɛ x (y = L) = mv/m, maggiore del campo elettrico lungo y nello stesso punto. ESERCIZIO 3 (DTE) 1) Descrivere il processo LOCOS con spacers per la fabbricazione di circuiti con transistori n-mos.[4] 2) Determinare il minimo spessore di ossido di campo che garantisca l'isolamento dei dispositivi, sapendo che N A = cm 3 e che la tensione di alimentazione massima del circuito è pari a 5 V.[3] 3) Sapendo che il secondo livello di interconnessioni (primo livello: poly) viene realizzato con un metallo con Φ M = 3 V, determinare il minimo spessore di ossido deposto per CVD (usare per l'ossido di campo lo spessore calcolato nel punto precedente).[3] SOLUZIONE 3 1) Si rimanda alla dispensa per una descrizione dettagliata del processo LOCOS con spacers. 2) La tensione di soglia V T H della struttura MOS parassita poly-ossidosilicio deve essere maggiore di 5 V. ψ B = V T ln ( ) NA n i = (40) Φ MS = E g 2q + ψ B = (41) Da questo segue: C ox = 2ɛs qn A 2ψ B V T H 2ψ B + Φ MS = F/m 2 (42) t ox minimo = ɛ ox C ox = 370 nm (43) 8

9 3) Basta ripetere gli stessi conti, considerando una Φ MS diversa: Φ MS = 3 χ + E g 2q + ψ B = (44) 2ɛs qn A 2ψ B C ox = = F/m 2 (45) V T H 2ψ B + Φ MS t ox minimo totale = ɛ ox C ox = 449 nm (46) da questo avremo che lo spessore di ossido CVD deve essere almeno =79 nm. ESERCIZIO 4 (DE) Per l'amplicatore in gura, il transistore Q 1 è un n + pn con β F > 300, il transistore M 1 è un n-mos (struttura MOS ideale), t ox = 30 nm, N A = cm 3, µ n = 800 cm 2 /Vs, W = 100 µm, L = 4 µm. 1) Calcolare il punto di riposo dei transistori. [4] 2) Calcolare i parametri dinamici (g m ed r d ) del transistore M 1. SUGGE- RIMENTO: per r d considerare L eff = L per V DS = V DSSat e calcolare L eff per V DS = 12 V.[4] 3) Calcolare i parametri dinamici ibridi del transistore bipolare, sapendo che r bb =2 kω, h fe 300, h re = 0. La resistenza di uscita è 10 volte quella del MOS.[2] SOLUZIONE 4 1) Per la tensione di soglia (è quella del secondo esercizio, a parte la Φ MS : C ox = ɛ ox = F/m 2 (47) t ox ( ) NA ψ B = V T ln = (48) n i V T H = 2ɛs qn A 2ψ B C ox + 2ψ B = 1.11 V (49) 9

10 Vcc 12 V R1 4k Rd 0.2 k Q1 Vu M1 R2 6k Re 2k Rs 0.2 k Figura 2: Circuito relativo all'esercizio 4 (DE) Per il punto di riposo: V B = 7.2 V (50) V E = 6.5 V (51) I E = 6.5 = 3.25 ma (52) 2 V CE = V CC V E = 5.5 V (53) I B = I E β F = 10.8 µa (54) Dall'ultima relazione I B << V CC /R 1 + R 2 = 1 ma, quindi il partitore pesante vericato. Per il transistore MOS, supponendo che sia in saturazione, possiamo scrivere 10

11 Vcc 12 V R1 4k Rd 0.2 k Q1 M1 Vu R2 6k Re 2k Rs 0.2 k la relazione (V G = V E ): I DS = W µ n C ox L (V G V S V T H ) 2 (55) V S R S = W µ n C ox 2L (V G V S V T H ) 2 (56) V S = 0.23 (5.39 V S ) 2 (57) Da cui si ottiene come unica soluzione valida V S = 2.26 V, con una corrente I DS = 11.3 ma. Da questo si ricava V DS = V CC I DS (R d + R s ) = 7.48 V > V GS V T H = 3.13 V. Avremo dunque per M 1 : Per il bipolare: V GS = 4.24 V I DS = ma V DS = 7.48 V > V GS V T H I C I E = 3.25 ma 11

12 I B = I C β min = 10.8 µa V BE V γ = 0.7 V V CE = 5.5 V Entrambi i transistori sono quindi polarizzati correttamente. 2) La resistenza r D del MOS è denita come: E quindi: 1 r d = I DS V DS VGS =cost 1 r d = I DS2 I DS1 V DS2 V DS1 Per semplicità scegliamo V DS1 = V DSSat = V GS V T H = 3.13 V, per cui la corrente è pari a quella calcolata sopra: I DS = ma già calcolata sopra con L eff = L = 4 µm). Per V DS2 scegliamo V DS2 = 12 V come suggerito dal testo. ( ) ND N A V 0DSusbs = V T ln = V (58) n 2 i V DP = V DS V P S = V DS V DSSat = = 8.87 V (59) 2ɛs W DP = (V 0DSubs + V DP ) = 1.13 µm (60) qn A Da questo possiamo ricavare la lunghezza eettiva del canale e la corrente I DS per V DS = 12 V: L eff = = 2.87 µm (61) I DS (V DS = 12) = µ n C ox W 2L eff (V GS V T H ) 2 = ma (62) E quindi la resistenza dierenziale di uscita risulta: (63) 1 = = (64) r d r d = 2000 kω (65) 12

13 Il guadagno g m risulta: 3) Avremo: g m = µ n C ox W L (V GS V T H ) = (66) r b e = V T I B = 2398 Ω (67) g m = h fe r b e = (68) r d = 20 kω (69) 13