V T = 1.2 V W / L = 20

Transcript

1 Esercizio 1 Fondamenti di Elettronica - AA 2002/ a prova - Recupero 18 febbraio 2003 Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio 1a) Dato il circuito in Fig. 1: a) Polarizzare e calcolare il guadagno di piccolo segnale Vout/Vin. b) E possibile aumentare il modulo del guadagno fino a 5 variando R? Giustificare la risposta e, in caso affermativo, calcolare R. c) E possibile aumentare il modulo del guadagno fino a 7 variando R? Giustificare la risposta e, in caso affermativo, calcolare R. d) Si assuma ora R=2kΩ. Mostrare che è possibile raddoppiare il modulo del guadagno, mantenendo costante la corrente di polarizzazione, cambiando (W/L) e la polarizzazione del gate. Calcolare i nuovi valori di (W/L) e di tensione di gate. V DD =3V V T = 1.2 V V in R 1 =1kW C Esercizio 2 R 2 =2kW R=2kW V out Fig. 1 µ n C OX = 90 µa / V 2 W / L = 20 C ùdato il circuito in Fig.2 a) In assenza del diodo, disegnare qualitativamente l andamento temporale di V out a regime quando il periodo del segnale in ingresso V in e T=100µs. b) Sempre in assenza del diodo, disegnare qualitativamente l andamento temporale di V out a regime quando il periodo del segnale in ingresso V in e T=1µs. (Suggerimento: qual è il valor medio di V out? ) c) Si consideri adesso la presenza del diodo. Disegnare l andamento temporale di V out in questo caso. (Si assuma il diodo ideale) C=1nF Esercizio 3 V in V out R=10kW Si consideri la cella elementare di memoria dinamica in Fig.3, l alimentazione è V dd =3V, C B è la capacità parassita della bit line. a) Si ricorda che la bit-line prima della lettura viene pre-caricata a V dd /2 (tensione iniziale su C B =V dd /2). Calcolare il valore finale dell uscita (espresso in Volt) quando nella cella è memorizzato il valore 0 e quando è memorizzato il valore 1. Si consideri l n-mos un interruttore ideale b) Nel caso in cui nella cella e' memorizzato uno 0, cambia il valore finale dell'uscita se si considera l'nmos con soglia V T =0.5 V? Giustificare la risposta. c) Perché è necessario il refresh periodico delle memorie dinamiche come quella schematizzata? (Rispondere sinteticamente, utilizzare al massimo 5 righe di testo formule incluse) V in 3V T t Fig. 2 V G bit line Esercizio 4 C S=25fF V out C B =1pF Fig. 3 Un processore a CMOS, operante a 650 MHz richiede 10 W di potenza. a) Considerando il circuito composto esclusivamente di porte CMOS che dissipano solo potenza dinamica, che valore di dissipazione di potenza ci si attende quando la frequenza di clock è ridotta a 260 MHz? b) Poiche il circuito, in realta, dissipa sia potenza dinamica che potenza statica (ossia quella dissipata da circuiti di servizio non commutanti, da correnti di perdita etc ), quando la frequenza viene effettivamente portata a 260 MHz, il valore di dissipazione scende a 5 W e non al valore precedentemente calcolato. Con i dati a disposizione determinare la potenza statica dissipata dal processore.

2

3

4

5 Fondamenti di Elettronica - AA 2002/ a prova - Recupero 18 febbraio 2003 Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio A3) Esercizio A Dato il seguente circuito, dove Vin e un segnale triangolare che varia tra 0V e 3V con frequenza 500 Hz: Vref R1 Vin R2 Vdd Vss Vout R1=1 kω R2=10 kω Vref=2V Vdd=5 V Vss=0 V 1) Determinare le soglie di scatto assumendo ideale l amplificatore operazionale e disegnare la caratteristica di trasferimento ingresso-uscita. (Si assuma che l uscita dell operazionale saturi alle tensioni di alimentazione). 2) Disegnare le forme d onda di ingresso e di uscita in un diagramma temporale quotato. 3) Assumendo per l amplificatore operazionale una corrente di bias entrante I bias =10µA e I offset =0A, determinare l effetto sui valori delle soglie di scatto. Esercizio B Si consideri il circuito che esegue il campionamento e la conversione A/D del segnale Vin(t)=0.2*sen(wt) [V] R 1 V in (t) 1 C 2 R2 T s V g n-channel C gd V g T hold C H V ADC clock n bit -2.5 V digital out R 1 =1 kω R 2 =10 kω C 2 =50 pf C H =1 nf 1) Determinare la funzione di trasferimento del blocco circuitale nel riquadro tratteggiato. Tracciare i diagrammi di Bode (modulo e fase) quotati della risposta in frequenza V out /V in (si assuma l amplificatore operazionale ideale ). 2) Si assuma che l amplificatore operazionale 1 abbia un prodotto guadagno-banda GBWP=1MHz. Determinare l effettiva banda passante del circuito nel riquadro tratteggiato. 3) Calcolare il numero di bit n del convertitore A/D che garantisca una risoluzione di almeno 1/2000 dell ampiezza picco-picco del segnale di ingresso V in (t). Con riferimento al segnale di ingresso, determinare l entita dell errore di quantizzazione. 4) Si determini la massima corrente di bias che puo avere l amplificatore operazionale 1 perche l effetto sull uscita sia minore di 0.1LSB. 5) Sapendo che per transire dalla fase di sample a quella di hold la V g passa da +10 V a 0 V, determinare il valore della capacità C gd affinchè il massimo errore dovuto all iniezione della carica sia pari a ½ LSB. 6) Si assuma che la R ON dell interruttore MOS sia pari a 100 Ω e che T sample sia pari 500 ns. Determinare l errore dovuto alla parziale carica di C H (espresso in unita LSB) se la massima corrente di uscita dell operazionale 1 vale a) I OUTmax =50 ma, b) I OUTmax =5 ma (considerare la massima variazione di tensione possibile su C H ). 7) Considerando il T hold pari a 300µs, determinare la minima frequenza di clock da fornire all ADC se e del tipo ad approssimazioni successive.

6

7

8