Page 1. Elettronica delle telecomunicazioni. f i. f r. f o. f u f u = (N/M) f u ETLCE - B5 08/03/ DDC 1

Transcript

1 Modulo Politecnico di Torino Facoltà dell Informazione Elettronica delle telecomunicazioni Anelli ad aggancio di fase (PLL) B5- Sintetizzatori, DDS, 4046» sintetizzatori a interi» sintetizzatori frazionari» sintesi digitale diretta (DDS)» PLL integrato tipo 4046 Contenuti del Gruppo B Principio di funzionamento del PLL Schema a blocchi, ordine, parametri, errore di fase, Circuiti per PLL Demodulatori di fase, circuiti a pompa di carica VCO e rumore di fase Applicazioni Demodulatori AM, FM, FSK, PSK Sintetizzatori interi e frazionari, sintesi digitale diretta (DDS) data recovery e sincronizzazione clock Laboratorio 3 e 4: Campi di cattura e mantenimento, sintetizzatore frazionario 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Contenuti di questa lezione (B5) Lezione B5 Sintetizzatori di frequenza sintetizzatori a interi e frazionari Sintesi digitale diretta (DDS) strutture e parametri per DDS struttura del 74HC4046 demodulatore a PFD, pompa di carica, VCO Riferimenti nel testo sintetizzatori e traslatori di frequenza sintesi digitale diretta Sintetizzatori di frequenza sintetizzatori a interi sintetizzatori frazionari Sintesi digitale diretta (DDS) principio della sitesi diretta strutture e parametri per DDS struttura del 74HC4046» demodulatore XOR» demodulatore a pompa di carica,» struttura del VCO 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Sintetizzatore di frequenza Sintetizzatore di frequenza a interi Ingresso: frequenza di riferimento Fr Divisore modulo N tra VCO (frequenza Fu) e DF Fi = Fr; Fu/N = Fo; frequenza di uscita Fu = N Fr Divisore modulo M su ingresso Fi = Fr/M; Fu/N = Fr/M; frequenza di uscita Fu = N/M Fr Unico riferimento per qualunque frequenza Sintonia digitale Rapporto tra interi f r f u f u = (N/M) f u f i f o 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Page DDC 1

2 Risoluzione di un sintetizzatore Tempo di assetto Risoluzione in frequenza legata a M e N variando N di 1 si cambia Fu della quantità Fo Esempio: generare frequenze da 100 MHz variabili con passo 100 khz (100 MHz, 100.1, 100.2,...), partendo da una Fr = 10 MHz M = 100: Fi = 100 khz» Fu = 100 MHz: N = 1000» Fu = 100,1 MHz: N = 1001» Fu = 100,2 MHz: N = 1002 Polo di F(s) ~ 10 khz, τ = 0,016ms Tempo di assetto F(s) è un filtro passa basso, uscita Vc varia lentamente transitorio esponenziale legato al polo di F(s) Esempio precedente (spaziatura 0,1%):» a regime entro 0,01 % dopo circa 9,2 τ = 0,150 ms Per rendere più veloce il transitorio lavorare con Fi e Fo più alte alzare il polo di F(s) aumenta il passo di canalizzazione peggiora la risoluzione 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Parametri di un sintetizzatore Sintetizzatori frazionari Parametri di un sintetizzatore Risoluzione in frequenza Tempo di assetto Una elevata risoluzione contrasta con un assestamento rapido alti M e N» basse Fi e Fo,» polo di F(s) a frequenza bassa (generalmente 1/10 Fi)» risposta lenta Come mantenere la risoluzione dividere per numeri decimali... Sintetizzatori frazionari: Variazione periodica di uno dei rapporti di divisione, generalmente tra N e N+1» Il rapporto effettivo dipende dal duty cycle della variazione» la FM residua determina rumore di fase e spurie (è possibile correggerle perchè la FM è nota) esempio numerico 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Esempio di sintetizzatore frazionario Calcolo frequenza di uscita Fvco = Fr*(N + K/F) K n di volte per cui divido per N+1 F K n di volte per cui divido per N In 1 (F periodi) divido K volte per N+1 divido per F-K volte per N totale P periodi P = K(F/(N-1)) + (F-K) (F/N) KFN + (F-K)F(N-1)/ (F 2 -KF)(N-1) = NF2 - F2 + KF 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Page DDC 2

3 Esempio numerico Lezione B5 Per realizzare 400 canali da 900 MHz 920 MHz spaziatura 50 khz assestamento entro 1 khz: circa 1 PPM di Fu Con sintetizzatore a interi Fi e Fo = passo di sintesi = 50 khz» Banda di F(s) = 5 khz, τ = 30 µs (circa)» Tempo di risposta pari a circa 14 τ = 420 µs Con sintetizzatore frazionario (20/21) Fi e Fo = 1 MHz» Banda di F(s) = 100 khz, τ = 1,6 µs» Assestamento entro 1 khz: circa 14 τ = 22 µs Sintetizzatori di frequenza sintetizzatori a interi sintetizzatori frazionari Sintesi digitale diretta (DDS) principio della sitesi diretta strutture e parametri per DDS struttura del 74HC4046» demodulatore XOR» demodulatore a pompa di carica,» struttura del VCO 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Sintesi digitale diretta Esempio di sintesi diretta - a Direct Digital Synthesis: DDS tabella con i campioni del segnale» ROM, RAM riempita con algoritmi HW o SW, la tabella viene esplorata ciclicamente segnale analogico ottenuto con conversione D/A per variare la frequenza si può cambiare» la cadenza di scansione» il passo di scansione Segnale a dente di sega tabella 0, 1, 2, 3, 4, 5,... 9 Puntatore ai campioni con addizionatore viene sommato il passo di scansione 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Esempio di sintesi diretta - b Esempio di sintesi diretta - c Segnale a dente di sega tabella 0, 1, 2, 3, 4, 5,... 9 segnale a step 2 0, 2, 4, 6, 8, 0, 2, 4, 6,... Segnale a dente di sega tabella 0, 1, 2, 3, 4, 5,... 9 segnale a step 2 0, 2, 4, 6, 8, 0, 2, 4, 6,... segnale a step 3 0, 3, 6, 9, 2, 5, 8, 1, 4,... segnale a step 5 0, 5, 1, 6, 2, 7, 3, 8, 4,... 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Page DDC 3

4 Struttura di un sintetizzatore Schema a blocchi di DDS Frequenza proporzionale allo step campioni/periodo = k /step frequenza campioni costante = Fc periodo = k / (Fc step) frequenza = Fc step/k Applicabile a qualunque forma d onda compressione nel tempo» non traslazione in frequenza! schede suono a wavetable Permette di generare direttamente segnali modulati Sintesi diretta con tecniche digitali Accumulatore di fase genera la sequenza di indirizzi per esplorare la tabella di campioni Sommatore (A) con registro di accumulo (R) Tabella campioni (sinusoide o altra forma d onda)» memoria (M), con eventuale interpolatore Convertitore D/A (C) E un sistema a dati campionati Filtro antialiasing di uscita (F) 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Schema a blocchi di DDS Modulazioni Inseribili direttamente in forma numerica AM moltiplicare i campioni in uscita (shift se per potenze di 2) FM variare il passo di scansione PM sommare una costante durante la scansione 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Modulazione AM con DDS Modulazione FM con DDS Modulazione di ampiezza (AM): moltiplicare i campioni in uscita (shift se per potenze di 2) Modulazione di frequenza (FM): variare il passo di scansione X Modulazione di frequenza Modulazione di ampiezza 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Page DDC 4

5 Modulazione PM con DDS Riduzione della tabella Modulazione di fase (PM): sommare una costante durante la scansione + Modulazione di fase Sfruttare le simmetrie esempio: sinusoide» semiperiodi: inversione di segno» quarti di periodo: inversione del verso di scansione Calcolare i campioni per valori di fase intermedi con interpolazione lineare ordine superiore su più campioni DAC nonlineare Segmenti con diversa pendenza e Vr 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC DAC nonlineare Parametri di un DDS La funzione sen(x) può essere realizzata dal DAC Approssimazione a segmenti Viene eliminata la ROM; l indirizzo generato dall accumulatore di fase va direttamente al DAC convertitore D/A nonlineare Risoluzione in frequenza risoluzione (N bit) dell accumulatore di fase solo gli MSBs vanno alla tabella Purezza spettrale in uscita legata alla risoluzione in ampiezza» num bit in uscita (ROM, DAC)» N bit, risoluzione 1/2N, 20 N log 2 = 6 N db Aliasing in uscita sistema a dati campionati, spettri multipli filtro passa-basso il uscita 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC DDS commerciale (AD7008) DDS commerciale (AD7008) Caratteristiche del DDS AD7008 accumulatore di fase a 32 bit due registri frequenza (cambio rapido step) secondo sommatore per modulazioni di fase puntatore alla tabella di forma d onda a 12 bit due canali paralleli con modulazione indipendente (sintesi componenti I/Q) campioni di uscita su 10 bit può realizzare direttamente modulazioni fase/ampiezza 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Page DDC 5

6 Lezione B5 PLL integrato tipo 4046 Sintetizzatori di frequenza sintetizzatori a interi sintetizzatori frazionari Sintesi digitale diretta (DDS) principio della sitesi diretta strutture e parametri per DDS struttura del 74HC4046» demodulatore XOR» demodulatore a pompa di carica,» struttura del VCO CD4046 serie 4000 CMOS (1970) frequenza massima K MHz due Demodulatori di Fase 74HC4046 serie 74HC (1990) frequenza massima K 10 MHz tre Demodulatori di Fase 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Caratteristiche particolari Schema a blocchi PLL per segnali digitali e analogici realizzato con tecnologie digitali accetta in ingresso segnali Analogici oppure Digitali Scelta del DF più adatto a segnali/applicazione XOR, FF, PFD + pompa di carica (guadagno ) Filtro esterno scelta R-C, R-R-C,... Anello apribile inserimento di divisori permette di realizzare sintetizzatori Possibilità di inserire divisori tra VCO e DF Componenti del VCO Scelta tra diversi demodulatori di fase Filtro di anello esterno 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Circuito di ingresso Demodulatori di fase Segnali A trasformati in D si perde informazione!! Comparatore con soglia a Vdd/2 (circa) inverter con reazione Vi = Vo punto di funzionamento collocato automaticamente a cavallo della soglia Ingresso con accoppiamento capacitivo (esterno) XOR segnali con DC 50% aggancio con θe = π/2 Circuito sequenziale asincrono PFD duty cycle qualsiasi uscita 3-S (pompa di carica), guadagno di anello infinito aggancio con θe = 0 Flip Flop trasforma le transizioni in impulsi duty cycle qualsiasi aggancio con θe = π/2 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Page DDC 6

7 Demodulatori di fase Demodulatori di fase DF a XOR segnali con duty cycle 50 % (o quasi) DF a PFD duty cycle qualsiasi guadagno infinito (pompa di carica) Vc è una tensione continua con ondulazione Vc è una tensione costante; varia solo quando varia l errore di fase 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Demodulatori di fase VCO del 4046 DF a Flip Flop duty cycle qualsiasi (usa le transizioni) guadagno finito Componenti esterni: R1, R2, C Vc è una tensione continua con ondulazione R1 R2 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Parametri del VCO Caratteristica f(vc) Circuito I- C V = I t /C» tempo di carica inversamente proporzionale alla corrente F = K I» frequenza proporzionale alla corrente Controllo di pendenza con R1 Controllo della frequenza iniziale con R2 f I = I1 + I2 I1 =Vc/R1» Corrente legata alla tensione di controllo Vc» Determina la variazione di frequenza R2 R1 I2 = Vdd/R2» Corrente costante» Determina un offset di frequenza (freq iniziale) Vc 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Page DDC 7

8 Esercitazione di laboratorio 4 Sommario lezione B5 PLL integrato tipo CD 4046: verifica dei campi di aggancio e mantenimento realizzazione di sintetizzatore Funzionamento del PLL 1) Caratteristica del VCO 2) Campo di cattura e di mantenimento Sintetizzatori 3) Moltiplicatore di frequenza (divisore con CD 4029) 4) Sintetizzatore con moltiplicazione modulo M 5) Sintetizzatore a interi M/N 6) Sintetizzatore frazionario Sintetizzatori sintetizzatori a interi sintetizzatori frazionari Sintesi digitale diretta principio del DDS parametri di un DDS struttura del CD 4046 demodulatore a PFD, pompa di carica e VCO Esercitazione di laboratorio 08/03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Verifica lezione B4 Prossima lezione (B6) Quali sono i vantaggi dei sintetizzatori frazionari? Nel cambio di canale, è più veloce un sintetizzatore o un DDS? Come si può introdurre una modulazione di fase in un DDS? Demodulatori PSK aggancio di segnali modulati in fase Recupero dati/clock trasmissioni seriali veloci Risincronizzazione del clock moltiplicatori di frequenza, sincronizzazione con DLL Esercizi Riferimenti nel testo Sincronizzatori e separatori dati/clock moltiplicazione e risincronizzazione del clock /03/ ETLCE - B DDC 08/03/ ETLCE - B DDC Page DDC 8