a) Calcolare (entro una approssimazione del 5%) il valore di R1 richiesto per ottenere una corrente di collettore di 4 ma.

Transcript

1 Esercizio 1 R2 = 1,5 kω Re = 1,2 kω Rc = 1 kω RL = 1,8kΩ Val = 12 V hfe > 500 R1 Rc C3 V AL C1, C2 e C3 hanno reattanza trascurabile alla frequenza di lavoro C1 RL Nota: il circuito è un amplificatore base comune (CB). Polarizzazione e funzionamento per il segnale sono analoghi a quelli di un circuito a emettitore comune (CE). Nel CE la Vi viene applicata direttamente come Vbe; nel CB Vi va sulla giunzione BE con inversione di segno (Vbe = - Vi). Si possono utilizzare tutti i risultati ottenuti per l emettitore comune. Vi C2 R2 Re Ve Vu a) Calcolare (entro una approssimazione del 5%) il valore di R1 richiesto per ottenere una corrente di collettore di 4 ma. La caduta su Re è di 1,2 k * 4 ma = 4,8 V, quindi la tensione di base determinata dal partitore R1/R2 deve essere di 4,8 V + Vbe = 5,4 V. La corrente in R2 è Ir2 = 5,4 V/1,5 k = 3,6 ma. La corrente di base massima è pari a 4 ma/500 = 8 µa; dato che è richiesta una approssimazione del 5%, possiamo trascurare questa corrente rispetto a quella che scorre nel partitore R1/R2. Con questa pprossimazione in R1 e R2 scorre la stessa corrente, e quindi R1 = (12 5,4) / Ir2 = 1,83 k b) Calcolare la dinamica massima di uscita, con il carico RL collegato. Conviene calcolare prima la dinamica a vuoto, e successivamente applicare il carico RL e ripartire la dinamica a vuoto tra la resistenza di uscita (Rc) e RL. A vuoto (senza RL) la tensione di uscita Vuv può variare dalla tensione di alimentazione alla tensione di emettitore + 0,5 V circa (margine della Vce per evitare la saturazione del transistore). Vuv = 12 (4,8 + 0,5) = 6,7 V (accettabili anche margini più ampi, ad esempio 1 V) Collegando il carico RL questa tensione viene ridotta dalla partizione tra Rc e la RL: Vu = Vuv RL/(Rc+RL) = 6,7 V * 1,8k / 2,8k = 4,3 V DDC -ETLCEscris4abis5-22/04/ :06 AM 1

2 c) Tracciare lo spettro del segnale di uscita (fondamentale a 0dB), per un segnale di ingresso sinusoidale di 50 mvefficaci (ricavare i valori non presenti nella tabella con interpolazione lineare). A 50 mveff corrispondono 70,7 mv di picco. L ampiezza normalizzata x vale: x = 70,7/26 = 2,72 Dalla tabella si ricavano I2/I1e I3/I1 per x = 2 e x = 3. x 2I1/I0 2I2/I0 2I3/I0 I2/I1 I3/I Calcolo dei valori di I2/I1 e I3/I1 (x=2,72) per interpolazione I2(2,7)/I1(2,7) = I2(2)/I1(2) + (I2(3)/I1(3) - I2(2)/I1(2))*0,7 = 0,433+0,135 * 0,7 = 0,527 >> -5,5 db I3(2,7)/I1(2,7) = I3(2)/I1(2) + (I3(3)/I1(3) I3(2)/I1(2))*0,7 = 0,134+0,109 * 0,7 = 0,210 >> -13,5 db d) In parallelo a Rc viene collocato un circuito risonante accordato sulla III armonica del segnale di ingresso. Calcolare il Q richiesto per ottenere in uscita la III armonica con purezza spettrale di 40 db, con l'ingresso indicato al punto c). La verifica deve essere fatta tra III armonica e II armonica, e tra III arm. E fondamentale (non sono disponibili i dati per fare una verifica anche per la IV arm.). La III armonica è 13,5 db sotto la fondamentale (risultato punto c); per ottenre una separazione di 40 db il circutio risonante deve attenuare la fondamentale di ,5 = 53,5 db, corrispondenti a un rapporto 473. Applicando la relazione approssimata per i rapporti tra Z a frequenze diverse (k = 3): Z(3f) / Z(f) = Qa 3 1/3 = 473 Qa = 473 / 2,67 = 177,4 Analogo calcolo deve essere fatto per la II armonica; qui la separazione (tra III e II armonica di corrente) è di 13,5 5,5 = 8 db, e quindi serve una attenuazione di 48, db, corrispondenti a 252. Z(3f) / Z(2f) = Qb 3/2 2/3 = 251 Qb = 251 / 0,833 = 301 La condizione più restrittiva è sulla II armonica; il Q minimo richiesto è pari a 301. Errori più frequenti: - calcolare il Q prendendo come riferimento la fondamentale - non sommare correttamente le attenuazioni DDC -ETLCEscris4abis5-22/04/ :06 AM 2

3 Esercizio 2 Un PLL ha campo di mantenimento da 200 a 240 MHz, DF a XOR CMOS con alimentazione di 6 V, segnale di ingresso con duty cycle 20% e segnale del VCO con duty cycle del 50%. La costante del VCO è Ko = 200 Mrad/V. a) Calcolare il valore della costante Kd (definita da Vd = Kd θe, con θe espresso in radianti), e determinare il campo di θe di corretto funzionamento del DF. La costante Kd non dipende dal campo di funzionamento, quindi Kd = Val/π = 6/3.14 = 1,91 V/rad Partendo da segnali Vi e Vo con transizione L-H allineata, per spostamenti del fronte di Vi da 0 fino al 30% del periodo (caso A in figura) non si ha variazione del valor medio di Vd. Al 30% il fronte H-L della Vi è allineato con il fronte H-L della Vo (caso B), e ulteriori traslazioni fanno variare il valor medio di Vd. C La variazione prosegue fino a quando il fronte L-H di Vo si porta al 50% del periodo (posizione C). Il campo di variazione utile corrisponde agli sfasamenti compresi tra il 30% e il 50% del periodo, pari a un intervallo di 0,2 * 2π = 1,26 rad. V i V o A B 30 2π θ e b) Calcolare il guadagno in continua F(0) richiesto al filtro di anello per ottenere una θe massima di 0,1 rad agli estremi del campo di mantenimento. Lo scostamento di frequenza degli estremi rispetto alla frequenza centrale è di 20 MHz. ω = Ko Vc; in condizioni stazionarie Vc = Vd * F(0); Vd = Kd θe, quindi ω = Ko Kd F(0) θe 2π 20 Mrad/s = 200 Mrad/V 1,91 V/rad F(0) 0,1 rad F(0) = 2π/1,91 = 3,29 c) Il VCO ha caratteristica lineare. Determinare la posizione del polo del filtro di anello in modo da ottenere un campo di cattura da 210 a 230 MHz. Il campo di mantenimento, di ampiezza 40 MHz corrisponde all escursione completa della Vd. Il campo di cattura ha ampiezza di 20 MHz, quindi la corrispondente escursione della Vd è metà di quella massima. Il filtro di anello deve quindi dimezzare (-6dB) la Vd alla frequenza di 10 MHz (scostamento corrispondente a metà del campo di cattura). Per questo il polo deve essere collocato a 5 MHz (una ottava al di sotto della frequenza che deve essere attenuata di 6 db). In alternativa, si può calcolare la Vc necessaria per ottenere uno scostamento pari al campo di cattura (Vc1): ω = 2 π 10 = 62,8 Mr/s ; Ko = 200 Mr/v; Vc1 = 62,8/200 = V La tensione necessaria per portare il VCO al limite del campo di mantenimento, sempre calcolata attraverso il Ko, è Vc2 = 0,628 V, pari a Vc1/2. Questo conferma che il polo del filtro di anello deve essere collocato una ottava sotto 10 MHz, cioè a 5 MHz. Queste considerazioni sono relative alla Vc, quindi indipendenti dal guadagno del filtro di anello. Grazie al guadagno in continua del filtro, il DF lavora su un intervallo ridotto di θe (+- 0,1 rad). DDC -ETLCEscris4abis5-22/04/ :06 AM 3

4 d) Progettare un circuito per il filtro di anello con F(0) = 5 e polo a 8 MHz ulilizzando un amplificatore operazionale. Il filtro deve avere una resistenza di ingresso di 1 kω. Indicare il prodotto guadagno*banda (GB) richiesto per l A.O. Un circuito che soddisfa queste richieste è un amplificatore di tensione invertente con: Ri = 1 kω, Rf = 5 kω 8 MHz => 50,3 Mrad/s, τ = 19,9 ns = Rf Cf; Cf = 19,9 ns/5k = 3,98 pf E richiesto un guadagno equivalente di 5 fino a 8 MHz, quindi (per risposta con -3dB a 8MHz), GBminimo = 40 MHz. Errori più frequenti - Kd calcolato come Val/(intervallo θe utile) - Posizione del polo di F(s) determinata valutando il rapporto tra la tensione Vc richiesta per portare il VCO all estremo del campo di cattura, e la tensione massima fornibile dal DF (il circuito utilizza solo una parte della possibile escursione di θe). - Posizione del polo di F(s) determinata usando Vc e Vd, senza tener conto del guadagno F(0). DDC -ETLCEscris4abis5-22/04/ :06 AM 4

5 Esercizio 3 Un sistema di conversione A/D ha 10 canali, ciascuno con segnale utile nella banda dalla continua fino a 50 khz, e densità spettrale di potenza costante fino a 1 MHz. Il convertitore A/D è di tipo pipeline, formato da quattro stadi da 3 bit ciascuno a) Tracciare lo schema a blocchi del convertitore A/D, indicando la precisione richiesta per ciascun blocco elementare, e determinare il tempo di conversione equivalente Tc e il tempo di latenza Tlat usando in ciascuno stadio: - convertitori A/D con tempo di conversione di 120 ns; - da convertitori D/A con di tempo di assetto di 70 ns; - S/H con tempo di acquisizione di 100 ns. Schema a blocchi a lato La struttura a pipeline sovrappone le operazioni dei vari stadi, quindi il tempo di conversione equivalente è Tc = 120 (A/D) + 70 (D/A) (S/H) = 290 ns. Per generare tutti i bit corrispondenti ad un campione sono necessari 4 passi (corrispondenti agli stadi del pipeline). Il tempo di latenza è A MSB,. MSB D/A - 3bit (D11 D9) S/H D8, D7, D6 + D/A - 3bit Tlat = Tc + Tc + Tc + Tc' Il tempo di conversione dell'ultimo stadio è dato dal solo tempo di conversione dell'a/d (non sono presenti D/A e S/H. Quindi: Tlat = 290 * = = 990 ns 8 S/H D5, D4, D3 + D/A - 3bit Il ciclo completo sui 10 canali richiede Ts = 10 * Tc = 2900 ns, quindi la massima cadenza di campionamento è: Fs = 1/Ts = 345 ks/s. Convertitore A/D 12 bit pipeline 4 celle da 3 bit S/H 8 D2, D1, D0 b) Il S/H ha un jitter di campionamento di 2 ns. Determinare il relativo errore in ampiezza (in % S), e il rapporto SNRj = (potenza di segnale)/(potenza dell errore dovuto al jitter di campionamento). L errore dovuto al jitter di campionamento è Vej = Tj * SRmax = Tj * ωmax * S/2 Vej = 2 ns * 2 π 50 krad/s * S/2 = S = 0,0314 % S (valore picco-picco dell errore di jitter) SNRj può essere calcolato come 20 log 10 fondoscala/errore = 70,06 db E però più corretto (ed esplicitamente richiesto nella domanda) calcolarlo come rapporto tra potenze: SNRa = Ps/Perrorejitter. Con segnale sinusoidale di ampiezza tale da coprire la dinamica (S): Ps = S 2 /8 L errore di jitter ha distribuzione costante, quindi Pej = Vel 2 /12 = ( S) 2 /12 SNRj = Ps/Pej = 12 /( 8 * ( ) 2 ) = 15, =>> 71,8 db DDC -ETLCEscris4abis5-22/04/ :06 AM 5

6 c) Determinare il numero effettivo di bit (ENOB), tenendo conto dell errore di quantizzazione e del jitter di campionamento, con un rapporto segnale/rumore di aliasing SNRa = 52 db. La potenza del rumore totale è somma delle potenze dei singoli errori. Esprimendo gli SNR come rapporti (non in db), si ha 1/SNRt = 1/SNRa + 1/SNRj + 1/SNRq SNRa = 52 db ; 1/SNRa = 6, ; SNRq = 73,76 db; 1/SNRq = 42, ; SNRj = 71,8 db; 1/SNRj = 65, /SNRt = ( ,1 + 65,8)10-9 = 6, ; 10 log 10 6, = -51,9 db ENOB = (51,9 1,76)/6 = 8,36 bit Il conteggio fatto sulle ampiezze, cioè sul valore di picco dell errore, fornisce un ENOB più basso: Etot = Ealiasing + Equantizz + Ejitter Etot = S/398 + S/ S/3890 = 2, S S/Etot = 336 ; 20 log = 50,5 db ENOB = (50,5 1,76)/6 = 8,13 bit d) Quale è la cadenza di clock richiesta per ottenere lo stesso SNRq da un convertitore A/D differenziale a 1 bit operante sul singolo canale (convertitore non adattativo). Per 12 bit S/Ad = 2 12 = 4096; Per un convertitore differenziale la dinamica è data da γ/2 < V < γ/(ωtck) = Fck γ/ω V è il valore di picco, e al limite superiore della dinamica corrisponde a metà del fondo scala S, quindi V = S/2. Il rapporto tra minimo livello di quantizzazione (Ad, ovvero γ) e fondo scala (S = 2V = 2 Fck γ/ω) è S/Ad = (2 Fck γ/ω) / γ = 4096; da cui Fck = 4096 ω / 2 = 2048 * 2π * 50 khz = 643 MHz Errori più frequenti - struttura del convertitore pipeline (guadagno tra stadi, numero di bit/stadio) - errore di jitter riferito (come rapporto tra tensioni) a S/2 anziché a S - somma degli errori (sommare errori in tensione e rapporti tra potenze) DDC -ETLCEscris4abis5-22/04/ :06 AM 6

7 Tabella dei risultati () Dom. Risultato non scrivere in questa parte 1a R1 = 1,83 k 1b Dinamica di uscita =...4,3.Vpp 1c II arm.:...- 5,5.dB III arm:..- 13,5 db 1d Qmin = a Kd = 1,91 V/rad Campo di funzionamento: (0,3 0,5)2π 2b F(0)min =...3,29 2c 2d Polo della F(s) per F =...5 MHz Schema e valori sul foglio 3a Schema sul foglio; Tc =..290 ns. Tlat = 990 ns 3b Errore =.0,0314% S; SNRj =..71,8 db 3c 3d ENOB = 8,36 bit (con somma potenze) Fck = 643 MHz Tabella dei risultati (valori B) Dom. Risultato non scrivere in questa parte 1a R1 = 2,02 k 1b Dinamica di uscita =.4,85.Vpp 1c II arm.:.- 4,63.dB III arm:.- 11,52.dB 1d Qmin = 407 2a Kd =..1,59 Campo di funzionamento: (0,2 0,5)2π 2b F(0)min =...4,38.. 2c 2d 3a Polo della F(s) per F =..7,5 MHz Schema e valori sul foglio Schema sul foglio; Tc =..290 ns. Tlat = 970 ns 3b Errore =.0,0377 % S; SNRj =..70,2.dB 3c ENOB = 7,7 bit (con somma potenze) 3d Fck = 257 MHz. DDC -ETLCEscris4abis5-22/04/ :06 AM 7