Monolithic Memories PAL. Dispositivi programmabili con matrice OR fissa e matrice AND programmabile I 1 I 2 PROGR. I 3 O 1 O 2 O 3 O 4 FISSA
|
|
- Amerigo De Marco
- 5 anni fa
- Visualizzazioni
Transcript
1 Monolithic Memories PAL Dispositivi programmabili con matrice OR fissa e matrice AND programmabile I 1 I 2 PROGR. I 3 O 1 FISSA O 2 O 3 O 4 1
2 Caratteristiche Ciascun dispositivo si distingue per: n pin ingresso n pin uscita n pin I/O n termini prodotto su ciascuna uscita n di flip-flop (PAL REGISTERED) polarità delle linee PALASM Il PALASM è uno strumento per la programmazione di dispositivi PAL. Comprende: dispositivo che brucia le connessioni della matrice AND della PAL software per simulazione funzionamento PAL e programmazione del dispositivo di bruciatura 2
3 PALASM - Software La specifica di come programmare un dispositivo e verificarne il funzionamento è effettuata attraverso un design file. Il design file viene elaborato dal software palasm in due passi: Verifica di sintassi ed assemblaggio: verifica la correttezza delle specifiche e la loro compatibilità con la PAL scelta Simulazione: simula il funzionamento del dispositivo per prefissate combinazioni di ingressi Design Design file file Verifica di sintassi ed assemblaggio Simulazione PALASM - Software Il design file è un file di testo (estensione PDS, Pal Design Specification) in cui sono specificati: Dati sul progetto (opzionali: se assenti causano warnings) Tipo di dispositivo PAL da usare Dichiarazione simboli di linea Equazioni che legano ingressi e uscite Specifiche di simulazione Title Pattern 4 bit counter counter.pds CHIP GATES PAL16RP4 ; PINS CLK EN RS NC NC NC NC NC NC GND ; PINS /OC NC NC D C B A NC NC VCC EQUATIONS D := /D*/RS*EN + /RS*/EN*D C := /C*D*/RS*EN + C*/D*/RS*EN + /RS*/EN*C SIMULATION TRACE_ON A B C D EN RS OC CLK SETF /EN RS OC CLOCKF CLK TRACE_OFF 3
4 DESIGN FILE - Dati Title PROVA DI ESEMPIO Pattern prova.pds Revision v 2.1 Author Bart Simpson Company DSI Date 27 nov DESIGN FILE - Tipo CHIP prova PAL12H6 4
5 DESIGN FILE - Dichiarazione La specifica delle equazioni richiede che a ciascun pin della PAL venga assegnato un simbolo. Per questo si specifica una sequenza di simboli, uno per ogni pin del dispositivo. A B GND??? ??? VCC D C DESIGN FILE - Dichiarazione Per esempio, per un dispositivo con 6 pin si potrebbe avere: A B GND C D VCC In questo modo il pin 1 viene associato al simbolo A, il pin 2 al simbolo B... Simboli dedicati: GND VCC OC CLK NC Per ogni pin deve comparire un simbolo (al limite NC) 5
6 DESIGN FILE - Dichiarazione Per rendere il file più leggibile si sfrutta la possibilità di inserire dei commenti: tutto ciò che su una linea segue un carattere ; è un commento. ; A B GND ; C D VCC A B GND C D VCC DESIGN FILE - Equazioni Le equazioni specificano il legame logico tra linee di uscita e linee ingresso (e I/O) Operatori: = Assegnazione uscita combinatoria := Assegnazione uscita registered + OR * AND / NOT :+: XOR (da usare solo su dispositivi provvisti di porte XOR) 6
7 DESIGN FILE - Equazioni EQUATIONS C = A * B ; funzione AND D = A + B ; funzione OR Attenzione: i pin di ingresso non possono comparire a sinistra del segno = DESIGN FILE - Simulazione Attraverso la simulazione si ha la possibilità di impostare il valore delle linee di ingresso e verificare il valore assunto dalle linee di uscita in funzione delle equazioni specificate. Questo consente di verificare il funzionamento del dispositivo prima di procedere alla sua effettiva (ed irreversibile) programmazione. 7
8 DESIGN FILE - Simulazione TRACE_ON : specifica le linee da monitorare SETF simbolo : pone ad 1 il valore della variabile di ingresso simbolo Per assegnare 1 ad A: SETF A Per assegnare 0 ad A: SETF /A CHECK simbolo : Verifica che il valore della variabile simbolo sia 1 Per verificare che A sia 1: CHECK A Per verificare che A sia 0: CHECK /A DESIGN FILE - Simulazione SIMULATION TRACE_ON A B C D SETF A B CHECK C D SETF /A B CHECK /C D SETF /A /B CHECK /C /D TRACE_OFF 8
9 DESIGN FILE - Simulazione Il comando CLOCKF CLK induce un impulso di clock. Con i seguenti comandi si inducono 4 impulsi di clock consecutivi: FOR I:=1 TO 4 DO BEGIN CLOCKF CLK END Esempio - 1 Programmare una PAL in modo che dati due ingressi A e B fornisca le seguenti uscite: A negato AND logico tra A e B OR logico tra A e B AND logico tra A negato e B negato OR logico tra A negato e B negato XOR logico tra A e B 9
10 Esempio - 1 Quale PAL scegliere? Almeno due ingressi Almeno 6 uscite PAL12H6 Pin 1~9, 11, 12, 19 INGRESSI Pin 13~18 USCITE Pin 10 GND Pin 20 VCC Esempio - 1 Con l applicazione NOTEPAD (Start Programmi Accessori Notepad) creare il design file C:\ PALASM2\ GATES.PDS Dati generici: Tipo: Title Pattern basic gates gates. pds CHIP GATES PAL12H6 10
11 Dichiarazioni: Esempio - 1 ; PINS A B NC NC NC NC NC NC NC GND ; PINS NC NC C D E F G H NC VCC Equazioni: EQUATIONS Esempio - 1 C = /A D = A*B E = A+B F = /A*/B G = /A+/B H = /A*B + A*/B 11
12 Esempio - 1 Simulazione: SIMULATION TRACE_ON A B C D E F G H SETF A B CHECK /C D E /F /G /H SETF A /B CHECK /C /D E /F G H SETF /A B CHECK C /D E /F G H SETF /A /B CHECK C /D /E F G /H TRACE_OFF Esempio - 1 Salvare il file nella directory c:\ palasm2 con nome gates.pds Aprire una finestra DOS lanciando il comando cmd.exe (dal menù principale, opzione esegui) Portarsi nella directory c:\ palasm2 ed eseguire palasm 12
13 Esempio - 1 Esempio
14 Esempio Eventuali messaggi di errore o warning sono scritti nel file c:\ palasm2\ menu.log Esempio
15 Esempio - 1 Esempio - 2 Programmare una PAL in modo da realizzare un contatore a 4 bit. Oltre alle 4 uscite si vogliono un ingresso di ENABLE (EN) ed uno di RESET (RS) 15
16 Esempio - 2 Quale PAL scegliere? Almeno due ingressi Almeno 4 uscite registered PAL16RP4 Pin 1 Pin 2~9 Pin 14~17 Pin 11 Pin 12,13,18,19 Pin 10 Pin 20 CLK INGRESSI I/O REG. OE I/O GND VCC Esempio - 2 Creare con NOTEPAD il file c:\ palasm2\ counter. pds Dati generici: Tipo: Title Pattern 4 bit counter counter. pds CHIP GATES PAL16RP4 16
17 Dichiarazioni: Esempio - 2 ; PINS CLK EN RS NC NC NC NC NC NC GND ; PINS /OC NC NC D C B A NC NC VCC Esempio - 2 Equazioni. Passo 1: trascuriamo EN ed RS Una generica cifra deve essere 1 se al passo precedente è 0 e tutte quelle meno significative 1 oppure se al passo precedente è 1 ed almeno una delle meno significative è 0 D := /D C := /C*D + C*/D B := /B*C*D + B*/C + B*/D A := /A*B*C*D + A*/B + A*/C + A*/D 17
18 Esempio - 2 Equazioni. Passo 2: gestiamo RS D := /D*/RS C := (/C*D + C*/D)*/RS B := (/B*C*D + B*/C + B*/D )*/RS A := (/A*B*C*D + A*/B + A*/C + A*/D)*/RS Esempio - 2 Equazioni. Passo 3: gestiamo EN D := /D*/RS*EN + /RS*/EN*D C := (/C*D + C*/D)*/RS*EN + /RS*/EN*C B := (/B*C*D + B*/C + B*/D)*/RS*EN + /RS*/EN*B A := (/A*B*C*D + A*/B + A*/C + A*/D)*/RS*EN + /RS*/EN*A 18
19 Esempio - 2 Equazioni in forma somma di prodotti: EQUATIONS D := /D*/RS*EN + /RS*/EN*D C := /C*D*/RS*EN + C*/D*/RS*EN + /RS*/EN*C B := /B*C*D*/RS*EN + B*/C*/RS*EN + B*/D*/RS*EN + /RS*/EN*B A := /A*B*C*D*/RS*EN + A*/B*/RS*EN + A*/C*/RS*EN + A*/D*/RS*EN + /RS*/EN*A Esempio - 2 Simulazione: SIMULATION TRACE_ON A B C D EN RS OC CLK SETF /EN RS OC CLOCKF CLK SETF /EN /RS FOR I := 1 TO 3 DO BEGIN CLOCKF CLK END SETF EN /RS FOR I := 1 TO 2 DO BEGIN CLOCKF CLK END SETF EN RS FOR I := 1 TO 5 DO BEGIN CLOCKF CLK END TRACE_OFF 19
20 Esempio - 2 Esercizio - 1 Realizzare un rilevatore per la sequenza: Verificarne il funzionamento per la sequenza
21 Esercizio - 2 Sintesi di un circuito sincrono con un ingresso di RESET e le seguenti uscite: Y 1 Y 2 Y 3 T 1 T 2 21
Esercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Combinatorie & Complementi sulle Reti Combinatorie Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico
DettagliEsercitazione di Elettronica Per la Telematica. Trasmettitore BPSK
Esercitazione di Elettronica Per la Telematica Proff. C. Abbate, F. Iannuzzo - A.A. 2013/2014 Trasmettitore BPSK In questa esercitazione si realizzerà un trasmettitore BPSK. Il progetto da implementare
DettagliReti Logiche Appello del 1 marzo 2011
Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi prof.ssa Cristiana Bolchini Esercizio n. 1 Si consideri la macchina sequenziale sincrona a
DettagliTutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica
Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori
DettagliEsercitazioni di Reti Logiche. Lezione 4
Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi
DettagliReti Logiche A II Prova - 2 marzo 2009
Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi Reti Logiche A II Prova - 2 marzo 2009 Matricola prof.ssa Cristiana Bolchini Cognome Nome Istruzioni
DettagliUn contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso
ontatori binari Un contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso L impulso di ingresso o impulso di conteggio può coincidere
Dettaglicircuiti combinatori Esercitazioni su Algebra Booleana: funzioni logiche di base Algebra booleana: equazioni
Esercitazioni su circuiti combinatori Salvatore Orlando & Marta Simeoni Algebra Booleana: funzioni logiche di base NOT (complemento): l uscita è il complemento dell ingresso A A 0 1 1 0 NAND A B (A B)
DettagliCostruzione di. circuiti combinatori
Costruzione di circuiti combinatori Algebra Booleana: funzioni logiche di base OR (somma): l uscita è 1 se almeno uno degli ingressi è 1 A B (A + B) 0 0 0 0 1 1 1 0 1 1 1 1 AND (prodotto): l uscita è 1
DettagliPrefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...
Indice Prefazione del Prof. Filippo Sorbello........................... VII Prefazione del Prof. Mauro Olivieri............................ Prefazione degli autori.........................................
DettagliEsercitazioni su circuiti combinatori
Esercitazioni su circuiti combinatori Salvatore Orlando & Marta Simeoni Arch. Elab. - S. Orlando - 1 Algebra Booleana: funzioni logiche di base OR (somma): l uscita è 1 se almeno uno degli ingressi è 1
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliCIRCUIT MAKER. Il laboratorio Virtuale di Elettronica. Utilità: Progettazione di circuiti. Esecuzione di simulazioni
CIRCUIT MAKER Il laboratorio Virtuale di Elettronica Utilità: Progettazione di circuiti Esecuzione di simulazioni 1 La barra dei comandi 1. Crea un nuovo schema Apre uno schema esistente Salva lo schema
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliReti Logiche A Prova di giovedì 3 febbraio 2005
olitecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof.ssa Cristiana Bolchini prof. Fabrizio Ferrandi Reti Logiche A rova di giovedì febbraio 005 Matricola Cognome Nome
DettagliEsercizio 1. Sintesi ottima SP e NAND
Esercizio Sintesi ottima SP e NAND x x 0 x 00 3 x 2 00 0 0 0 0 0 0 0 x 4 = 0 X x 0 x 00 3 x 2 00 0 0 0 x 4 = U = x 4 x 2 + x 4 x 3 x + x 2 x x 0 + x 3 x x 0 + x 4 x 3 x 0 + x 3 x 2 x x 0 U nand = (x 4
DettagliComponenti notevoli combinatori
Corso di Laurea in Informatica Componenti notevoli combinatori Architettura dei Calcolatori Prof. Andrea Marongiu andrea.marongiu@unimore.it Anno accademico 2018/19 Demultiplexer / Decoder (1/2) Il demultiplexer
DettagliMisure e Sistemi Microelettronici (MSM) Sistemi
Misure e Sistemi Microelettronici (MSM) Sistemi Prof. Stefano Bertazzoni I semestre II emisemestre dal 24-11-08 al 29-01-09 Lunedì ore 13.30 15.45 Giovedì ore 14.00 16.15 Aula 4 NE Aula 2 NE Ricevimento
DettagliPORTE LOGICHE. Si effettua su due o più variabili, l uscita assume lo stato logico 1 se almeno una variabile di ingresso è allo stato logico 1.
PORTE LOGICHE Premessa Le principali parti elettroniche dei computer sono costituite da circuiti digitali che, come è noto, elaborano segnali logici basati sullo 0 e sull 1. I mattoni fondamentali dei
DettagliRegistro a 4 bit P 1 D P 1 D C 0
ESERCITAZIONE 7 Sommario Linguaggio di descrizione a livello RT rogetto a livello RT. Livello a trasferimento tra registri (segue).. Registri Gli elementi di memoria a livello RT sono i registri. I registri
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 Rappresentazione dell'informazione I calcolatori
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliEsercizio 1 Domanda 1
Esercizio 1 Domanda 1 R, P D 0, 1 0 0, 0 0 0, 0 0 A B C 1, 0 0 1, 0 1 F 0, 0 1 1, 0 0 E 0, 1 1 D -, 0 1 Esercizio 1 Domanda 2 S n R=0 R=1 A A, 10 -,- B C, 00 A, 00 C A, 00 D, 01 D E, 11 -,- E F, 01 A,
Dettaglia) Si scriva la tabella ingressi-uscite e per ogni mintermine individuato si scriva la forma algebrica corrispondente:
ARCHITETTURA DEI CALCOLATORI E SISTEMI OPERATIVI - ESERCIZI DI LOGICA. 30 OTTOBRE 2015 ESERCIZIO N. 1 LOGICA COMBINATORIA Si progetti in prima forma canonica (SoP) una rete combinatoria avente 4 ingressi
DettagliEsercitazione di Elettronica Per la Telematica
Esercitazione di Elettronica Per la Telematica Proff. C. Abbate, F. Iannuzzo - A.A. 2013/2014 DEMODULATORE FSK Introduzione. Nella presente esercitazione si realizzerà un ricevitore FSK su FPGA. Progetto
DettagliImplementazione di circuiti
Implementazione di circuiti PLA: Programmable Logic Array matrici regolari AND e OR in successione personalizzabili dall utente ROM: Read Only Memory circuiti ad hoc che implementano una particolare funzione
DettagliFondamenti di Informatica B
Fondamenti di Informatica B Lezione n. 8 Alberto Broggi Gianni Conte A.A. 2005-2006 Fondamenti di Informatica B DESCRIZIONE LIVELLO REGISTRO REGISTER TRANSFER LEVEL (RTL) I MODULI BASE RTL STRUTTURE DI
Dettaglix y z F x y z F
Esercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliITALIAN TECHNOLOGY grifo PRELIMINARE ETI 324. ETI 324 Rel Pagina 1
ITALIAN TECHNOLOGY grifo PRELIMINARE ETI 324 ETI 324 Rel. 3.30 Pagina 1 grifo ITALIAN TECHNOLOGY CN1 - CONNETTORE PER ABACO I/O BUS CN1 è un connettore a scatolino verticale con passo 2.54 mm a 26 piedini.
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliLogica binaria. Cap. 1.1 e 2.1 dispensa
Logica binaria Cap.. e 2. dispensa Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 / 24 Rappresentazione
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliLe reti sequenziali sincrone memorizzano il proprio stato in dei FF-D
Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei
DettagliReti Logiche Combinatorie
Testo di riferimento: [Congiu] - 2.4 (pagg. 37 57) Reti Logiche Combinatorie 00.b Analisi Minimizzazione booleana Sintesi Rete logica combinatoria: definizione 2 Una rete logica combinatoria èuna rete
DettagliCircuti AND, OR, NOT Porte logiche AND
Circuti AND, OR, NOT Porte logiche AND OR NOT A B C Esempio E = ~((AB) + (~BC)) E NAND e NOR NAND (AND con uscita negata): ~(A B) NOR (OR con uscita negata): ~(A+B) Si può dimostrare che le operazioni
DettagliCircuiti combinatori notevoli
Circuiti combinatori notevoli Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: Sezione C3. 1/33 Sommario Implementazione
DettagliLe Novità di prodotto. MOSAIC versione 3.0
MOSAIC versione 3.0 1 Le altre Novità di MOSAIC HM1 - Pannello operatore Mosaic Pannello operatore Mosaic - Versione con display alfanumerico. Permette la visualizzazione dei messaggi definiti tramite
DettagliLABORATORIO DI SISTEMI
ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 5 LABORATORIO DI SISTEMI OGGETTO: Progettare il software per il controllo di un serbatoio, gestendone la fase di riempimento e quella di
DettagliEsercitazione 2 Introduzione a GATESIM
Esercitazione 2 Introduzione a GATESIM Gatesim (Logic Gate Simulator) è un simulatore di circuiti logici scritto in in C#/WPF (.NET 3.5 SP1) che permette di creare e simulare semplici circuiti costituiti
Dettagli05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche
5EKL-Progetto di Circuiti Digitali Tutore: Federico Quaglio federico.quaglio@polito.it -564 44 (44) Richiami di Reti Logiche Tutoraggio # Sommario Richiami di algebra booleana Mappe di Karnaugh Coperture
DettagliI circuiti digitali: dalle funzioni logiche ai circuiti
Architettura dei calcolatori e delle Reti Lezione 4 I circuiti digitali: dalle funzioni logiche ai circuiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi
DettagliY = A + B e si legge A or B.
PORTE LOGICHE Le principali parti elettroniche dei computer sono costituite da circuiti digitali che, come è noto, elaborano segnali logici basati sullo 0 e sull 1. I mattoni fondamentali dei circuiti
DettagliLogica sequenziale: implementazione verilog
Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica Digitale Modulo 10 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
DettagliPREMESSA In questa lezione analizziamo le diverse modalità di programmazione del PLC, soffermandoci in particolare sulle programmazioni KOP e AWL.
PREMESSA In questa lezione analizziamo le diverse modalità di programmazione del PLC, soffermandoci in particolare sulle programmazioni KOP e AWL. MODALITA DI PROGRAMMAZIONE DEI PLC Durante il processo
DettagliCIRCUITI DIGITALI. La grandezza fisica utilizzata nella maggior parte dei circuiti digitali è la differenza di potenziale (tensione).
CIRCUITI DIGITALI Un circuito elettronico viene classificato come circuito digitale quando è possibile definire il suo comportamento per mezzo di due soli stati fisici di una sua grandezza caratteristica.
DettagliReti Logiche A Esame del 24 febbraio 2006
Politecnico di Milano ipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi prof.ssa Cristiana Bolchini Esercizio n. a) ata la seguente tabella di copertura: Reti Logiche
DettagliLogica Digitale. Fondamenti di Informatica - Prof. Gregorio Cosentino
Logica Digitale 1 Ma in fondo quali sono i mattoncini che compongono un calcolatore elettronico? Porte Circuiti Aritmetica Memorie Bus I/O And, Or, Nand, Nor, Not Multiplexer, Codif, Shifter, ALU Sommatori
DettagliProva d esame di Reti Logiche T 13 Luglio 2016
Prova d esame di Reti Logiche T 13 Luglio 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliMATLAB Elementi di grafica Costrutti di programmazione
MATLAB Elementi di grafica Costrutti di programmazione Operazioni punto Le operazioni punto agiscono su array che abbiano le stesse dimensioni:.* prodotto elemento per elemento./ divisione elemento per
DettagliReti Logiche A Appello del 9 luglio 2009
Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi prof.ssa Cristiana Bolchini Reti Logiche A Appello del 9 luglio 2009 Matricola Cognome Nome
DettagliProgrammare. Definire una sequenza di istruzioni che specificano come effettuare una elaborazione
Python Programmare Definire una sequenza di istruzioni che specificano come effettuare una elaborazione Le istruzioni devono essere date in un linguaggio comprensibile dal calcolatore. In generele questi
DettagliEsercizi assortiti di Architetture
Esercizi assortiti di Architetture Guido Sciavicco There are just 10 kinds of people: those who understand binary code, and those who don t. 1 Circuiti Combinatori 1. Si semplifichi la seguente espressione
DettagliAlgebra e circuiti elettronici
Algebra e circuiti elettronici I computer operano con segnali elettrici con valori di potenziale discreti Sono considerati significativi soltanto due potenziali (high/ low); i potenziali intermedi, che
DettagliEsercitazione di laboratorio n. 2
Esercitazione di laboratorio n. 2 Argomento dell esercitazione Progetto di circuiti combinatori. L esercitazione è composta di tre esercizi: progetto di un Full Adder da 1 bit (esercizio 1), e suo riutilizzo
DettagliEsercitazione 2 Introduzione a GATESIM. I circuiti creati possono essere salvati in moduli da riutilizzare in circuiti più complessi.
Esercitazione 2 Introduzione a GATESIM Gatesim (Logic Gate Simulator) è un simulatore di circuiti logici scritto in in C#/WPF (.NET 3.5 SP1) che permette di creare e simulare semplici circuiti costituiti
DettagliReti Logiche A II Prova - 11 febbraio 2008
Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi Reti Logiche A II Prova - febbraio 008 Matricola prof.ssa Cristiana Bolchini Cognome Nome Istruzioni
DettagliReti Logiche A Esame del 13 settembre 2007
Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi Reti Logiche A Esame del 13 settembre 2007 prof.ssa Cristiana Bolchini Esercizio n. 1 Effettuare
DettagliRELAZIONE DEL PROGETTO DI UN CONTATORE BINARIO UP/DOWN MODULO 4 PER IL CORSO DI APPARATI ELETTRONICI 1. INTRODUZIONE
RELAZIONE DEL PROGETTO DI UN CONTATORE BINARIO UP/DOWN MODULO 4 PER IL CORSO DI APPARATI ELETTRONICI 1. INTRODUZIONE In generale un contatore è un dispositivo che memorizza (e a volte visualizza) il numero
DettagliELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esame del 18/1/2016
ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esame del 18/1/2016 Ogni risposta corretta +2 punti, ogni risposta sbagliata -0,5 punti, ogni risposta in bianco 0 punti Minimo 6 punti
DettagliESERCITAZIONE 2. Algebre di Boole e funzioni logiche Circuiti combinatori e sequenziali Codici di correzione di errore
ESERCITAZIONE 2 Algebre di Boole e funzioni logiche Circuiti combinatori e sequenziali Codici di correzione di errore 2 Algebre di Boole e funzioni logiche 13/11/2017 3 Algebre di Boole e funzioni logiche
DettagliElettronica digitale: cenni
Elettronica digitale: cenni VERSIONE 30.5.01 Non solo analogico La gestione di informazione prevede tipicamente fasi di elaborazione, in cui occorre calcolare funzioni ( qual è la somma di questi due valori?
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 25 Febbraio Attenzione:
Cognome... Nome.. Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 25 Febbraio 2014 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliDomande di Reti Logiche compito dell 11/1/2016
Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Se prendo un
DettagliRiassunto tecnica digitale
Introduzione... 2 Operazioni... 4 OR...4 AND...4 XOR...5 Operatori logici... 5 Negazione... 6 Ottimizzare mediante il teorema di De Morgan. 7 VHDL...8 Contatori...10 Multiplexer... 11 Demultiplexer...12
DettagliTecniche Analogiche e tecniche Digitali
Tecniche Analogiche e tecniche Digitali Tecniche Analogiche e tecniche Digitali Da rappresentazione Analogica a Digitale Trattamento dell'informazione Esercizi riepilogativi 2 2005 Politecnico di Torino
DettagliReti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 2012-2013 Reti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici
DettagliEsercitazioni di Reti Logiche. Algebra Booleana e Porte Logiche
Esercitazioni di Reti Logiche Algebra Booleana e Porte Logiche Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Notizie Il primo parziale
DettagliSistemi digitali. Sistema digitale
Sistemi digitali 2/ 7 Sistema digitale In un sistema digitale le informazioni vengono rappresentate, elaborate e trasmesse mediante grandezze fisiche (segnali) che si considerano assumere solo valori discreti
DettagliEsercitazione 11. Control-Unit. Data-Path
Esercitazione 11 Sommario Unità di controllo cablate 1. Unità di controllo L architettura interna di una CPU può essere modellata attraverso una struttura costituita da 2 unità interagenti: percorso dati
DettagliEsercitazione di Elettronica delle Comunicazioni Digitali
Esercitazione di Elettronica delle Comunicazioni Digitali Ing. F. Iannuzzo - A.A. 2006/2007 Modulazione PWM In questa esercitazione si farà uso di hardware FPGA per la realizzazione di un semplice modulatore
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 3. Descrizioni di circuiti combinatori tramite SIS
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 3 Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 2006-2007 In questa lezione vengono introdotti i
DettagliPULSE COUNTER (Contaimpulsi digitale)
PULSE COUNTER PULSE COUNTER (Contaimpulsi digitale) Progetto per la realizzazione di un contaimpulsi digitale a cifre MANUALE TECNICO e ISTRUZIONI by Valter Narcisi - San Benedetto del Tronto (AP) www.narcisivalter.it/progetti/contaimpulsi_digitale.html
DettagliFunzioni, espressioni e schemi logici
Funzioni, espressioni e schemi logici Il modello strutturale delle reti logiche Configurazioni di n bit che codificano i simboli di un insieme I i i n F: I S U u u m Configurazioni di m bit che codificano
DettagliESERCITAZIONE 4.5. Approfondimento Circuiti Logici e Sequenziali
ESERCITAZIONE 4.5 Approfondimento Circuiti Logici e Sequenziali 2 Approfondimento: multiplexer 3 Multiplexer: soluzione alternativa Multiplexer: composizione interna 4 Multiplexer: soluzione alternativa
DettagliPLC Sistemi a Logica Programmabile Il linguaggio AWL istruzioni di base
PLC Sistemi a Logica Programmabile Il linguaggio AWL istruzioni di base Prof. Nicola Ingrosso Guida di riferimento all applicazione applicazione dei Microcontrollori Programmabili IPSIA G.Ferraris Brindisi
DettagliESERCITAZIONE n.4. Contatore BCD
ESERCITAZIONE n.4 Obiettivi: - Realizzazione di una rete sequenziale: Contatore BCD. - Uso dei LogiBLOX. - Visualizzazione su un display a 7 segmenti. - L esercitazione n.4 consta di quattro fasi: Funzionamento
DettagliIntroduzione. Corso di Metodi Numerici. 06 Marzo 2019
Introduzione 06 Marzo 2019 MATLAB - Introduzione MATrix LABoratory - una calcolatrice per matrici Piattaforma per il calcolo scientifico e la progettazione Linguaggio di programmazione ad alto livello
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliESAME di PROGETTAZIONE di SISTEMI DIGITALI. Nome e Cognome
ESAME di PROGETTAZIONE di SISTEMI DIGITALI 11 Febbraio 2016 FILA A Nome e Cognome Esercizio 1 (6 punti). Si considerino otto registri R 1... R 8. Si progetti una rete di interconnessione tale che: se R
DettagliReti combinatorie (segue) Reti combinatorie. Lezione 2. Architettura degli Elaboratori A. Sperduti 1
Reti combinatorie Reti sequenziali Sommatore Sottrattore Generatore di sequenze Riconoscitore di sequenze PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà eseguire, in un
DettagliLatch in verilog. Logica sequenziale: implementazione verilog. Latch SR verilog: strutturale. Latch SR verilog
Latch in verilog Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica igitale Modulo 11 Università di Cagliari ipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica
DettagliLogica sequenziale: implementazione verilog
Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica igitale Modulo 11 Università di Cagliari ipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
DettagliFondamenti di Informatica. P r o f. R a f fa e l e P i z zo l a n t e A. A / 1 7
Fondamenti di Informatica P r o f. R a f fa e l e P i z zo l a n t e A. A. 2 0 1 6 / 1 7 Circuito Logico Il cuore di un sistema digitale è il circuito logico digitale Progettato a partire da porte logiche
DettagliUNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A
UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A anno accademico 2006-2007 prof. Stefano CASELLI prof. William FORNACIARI I compitino del 16 novembre 2006 Bozza soluzioni del
DettagliI.3 Porte Logiche. Elisabetta Ronchieri. Ottobre 13, Università di Ferrara Dipartimento di Economia e Management. Insegnamento di Informatica
I.3 Università di Ferrara Dipartimento di Economia e Management Insegnamento di Informatica Ottobre 13, 2015 Argomenti 1 2 3 Elaboratore Hardware È il mezzo con il quale l informazione è elaborata. Software
DettagliCircuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
DettagliDispensa di Informatica I.5
LE MACCHINE COMBINATORIE La capacità elaborativa del calcolatore risiede nel processore; il processore è in grado di eseguire un set di azioni elaborative elementari più o meno complesse Le istruzioni
Dettagli17/10/16. Espressioni Booleane
Espressioni Booleane Un espressione booleana è una sequenza composta da operatori booleani, parentesi, costanti e variabili booleane, induttivamente definita come segue: Espressioni ed operatori booleani
DettagliLuigi Piroddi
Automazione industriale dispense del corso 16. Linguaggio a contatti (Ladder Diagram) piroddi@elet.polimi.it Introduzione Il linguaggio a contatti (o diagramma a scala, dall inglese ladder diagram, LD)
DettagliReti Logiche (Nettuno) Test di autovalutazione del 19/5/94
Test di autovalutazione del 19/5/94 Al fine di rilevare errori di trasmissione, un dato numerico compreso tra 0 e 9 viene trasmesso utilizzando il cosiddetto codice 2 su 5, ossia trasmettendo 5 bit nei
DettagliSite Installer. Manuale Utente
Manuale Utente Site Installer Manuale Utente 2 Indice 1. INSTALLAZIONE... 4 1.1 Disinstallazione della revisione precedente...4 1.2 Installazione del Software...4 2 UTILIZZO DI SITE INSTALLER... 5 2.1
DettagliMultiBoot. Numero di parte del documento:
MultiBoot Numero di parte del documento: 405530-061 Gennaio 2006 Sommario 1 Ordine predefinito dei dispositivi di avvio 2 Abilitazione dei dispositivi di avvio in Impostazione del computer 3 Considerazioni
DettagliEFA Automazione S.r.l. SB3Conf Help V1.00 (01 ITA).doc pag. 1 / 10
EFA Automazione S.r.l. SB3Conf Help V1.00 (01 ITA).doc pag. 1 / 10 SOMMARIO Requisiti software pag. 2 Istruzioni per l installazione pag. 2 Avvio del Configuratore pag. 2 Creazione di un nuovo progetto
DettagliSoluzioniagliesercizi Capitolo 2 Soluzione 2.1. Soluzione 2.2. Soluzione 2.3. Soluzione 2.4.
I Soluzioni agli esercizi apitolo 2 Soluzione 2.. Partendo dall espressione a destra dell uguale si applica ripetutamente il teorema di e Morgan ed infine la proprietà distributiva. Soluzione 2.2. cb +
DettagliUNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A
UNIVERSITÀ EGLI STUI I PARMA FACOLTÀ I INGEGNERIA Corso di Reti Logiche A anno accademico 2007-2008 prof. Stefano CASELLI prof. William FORNACIARI Appello dell 8 Gennaio 2008 Bozza soluzioni del 07.01.2008
Dettagli