ircuiti logici di base Primo passo nella costruzione di circuiti complessi. Funzione di utilità universale. Progettazione (e descrizione) strutturata dei un circuito. reve rassegna dei più significativi: comportamento implementazione uso. 3 ecoder: decodificatore n ingressi 2 n uscite l ingresso seleziona una delle uscite l uscita selezionata ha valore tutte le altre. ecoder Out Out Out2 Out3 Out4 Out5 Out6 Out7 a. 3-bit decoder (rchitettura degli Elaboratori) ircuiti combinatori, memorie / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 2 / 79 Implementazione Uso 2 Selezionare uno tra molti dispositivi, ogni dispositivo contiene un segnale di attivazione. 3 4 Esempio: selezionare un chip di memoria, tra gli 2 n presenti nel calcolatore 5 Nessuna parentela con il decoder televisivo. 6 7 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 3 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 4 / 79 ue tipi di ingressi: Multiplexer n ingressi di controllo 2 n ingressi segnale un unica uscita; il controllo seleziona quale segnale d ingresso mandare in uscita 2 3 4 5 Implementazione F M u x 6 7 S S (rchitettura degli Elaboratori) ircuiti combinatori, memorie 5 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 6 / 79 trasformazione parallelo seriale realizzare una tabella di verità Uso 2 n ingressi uscita controlla se i 2 ingressi sono uguali EXLUSIVE OR gate omparatore V 2 2 3 4 5 F 3 4 5 F = 6 6 7 7 2 2 (a) emultiplexer: un ingresso, n linee di controllo, 2 n uscite. (b) (rchitettura degli Elaboratori) ircuiti combinatori, memorie 7 / 79 3 3 Uso: confronto di valori (rchitettura degli Elaboratori) ircuiti combinatori, memorie 8 / 79
ircuiti aritmetici Presenteremo i seguenti circuiti: mezzo sommatore sommatore completo shifter LU premessa, come viene realizzata l aritmetica nel calcolatore. L aritmetica dei calcolatori come vengono rappresentati i numeri naturali. come vengono eseguite le operazioni aritmetiche. Notazione posizionale: il peso di una cifra dipende dalla sua posizione: 's 's 's..'s.'s.'s d n d 2 d d d d 2 d 3 d k (rchitettura degli Elaboratori) ircuiti combinatori, memorie 9 / 79 n Number = Σ d i i i = k (rchitettura degli Elaboratori) ircuiti combinatori, memorie / 79 inary Octal ecimal Hexadecimal Notazione posizionale con basi diverse 2 + 2 9 + 2 8 + 2 7 + 2 6 + 2 5 + 2 4 + 2 3 + 2 2 + 2 + 2 24 + 52 + 256 + 28 + 64 + + 6 + + + + 3 7 2 3 8 3 + 7 8 2 + 2 8 + 8 536 + 448 + 6 + 2 2 3 + 2 + + 2 + + + 7 7 6 2 + 3 6 + 6 792 + 28 +. Notazione binaria Il calcolatore utilizza base 2, motivi: un segnale rappresenta una cifra; semplificazione dell hardware. (rchitettura degli Elaboratori) ircuiti combinatori, memorie / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 2 / 79 Operazione aritmetiche Gli algoritmi per base dieci, possono essere utilizzati anche per base 2. lgoritmo per la somma: si sommano le cifre di pari peso, a partire dalle meno significative, eventualmente si generano riporti. I numeri in hardware Nel calcolatore i numeri rappresentati con un un numero fisso di cifre binarie (bit). Nel caso dei naturali: 8 o 6 o 32 oppure 64 cifre. Non tutti i numeri naturali sono rappresentabili. La somma: L algoritmo di somma ripete la stessa operazione su cifre diverse: In hardware: tanti circuiti, ciascuno somma una diversa coppia di cifre. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 3 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 4 / 79 Problema della propagazione del ritardo I circuiti logici rispondono con un piccolissimo ritardo: attorno a sec. Nei circuiti in cascata i ritardi si sommano. L implementazione semplice della somma contiene molti circuiti in cascata, propagazione del riporto, implementazione lenta. Per ottenere circuiti più veloci, la somma usa circuiti più sofisticati. Mezzo sommatore Sum arry ircuiti aritmetici Exclusive OR gate Sum arry (rchitettura degli Elaboratori) ircuiti combinatori, memorie 5 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 6 / 79
Sommatore completo arry in Shifter 2 3 4 5 6 7 arry Sum in arry out Sum S S S2 S3 S4 S5 S6 S7 (a) arry out (b) Operazione di traslazione delle cifre. Significato aritmetico: moltiplicazione (divisione) per una potenza di 2. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 7 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 8 / 79 Memorie ispositivi con stato: ricordano gli ingressi passati, la storia dell input. Il più semplice circuito con memoria: Latch S R, (Set Reset) usa la retroazione. S S NOR Latch SR on input - possiede due stati stabili. Posso memorizzare un bit. Il segnale S (Set) a porta l uscita a. Il segnale R (Reset) a porta l uscita a. R R (a) (b) (c) (rchitettura degli Elaboratori) ircuiti combinatori, memorie 9 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 2 / 79 Latch sincronizzato Segnale di clock (enable, strobe) per l abilitazione alla scrittura. S ifferisce per i segnali di controllo. Latch di tipo lock R uando il segnale di clock è la scritture viene disabilitata. uando il clock è abilitato (a ), memorizza il segnale. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 2 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 22 / 79 Flip-flop iversi dai latch per il comportamento rispetto al clock: cambiano stato nell istante in cui il clock cambia valore. Esempio di comportamento: Possibile implementazione Si sfruttano i ritardi delle porte logiche per generare un segnale brevissimo: a b c d d b N c c (a) b a (rchitettura degli Elaboratori) ircuiti combinatori, memorie 23 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie (b) 24 / 79 Time
Flip-flop completo on il breve impulso si abilita la scrittura Flip-flop Master-Slave Implementazione alternativa, più afficabile: latch latch (rchitettura degli Elaboratori) ircuiti combinatori, memorie 25 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 26 / 79 ifferenze: Latch e Flip-flop Latch level triggered (azionato dal livello) Flip-Flop edge triggered (azionato dal fronte) Vari tipi di flip-flop: S-R: Set Reset J-K: (come S-R ma cambia stato con J=, K=) T: (un solo ingresso, cambia stato con T = ) (a) Rappresentazione grafica (b) (a) (b) latch: con diversa risposta al segnale di clock (c) (d) flip-flop: (c) (d) (rchitettura degli Elaboratori) ircuiti combinatori, memorie 27 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 28 / 79 Registri elementi di memoria per sequenze di cifre binarie (bit binary digit) implementazione: una sequenza di n flip-flop, (con il segnale di clock in comune) ircuiti sequenziali Il comportamento dipende dalla storia passata. Struttura tipica di un semplice circuito sequenziale: ombinational logic Outputs Next state State register Inputs (rchitettura degli Elaboratori) ircuiti combinatori, memorie 29 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 3 / 79 Funzionamento on input constante: ad ogni ciclo di clock il registro cambia stato, di conseguenza cambia: il valore di uscita il prossimo stato. Il circuito cicla. L input variabile: modifica questa evoluzione. Per un corretto funzionamento: input sincrono con il segnale di clock. Funzionamento una serie di passaggi da uno stato a quello successivo, passaggi determinati dall impulso di clock: forza la scrittura nel registro, il segnale di clock è periodico, il passaggio di stato può avvenire solo quando il circuito si è stabilizzato (ritardi). (rchitettura degli Elaboratori) ircuiti combinatori, memorie 3 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 32 / 79
Segnale di clock Segnale periodico che cadenza il funzionamento dei circuiti sequenziali. lock period Rising edge Falling edge Periodico: cambia stato a in intervalli costanti. Frequenza di clock = / periodo. In un calcolatore vari segnali di clock clock: processore, scheda grafica, bus di sistema,... ue esigenze contrapposte: Periodo di clock per migliori prestazioni: periodo di clock più breve possibile; ogni circuito ha un tempo di commutazione: il periodo di clock deve essere superiore. Ordini di grandezza del periodo: ns, frequenza: MHz GHz. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 33 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 34 / 79 Progettazione di circuiti sequenziali ircuito sequenziale tipico: circuito combinatorio + memoria ombinational logic Inputs State register Outputs Next state Esistono circuiti più complessi, con svariati registri e circuiti combinatori. i limitiamo a considerare circuiti semplici. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 35 / 79 Rappresentazione grafica MSF La macchina a stati finiti viene rappresentata da un grafo nodi del grafo: stati archi etichettati: transizioni tra stati, ad ogni arco si associa uno (o più valori) di input, un valore di output. Rappresentazione del comportamento più intuitiva. Utile nella progettazione. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 37 / 79 Macchina a stati finiti È conveniente descrivere un circuito sequenziale come ad una macchina a stati finiti. Stato: entità astratta, trascuro l esatto contenuto del registro. In ogni istante si trova in un determinato stato, in base a: stato, valore d ingresso, si determina: valore d uscita, stato da assumere nell istante successivo. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 36 / 79 Grafo di una macchina a stati finiti he comportamento ha? opia, in ritardo, l ingresso nell uscita. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 38 / 79 Grafo di una macchina a stati finiti In questo caso, l uscita dipende solo dallo stato: macchina di Moore. Il valore dell uscita associato allo stato. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 39 / 79 Progettazione alla descrizione del problema si determina una macchina a stati finiti che lo risolve, definisco la memoria necessaria per risolvere il problema: gli stati (nodi), determino le transazioni, associa ad ogni stato nodo una sequenza binari, si costruiscono le mappe di Karnaugh per le uscite del circuito combinatorio, (prossimo stato, uscita) si sintetizza il circuito combinatorio (insieme di espressioni) (rchitettura degli Elaboratori) ircuiti combinatori, memorie 4 / 79
Esempi di progettazione ircuito per il controllo di un semaforo, il semaforo cambia stato ad ogni ciclo di clock (ciclo di clock di 3 secondi), ha solo due luci: rosso - verde. circuito per il controllo di un semaforo con tempo del verde diverso nelle due strade, circuito di controllo di un vero semaforo. Esempi di progettazione ircuito per il controllo di un semaforo, con rivelatori di presenza di traffico. omportamento: il semaforo può cambiare stato in corrispondenza al segnale di clock, il semaforo cambia stato solo se sono presenti dei mezzi in attesa, Semplificazione: due sole luci complementari, non esiste la luce arancio. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 4 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 42 / 79 Segnali al diagramma al circuito 2 ingressi: presenza di traffico sulla strade NS, presenza di traffico sulla strada EO. uscita: determina lo stato del semaforo (dall unica uscita è possibile determinare le 4 luci del semaforo) 2 stati luce verde sulla strada NS luce rossa sulla strada NS gli stati vengo codificati con un registro di lunghezza opportuna, ssocio a ciascuno stato un dato nel registro associazione arbitraria il numero degli stati determina la dimensione del registro (rchitettura degli Elaboratori) ircuiti combinatori, memorie 43 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 44 / 79 al diagramma al circuito Progetto del circuito combinatorio. In base alla funzione di transizione costruisco delle mappe di Karnaugh, una mappa per ogni input del registro (flip-flop) una mappa per ogni uscita alle mappe di Karnaugh ricavo le espressione logiche (la descrizione algebrica) del circuito sequenziale. Esercizi ircuito sequenziale con: ingresso, trasmessi numeri a gruppi di 3 bit; 2 uscite: corrispondenza al primo e al secondo bit di ingresso, il numero (in binario) degli ricevuti in ingresso. ontatore up/down a 2 bit: 2 ingressi: x abilitazione al conteggio, ud ordine di conteggio; 2 uscite: numero binario. ircuito sequenziale per riconoscere una stringa () (rchitettura degli Elaboratori) ircuiti combinatori, memorie 45 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 46 / 79 Osservazioni Macchina a stati finiti come calcolatore con una memoria limitata. oncetto ricorrente in informatica. Utilizzato per descrivere in diversi oggetti: parti del calcolatore, linguaggi (insiemi di parole), strutture biologiche. Tecnologia dei circuiti integrati ircuiti integrati ( Integrated ircuit, I, chip): unità contenenti insiemi di porte logiche: transistor e resistenze. Piastrina quadrata di cristallo di silicio, lato cm. Sulla superficie vengono creati: transistor, resistenze, collegamenti. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 47 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 48 / 79
Memorie EPROM Lavorazioni sul silicio transistor ottenuti drogando il silicio: inserendo atomi estranei (boro, arsenico, fosforo) nella sua struttura cristallina. si espone il silicio, in forno, ai vapori di altre sostanze; collegamenti tra le componenti del chip ottenuti depositando uno strato di materiale conduttore (rame o alluminio); isolamenti elettrici ottenuti ossidando in silicio: esponendolo, in forno, all ossigeno. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 49 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 5 / 79 Tecniche di fotolitografia Wafer ome lavorare il silicio in maniera selettiva: si copre il silicio con uno strato di materiale fotosensibile, che viene illuminato in maniera differenziata, la parte illuminata solidifica, la parte in ombra viene rimossa, si espone parte del chip ad una lavorazioni selettiva, anche 5 diverse lavorazioni per singolo chip. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 5 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 52 / 79 Package Package Ogni chip inglobato in un supporto di plastica: package. onnessioni mediante piedini, hip di memoria e chip semplici: due file di piedini (dual in line package) hip con processori: centinaia di connessioni, due file di piedini non sufficienti, pedinatura più complessa. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 53 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 54 / 79 hip di memoria ircuiti integrati contenenti un notevole numero di registri. I singoli registri non possono essere collegati all esterno individualmente. Per accedere ai dati si seleziona il registro su cui operare, specificando il suo indirizzo (numero associato) si definisce l operazione da eseguire (lettura scrittura). Segnali I/O: hip di memoria indirizzo (specifica il registro su cui operare), dati in ingresso (da scrivere nel registro), segnali di controllo: S chip select (per attivare il chip di memoria), R read (specifica se vogliamo leggere o scrivere in memoria OE output enable dati in uscita (le linee coincidono con gli ingressi) (rchitettura degli Elaboratori) ircuiti combinatori, memorie 55 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 56 / 79
Implementazione ata in I 2 I I Schema strutturato: input Write Write gate Word select line Word select line Word Word Word 2 Register number n-to- decoder n n Register Register Word 2 select line S R Word 3 Register n S R O O 2 O 3 Register data Register n OE Output enable = S R OE (rchitettura degli Elaboratori) ircuiti combinatori, memorie 57 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 58 / 79 Read register number Read register number 2 Register Register Register n Register n M u x Output Read data uffer non invertenti, circuiti a tre stati Per connettere tra di loro diverse uscire sono necessari buffer non invertenti possono lasciare l uscita indeterminata, non forzano un valore di tensione M u x Read data 2 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 59 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 6 / 79 Memorie RM I circuiti di memoria vengono chiamati RM (Random ccess Memory). ue tipi: RM statiche (SRM): i singoli bit vengono memorizzati con latch, veloci e costose, sei transistor per memorizzare un bit. RM dinamiche (RM): usano un diverso meccanismo di memorizzazione, lente e capienti. ostituiscono la memoria principale del calcolatore. RM inamiche Un singolo transistor per memorizzare un bit: si posso inserire molte più celle di memoria in un singolo chip. Word line Pass transistor apacitor it line (rchitettura degli Elaboratori) ircuiti combinatori, memorie 6 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 62 / 79 RM inamiche Struttura RM L accumulo di carica rappresenta lo stato. ifetti: più lente delle SRM (difetto principale) i condensatori perdono velocemente la loro carica: è necessario un meccanismo di refresh, ogni ms, circuiti dedicati, % del tempo speso nel refresh. ddress[ ] Row decoder -to-248 248 248 array olumn latches Mux out (rchitettura degli Elaboratori) ircuiti combinatori, memorie 63 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 64 / 79
RM RM ccesso alla memoria in due fasi, nella prima fase il contenuta di un intera riga viene copiato in un registro (latch), nella seconda vengono letti i bit selezionati della riga. ccesso veloce a locazioni consecutive: non si ripete la prima fase, si usa il registro. RS (Row ccess Strobe) S (olumn ccess Strobe) (by Glogger at English Wikipedia). (rchitettura degli Elaboratori) ircuiti combinatori, memorie 65 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 66 / 79 Tecnologie per le RM I miglioramenti nei tempi di risposta delle RM sono state inferiori a quelli del processore; per un certo periodo di tempo: ( % vs 5% l anno). La velocità relativa della memoria diminuisce: processore - volte più veloce della RM. Nuove tecnologie per le RM: sfruttano la possibilità di accedere a byte consecutivi più velocemente rispetto a byte causali. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 67 / 79 iverse tecnologie di RM Evoluzione negli anni: FPM RM (Fast page mode) EO RM (Extended data output) SRM (Synchronous RM) R3 SRM (ouble ata Rate SRM) RRM (irect Rambus RM) GR4 (Graphic ouble ata Rate, schede grafiche)... Stessa struttura interna, cambia l interfaccia con il processore. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 68 / 79 ouble ata Rate Synchronous RM Synchronous: trasmissione sincrona, regolata da un segnale di clock; vengono trasmessi pacchetti di dati (locazioni consecutive); ogni ciclo di clock, un nuovo pacchetto; ma molti cicli di clock, per il primo pacchetto. ouble ata Rate: ad ogni ciclo di clock vengono spediti due pacchetti di dati. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 69 / 79 anda passante, tempo d accesso Le nuove RM migliorano più la banda passante rispetto al tempo d accesso banda passante: quantità di dati consecutivi leggibili nell unità di tempo. tempo d accesso: tempo necessario per un singola operazione in memoria. Non sono sempre una l opposto dell altro. In senso letterale, le RM dinamiche non sono memorie Random ccess Memory: non si accede a tutti i dati con lo stesso ritardo. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 7 / 79 apacità e connessioni chip di memoria apacità: 4 n, la crescita segue la legge di Moore, le memorie più capienti sono più costose (per unità di memoria), una stessa quantità di memoria può essere distribuita su un numero variabile di locazioni Esempio Un memoria da Gbit. G di locazioni di bit 52 M di locazioni da 2 bit 256 M di locazioni da 4 bit 28 M di locazioni da 8 bit istribuzioni diverse portano a diversi numero di linee indirizzo, linee di dato. apacità = 2 l. indirizzo l. dato. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 7 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 72 / 79
Esempi Moduli di memoria 2 3 4 5 6 7 8 9 2 3 4 5 6 7 8 52K 3 8 Memory chip (4 Mbit) 2 3 4 5 6 7 2 3 4 5 6 7 8 9 RS S 496K 3 Memory chip (4 Mbit) S WE OE S WE OE (a) (b) (rchitettura degli Elaboratori) ircuiti combinatori, memorie 73 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 74 / 79 Schede di memoria: Moduli di memoria circuito stampato contenente la RM dinamica, distribuita su più chip, si innesta in appositi slot (prese) sulla scheda madre: per maggiore flessibilità, diversi tipi di connessioni (moduli): IMM ouble Inline Memory Module SO-IMM Small Outline IMM iverse, incompatibili, versioni per ogni tipo. Memorie permanenti Le RM perdono i dati se non alimentate. Memorie permanenti necessarie per: calcolatori embedded semplici che eseguono sempre lo stesso codice, non memorizzano dati in modo permanente; calcolatori embedded a sostituzione disco magnetico: smartphone, tablet; calcolatori: memorizzare il programma di avvio del calcolatore (bios). (rchitettura degli Elaboratori) ircuiti combinatori, memorie 75 / 79 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 76 / 79 Memorie permanenti ROM (Read Only Memory) di sola lettura PROM (Programmable ROM) scrivibili un unica volta. it: fusibile. Scrittura distruttiva, EPROM (Erasable PROM) cancellabili mediante esposizione a raggi ultravioletti. it: carica elettrica. EEPROM (Electrically EPROM) cancellabili elettricamente (singolo bit). it: carica elettrica. Memoria flash: particolari EEPROM cancellabili a banchi. SS dischi a stato solido. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 77 / 79 Memorie EPROM, EEPROM, Flash Floating-gate MOSFET (rchitettura degli Elaboratori) ircuiti combinatori, memorie 78 / 79 lassificazione delle memoria (rchitettura degli Elaboratori) ircuiti combinatori, memorie 79 / 79